專(zhuān)利名稱(chēng)：服務(wù)器待機(jī)電壓供應(yīng)系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種支持多個(gè)主機(jī)板的電源供應(yīng)技術(shù)，尤其涉及一種在不同時(shí)間點(diǎn)分別將待機(jī)電壓供應(yīng)至多個(gè)主機(jī)板的服務(wù)器待機(jī)電壓供應(yīng)系統(tǒng)。
背景技術(shù)：
主機(jī)板中的部分電路組件(如電容)具有充/放電特性，因此提供一待機(jī)電壓 (Stand-By Voltage)給主機(jī)板的瞬間會(huì)突發(fā)性地產(chǎn)生涌入電流(Inrush Current)。以往供應(yīng)待機(jī)電壓的電源供應(yīng)器在發(fā)現(xiàn)涌入電流過(guò)大時(shí)，將會(huì)啟動(dòng)過(guò)電流保護(hù)(Over-Current Protection，簡(jiǎn)稱(chēng)0CP)機(jī)制，使其切斷電源輸出，以免主機(jī)板中的電路組件因?yàn)橛咳腚娏鬟^(guò)大而燒毀。對(duì)于以往具有多個(gè)主機(jī)板的服務(wù)器系統(tǒng)而言，所有主機(jī)板的待機(jī)電壓通常都由同一個(gè)電源供應(yīng)器供應(yīng)。因此，當(dāng)電源供應(yīng)器同時(shí)提供待機(jī)電壓給予多個(gè)主機(jī)板時(shí)，每個(gè)主機(jī)板所產(chǎn)生的涌入電流將會(huì)相互迭加，因而瞬間形成更大的涌入電流。此涌入電流的電流值約略為單一個(gè)主機(jī)板產(chǎn)生涌入電流的M倍，M為同時(shí)提供待機(jī)電源主機(jī)板的個(gè)數(shù)。此時(shí)，輕則會(huì)觸發(fā)電源供應(yīng)器的過(guò)電流保護(hù)機(jī)制，導(dǎo)致主機(jī)板無(wú)法開(kāi)機(jī)。重則會(huì)直接把主機(jī)板上的電路組件燒毀，導(dǎo)致主機(jī)板損壞。

發(fā)明內(nèi)容
本發(fā)明提供一種服務(wù)器待機(jī)電壓供應(yīng)系統(tǒng)，本系統(tǒng)可降低涌入電流的最大電流值，進(jìn)而減少觸發(fā)電源供應(yīng)器的過(guò)電流保護(hù)機(jī)制的機(jī)率。此外，本系統(tǒng)也可降低主機(jī)板損壞的風(fēng)險(xiǎn)，主機(jī)板內(nèi)電路組件所選用的電壓等級(jí)也可隨之下降。本發(fā)明提出一種服務(wù)器待機(jī)電壓供應(yīng)系統(tǒng)，包括N個(gè)主機(jī)板、一電源模塊以及N個(gè)電壓供應(yīng)延遲單元，其中N為大于1的正整數(shù)。N個(gè)主機(jī)板定義為ΜΙΑ、ΜΙ^^··ΜΙ^ν。電源模塊耦接至N個(gè)主機(jī)板，并對(duì)這些主機(jī)板供應(yīng)一待機(jī)電壓。N個(gè)電壓供應(yīng)延遲單元定義為 P1Jf Pn，這些電壓供應(yīng)延遲單元P1J2-I3n分別耦接電源模塊與主機(jī)板ΜΙΑ、ΜΙΛ···ΜΙΛ， 并且在分別延遲、、、…、時(shí)間后，將上述待機(jī)電壓分別提供至主機(jī)板MLBpMI^f MLBn，其中 Ii1 興 Ii2 Φ Φ hN。在本發(fā)明的一實(shí)施例中，當(dāng)電源模塊所供應(yīng)的待機(jī)電壓穩(wěn)定時(shí)，電源模塊將會(huì)產(chǎn)生一電源供應(yīng)信號(hào)。此時(shí)，Pi電源供應(yīng)延遲單元包括一信號(hào)延遲單元以及一開(kāi)關(guān)單元，其中 i為整數(shù)且1 < i < N。信號(hào)延遲單元耦接至電源模塊，用于接收上述電源供應(yīng)信號(hào)，并延遲比時(shí)間后產(chǎn)生一延遲供應(yīng)信號(hào)。開(kāi)關(guān)單元?jiǎng)t耦接至信號(hào)延遲單元，用于根據(jù)上述延遲供應(yīng)信號(hào)將待機(jī)電壓提供至上述主機(jī)板其中之一。從另一角度來(lái)看，本發(fā)明提出一種服務(wù)器待機(jī)電壓供應(yīng)系統(tǒng)，此服務(wù)器待機(jī)電壓供應(yīng)系統(tǒng)包括一第一主機(jī)板、一第二主機(jī)板、一電源模塊與一待機(jī)電壓供應(yīng)模塊，而電源模塊用于供應(yīng)一待機(jī)電壓至第一主機(jī)板與第二主機(jī)板。待機(jī)電壓供應(yīng)模塊包括一第一電壓供應(yīng)延遲單元以及一第二電壓供應(yīng)延遲單元。第一電壓供應(yīng)延遲單元用于延遲一第一時(shí)間后，將待機(jī)電壓提供至第一主機(jī)板。第二電壓供應(yīng)延遲單元?jiǎng)t在延遲一第二時(shí)間后將待機(jī)電壓提供至第二主機(jī)板，其中第一時(shí)間的長(zhǎng)度不等于第二時(shí)間的長(zhǎng)度。在本發(fā)明的一實(shí)施例中，當(dāng)電源模塊所供應(yīng)的待機(jī)電壓穩(wěn)定時(shí)，電源模塊產(chǎn)生一電源供應(yīng)信號(hào)。此時(shí)，第一電源供應(yīng)延遲單元包括一信號(hào)延遲單元以及一開(kāi)關(guān)單元。信號(hào)延遲單元耦接至電源模塊，用于接收上述電源供應(yīng)信號(hào)，并延遲第一時(shí)間后產(chǎn)生一延遲供應(yīng)信號(hào)。開(kāi)關(guān)單元耦接至信號(hào)延遲單元，用于根據(jù)延遲供應(yīng)信號(hào)將待機(jī)電壓提供至第一主機(jī)板?；谏鲜?，本發(fā)明實(shí)施例在不同時(shí)間點(diǎn)將待機(jī)電壓分別提供至多個(gè)主機(jī)板中，每個(gè)主機(jī)板接收待機(jī)電壓的時(shí)間點(diǎn)均不相同。因此，涌入電流不會(huì)同時(shí)產(chǎn)生而相互迭加，以減少觸發(fā)電源供應(yīng)器的過(guò)電流保護(hù)機(jī)制的機(jī)率。此外，本發(fā)明實(shí)施例也可降低主機(jī)板損壞的風(fēng)險(xiǎn)，主機(jī)板內(nèi)電路組件不需選用過(guò)高的電壓等級(jí)來(lái)防止涌入電流將電路組件燒毀。為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合所附圖式作詳細(xì)說(shuō)明如下。




形形圖；


圖1為本發(fā)明一實(shí)施例服務(wù)器待機(jī)電壓供應(yīng)系統(tǒng)的結(jié)構(gòu)示意圖； 圖2為圖1中電壓供應(yīng)延遲單元Pi的結(jié)構(gòu)示意圖； 圖3為本發(fā)明一實(shí)施例電壓供應(yīng)延遲單元Pi的電路圖； 圖4為現(xiàn)有服務(wù)器同時(shí)提供12V待機(jī)電壓至三個(gè)主機(jī)板的涌入電流示意圖； 圖5為現(xiàn)有服務(wù)器同時(shí)提供5V待機(jī)電壓至三個(gè)主機(jī)板的涌入電流示意圖； 圖6為本發(fā)明一實(shí)施例服務(wù)器待機(jī)電壓供應(yīng)系統(tǒng)提供12V待機(jī)電壓的涌入電流波
圖7為本發(fā)明一實(shí)施例服務(wù)器待機(jī)電壓供應(yīng)系統(tǒng)提供5V待機(jī)電壓的涌入電流波
圖8為本發(fā)明另一實(shí)施例服務(wù)器待機(jī)電壓供應(yīng)系統(tǒng)的結(jié)構(gòu)示意圖。 主要附圖標(biāo)記說(shuō)明 100,800 服務(wù)器待機(jī)電壓供應(yīng)系統(tǒng)； 120:電源模塊；
220 開(kāi)關(guān)單元；
GND 接地端；
MLB1 ΜΙΛ 主機(jī)板；
MP =PMOS晶體管；
Rl R4:第一電阻至第四電阻
Sstb OK 電源供應(yīng)信號(hào)；
110,810 待機(jī)電壓供應(yīng)模塊 210 信號(hào)延遲單元； Bl 雙載子接面晶體管； C1、C2 第一電容與第二電容； MN 匪OS晶體管； PpP^I3n:電壓供應(yīng)延遲單元; STB 待機(jī)電壓； SDstbm 延遲供應(yīng)信號(hào)。
具體實(shí)施例方式
現(xiàn)將詳細(xì)參考本發(fā)明的示范性實(shí)施例，在附圖中說(shuō)明所述示范性實(shí)施例的實(shí)例。 另外，凡可能之處，在圖式及實(shí)施方式中使用相同標(biāo)號(hào)的組件/構(gòu)件/符號(hào)代表相同或類(lèi)似部分。
圖1為本發(fā)明一實(shí)施例服務(wù)器待機(jī)電壓供應(yīng)系統(tǒng)的結(jié)構(gòu)示意圖。如圖1所示，服務(wù)器待機(jī)電壓供應(yīng)系統(tǒng)100包括多個(gè)主機(jī)板MLB1 MLBn與待機(jī)電壓供應(yīng)模塊110，其中N 為大于1的正整數(shù)。待機(jī)電壓供應(yīng)模塊110包括電源模塊120以及N個(gè)電壓供應(yīng)延遲單元 P1^ PfIV電源模塊120用于供應(yīng)待機(jī)電壓STB (可為5V/12V，但不依此為限)，并且當(dāng)待機(jī)電壓STB穩(wěn)定時(shí)電源模塊120產(chǎn)生電源供應(yīng)信號(hào)Sstb 。此外，在本實(shí)施例中，電源模塊 120具有過(guò)電流保護(hù)(Over-Current Protection，簡(jiǎn)稱(chēng)0CP)機(jī)制，一旦發(fā)現(xiàn)涌入電流過(guò)大時(shí)，此機(jī)制將會(huì)切斷電源輸出，以免主機(jī)板MLB1 MLBn中的電路組件因?yàn)橛咳腚娏鬟^(guò)大而
；Bsaa AmsXo在本實(shí)施例中，電壓供應(yīng)延遲單元Pi接收電源供應(yīng)信號(hào)^tbjk并且延遲hi時(shí)間后， 將待機(jī)電壓STB提供至主機(jī)板MLBi,其中i為整數(shù)、1彡i彡N，且hi ^tl2興 興hN。其中， 每個(gè)主機(jī)板MLB1 MLBn接收待機(jī)電壓STB所延遲的時(shí)間間隔應(yīng)大于每一主機(jī)板MLB1 ML 產(chǎn)生突發(fā)性涌入電流期間的最大值。由此，待機(jī)電壓供應(yīng)模塊110在不同時(shí)間點(diǎn)將待機(jī)電壓STB分別提供至主機(jī)板MLB1 MLBn中，涌入電流便不會(huì)同時(shí)產(chǎn)生而相互迭加，以便于讓涌入電流的最大電流值下降為單一個(gè)主機(jī)板產(chǎn)生的突發(fā)性涌入電流。為了使本領(lǐng)域技術(shù)人員能更加了解本發(fā)明，以下詳細(xì)說(shuō)明電壓供應(yīng)延遲單元Pi的運(yùn)作原理與流程，請(qǐng)參照?qǐng)D2。圖2為圖1中電壓供應(yīng)延遲單元Pi的結(jié)構(gòu)示意圖。電源供應(yīng)延遲單元Pi包括信號(hào)延遲單元210以及開(kāi)關(guān)單元220。信號(hào)延遲單元210耦接至電源模塊120，用于接收上述電源供應(yīng)信號(hào)Μ，并延遲比時(shí)間后產(chǎn)生延遲供應(yīng)信號(hào)SDstb 。開(kāi)關(guān)單元220則耦接至信號(hào)延遲單元210，用于根據(jù)延遲供應(yīng)信號(hào)SDstbjjk將待機(jī)電壓STB提供至主機(jī)板MLBit5更清楚來(lái)說(shuō)，圖3為本發(fā)明一實(shí)施例電壓供應(yīng)延遲單元？1的電路圖。請(qǐng)參照?qǐng)D3， 在本實(shí)施例中，信號(hào)延遲單元210包括第一電阻R1、第一電容Cl、雙載子接面晶體管Bl以及第二電阻R2。第一電阻Rl的第一端接收電源供應(yīng)信號(hào)&TBJ)K。第一電容Cl的第一端耦接至接地端GND，第一電容C2的第二端則耦接至第一電阻Rl的第二端。其中，Iii時(shí)間的長(zhǎng)度是由第一電阻Rl的電阻值與第一電容Cl的電容值所決定。雙載子接面晶體管Bl的基極端B耦接至第一電阻Rl的第二端與第一電容C2的第二端，雙載子接面晶體管Bl的射極端E耦接至接地端，雙載子接面晶體管Bl的集極端C則用于產(chǎn)生延遲供應(yīng)信號(hào)SDstb 。第二電阻R2的第一端接收待機(jī)電壓STB，第二電阻R2的第二端耦接至雙載子接面晶體管Bl 的集極端C。開(kāi)關(guān)單元220包括PMOS晶體管MP、第三電阻R3、第二電容C2、以及NMOS晶體管麗。PMOS晶體管MP的柵極端G接收延遲供應(yīng)信號(hào)SDstb QK。第三電阻R3的第一端耦接PMOS 晶體管MP的漏極端S，第三電阻R3的第二端接收待機(jī)電壓STB。第二電容C2的第一端耦接第三電阻R3的第二端并接收待機(jī)電壓STB，而第二電容C2的第二端則耦接至PMOS晶體管 MP的源極端D。NMOS晶體管MP的柵極端G耦接至PMOS晶體管MP的源極端D與第二電容 C2的第二端，NMOS晶體管MN的源極端D則耦接第三電阻R3的第二端與第二電容C2的第一端，并接收待機(jī)電壓STB。NMOS晶體管MN的漏極端S則用于提供待機(jī)電壓STB至主機(jī)板 MLBi0第四電阻R4的第一端耦接NMOS晶體管MP的柵極端G，其第二端耦接至接地端GND?；谏鲜?，當(dāng)待機(jī)電壓STB穩(wěn)定時(shí)，電源模塊120所產(chǎn)生的電源供應(yīng)信號(hào)Sstbjk會(huì)由低準(zhǔn)位拉升至高準(zhǔn)位。每個(gè)電壓供應(yīng)延遲單元？1的信號(hào)延遲單元210接收電源供應(yīng)信號(hào)Sstb ok并經(jīng)過(guò)Iii時(shí)間后，第一電阻Rl與第一電容Cl會(huì)讓雙載子接面晶體管Bl的基極端B 由低準(zhǔn)位拉升至高準(zhǔn)位，因此雙載子接面晶體管Bl由截止變?yōu)閷?dǎo)通。由此，延遲供應(yīng)信號(hào) SDstbjjk由高準(zhǔn)位拉降至低準(zhǔn)位，讓電源供應(yīng)信號(hào) 與延遲供應(yīng)信號(hào)i5DSTB— 在轉(zhuǎn)態(tài)時(shí)具有比時(shí)間的延遲。PMOS晶體管MP因延遲供應(yīng)信號(hào)SDstbjk為低準(zhǔn)位時(shí)導(dǎo)通，因此NMOS晶體管MN的柵極端G由原先的低電位拉升至高電位而使NMOS晶體管MN的漏極端S與源極端D導(dǎo)通，進(jìn)而將待機(jī)電壓STB提供至主機(jī)板MLBit5其中，由于每個(gè)電壓供應(yīng)延遲單元Pi所延遲的時(shí)間不相同(即Ii1乒Ii2乒 乒hN)， 因此每個(gè)電壓供應(yīng)延遲單元210的第一電阻Rl的電阻值與第一電容Cl的電容值皆應(yīng)有所不同。例如分別為30ΚΩ與220pF、30KQ與2Pf、及30ΚΩ與2. 2uF，但并不限制于此。在此分別利用12V的待機(jī)電壓與5V的待機(jī)電壓提供給三個(gè)主機(jī)板(即N等于3) 來(lái)提出實(shí)驗(yàn)數(shù)據(jù)以左證本發(fā)明實(shí)施例，請(qǐng)同時(shí)參照?qǐng)D4至圖7。圖4為現(xiàn)有服務(wù)器同時(shí)提供 12V待機(jī)電壓至三個(gè)主機(jī)板的涌入電流示意圖；圖5為現(xiàn)有服務(wù)器同時(shí)提供5V待機(jī)電壓至三個(gè)主機(jī)板的涌入電流示意圖；圖6為本發(fā)明一實(shí)施例服務(wù)器待機(jī)電壓供應(yīng)系統(tǒng)提供12V 待機(jī)電壓的涌入電流波形圖；圖7為本發(fā)明一實(shí)施例服務(wù)器待機(jī)電壓供應(yīng)系統(tǒng)提供5V待機(jī)電壓的涌入電流波形圖；由圖4與圖5可知，現(xiàn)有服務(wù)器在T1時(shí)間點(diǎn)同時(shí)提供12V/5V的待機(jī)電壓給予三個(gè)主機(jī)板，導(dǎo)致這些主機(jī)板所產(chǎn)生的涌入電流相互迭加，而使得圖4或圖5涌入電流的最大電流值約略為7.46A/13.4A。接著，請(qǐng)同時(shí)參照?qǐng)D1、圖6與圖7。時(shí)間點(diǎn)0為當(dāng)電源模塊 120所供應(yīng)的待機(jī)電壓STB穩(wěn)定時(shí)，電源模塊產(chǎn)生電源供應(yīng)信號(hào)Sstbjjk時(shí)。時(shí)間點(diǎn)T2、T3與 T4則為時(shí)間點(diǎn)0分別延遲hi、h2與t!3時(shí)間后的時(shí)間點(diǎn)。在本實(shí)施例中，待機(jī)電壓供應(yīng)系統(tǒng) 100分別在T2、T3與"Γ4時(shí)間點(diǎn)將待機(jī)電壓STB提供給主機(jī)板MLB1, MLB2與MLB3,以使主機(jī)板MLB1 Mm3所產(chǎn)生的涌入電流不會(huì)相互迭加，因此圖6或圖7的涌入電流的最大電流值約略為2. 88A/5. 52A。由實(shí)驗(yàn)數(shù)據(jù)得知，待機(jī)電壓供應(yīng)系統(tǒng)100降低了涌入電流的最大電流值，以減少觸發(fā)電源模塊120內(nèi)過(guò)電流保護(hù)機(jī)制的機(jī)率。從另一角度來(lái)看，待機(jī)電壓供應(yīng)模塊110并不一定包括電源模塊120。由此，本發(fā)明提出一種服務(wù)器待機(jī)電壓供應(yīng)系統(tǒng)800，請(qǐng)參照?qǐng)D8。圖8為本發(fā)明另一實(shí)施例服務(wù)器待機(jī)電壓供應(yīng)系統(tǒng)的結(jié)構(gòu)示意圖。服務(wù)器待機(jī)電壓供應(yīng)系統(tǒng)800至少包括第一主機(jī)板MLBp 第二主機(jī)板MLB2、電源模塊120與待機(jī)電壓供應(yīng)模塊810。待機(jī)電壓供應(yīng)模塊810包括第一電壓供應(yīng)延遲單元P1以及第二電壓供應(yīng)延遲單元P2。第一電壓供應(yīng)延遲單元P1用于延遲第一時(shí)間Ii1后，將待機(jī)電壓STB提供至第一主機(jī)板MLB115第二電壓供應(yīng)延遲單元P2則在延遲第二時(shí)間Ii2后將待機(jī)電壓STB提供至第二主機(jī)板MLB2,其中第一時(shí)間Ill的長(zhǎng)度不等于第二時(shí)間Ii2的長(zhǎng)度。本實(shí)施例與上述各實(shí)施例相似，因此相同動(dòng)作方式與說(shuō)明不再贅述。在上述各實(shí)施例中，待機(jī)電壓供應(yīng)模塊可包括電源模塊與每個(gè)電壓供應(yīng)延遲單元 Pi,或僅將全部的電壓供應(yīng)延遲單元Pi整合成一待機(jī)電壓供應(yīng)模塊，但并非用于限定本發(fā)明。也可以將每個(gè)電壓供應(yīng)延遲單元Pi整合至主機(jī)板MLBi上來(lái)實(shí)現(xiàn)本發(fā)明實(shí)施例。綜上所述，本發(fā)明的實(shí)施例在不同時(shí)間點(diǎn)將待機(jī)電壓分別提供至多個(gè)主機(jī)板中， 每個(gè)主機(jī)板接收待機(jī)電壓的時(shí)間均不相同。因此，涌入電流不會(huì)同時(shí)產(chǎn)生而相互迭加，以減少觸發(fā)電源供應(yīng)器的過(guò)電流保護(hù)機(jī)制的機(jī)率。此外，本發(fā)明實(shí)施例也可降低主機(jī)板損壞的風(fēng)險(xiǎn)，主機(jī)板內(nèi)電路組件不需選用過(guò)高的電壓等級(jí)來(lái)防止涌入電流將電路組件燒毀。
雖然本發(fā)明已以實(shí)施例揭示如上，但其并非用以限定本發(fā)明，任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，可作任意的更改或等同替換，故本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以本申請(qǐng)權(quán)利要求書(shū)所界定的范圍為準(zhǔn)。
權(quán)利要求
1.一種服務(wù)器待機(jī)電壓供應(yīng)系統(tǒng)，該系統(tǒng)包括 N個(gè)主機(jī)板，定義為MIA、MLB2. . . MLBn ；一電源模塊，耦接該N個(gè)主機(jī)板，并對(duì)所述N個(gè)主機(jī)板供應(yīng)一待機(jī)電壓；以及 N個(gè)電壓供應(yīng)延遲單元，定義為P^ P2. . . Pn,所述N個(gè)電壓供應(yīng)延遲單元Pp P2. . . Pn 分別耦接該電源模塊與所述N個(gè)主機(jī)板MIA、MLB2. . . MLBn,所述N個(gè)電壓供應(yīng)延遲單元 P” P2. · · Pn分別延遲h” h2. · · hN時(shí)間后，將該待機(jī)電壓分別提供至所述N個(gè)主機(jī)板MLB1, MLB2. ..MLBn，其中Ii1 ^ti2乒 乒hN，且N為大于1的正整數(shù)。
2.根據(jù)權(quán)利要求1所述的服務(wù)器待機(jī)電壓供應(yīng)系統(tǒng)，其中當(dāng)該電源模塊所供應(yīng)的該待機(jī)電壓穩(wěn)定時(shí)產(chǎn)生一電源供應(yīng)信號(hào)，且Pi電源供應(yīng)延遲單元包括一信號(hào)延遲單元，耦接至該電源模塊，用于接收該電源供應(yīng)信號(hào)，并延遲Iii時(shí)間后產(chǎn)生一延遲供應(yīng)信號(hào)；以及一開(kāi)關(guān)單元，耦接至該信號(hào)延遲單元，用于根據(jù)該延遲供應(yīng)信號(hào)將該待機(jī)電壓提供至所述N個(gè)主機(jī)板之一，其中i為整數(shù)且1 < i < N。
3.根據(jù)權(quán)利要求2所述的服務(wù)器待機(jī)電壓供應(yīng)系統(tǒng)，其中該信號(hào)延遲單元包括 一第一電阻，其第一端接收該電源供應(yīng)信號(hào)；一第一電容，其第一端耦接至一接地端，該第一電容的第二端耦接該第一電阻的第二端；一雙載子接面晶體管，其基極端耦接該第一電阻的第二端與該第一電容的第二端，該雙載子接面晶體管的射極端耦接至該接地端，該雙載子接面晶體管的集極端用于產(chǎn)生該延遲供應(yīng)信號(hào)；以及一第二電阻，其第一端接收該待機(jī)電壓，該第二電阻的第二端耦接該雙載子接面晶體管的集極端；其中，h時(shí)間的長(zhǎng)度由該第一電阻的電阻值與該第一電容的電容值所決定。
4.根據(jù)權(quán)利要求2所述的服務(wù)器待機(jī)電壓供應(yīng)系統(tǒng)，其中該開(kāi)關(guān)單元包括 一 PMOS晶體管，其柵極端接收該延遲供應(yīng)信號(hào)；一第三電阻，其第一端耦接該P(yáng)MOS晶體管的漏極端，該第三電阻的第二端接收該待機(jī)電壓；一第二電容，其第一端耦接該第三電阻的第二端并接收該待機(jī)電壓，該第二電容的第二端耦接該P(yáng)MOS晶體管的源極端；一NMOS晶體管，其柵極端耦接該P(yáng)MOS晶體管的源極端與該第二電容的第二端，該NMOS 晶體管的源極端耦接該第三電阻的第二端與該第二電容的第一端，并接收該待機(jī)電壓，該 NMOS晶體管的漏極端用于提供該待機(jī)電壓至所述N個(gè)主機(jī)板之一；以及一第四電阻，其第一端耦接該NMOS晶體管的柵極端，該第四電阻的第二端耦接該接地端。
5.一種服務(wù)器待機(jī)電壓供應(yīng)系統(tǒng)，該系統(tǒng)包括一第一主機(jī)板； 一第二主機(jī)板；一電源模塊，該電源模塊用于供應(yīng)一待機(jī)電壓至該第一主機(jī)板與該第二主機(jī)板；以及一待機(jī)電壓供應(yīng)模塊，該待機(jī)電壓供應(yīng)模塊包括一第一電壓供應(yīng)延遲單元，用于延遲一第一時(shí)間后，將該待機(jī)電壓提供至該第一主機(jī)板；以及一第二電壓供應(yīng)延遲單元，用于延遲一第二時(shí)間后，將該待機(jī)電壓提供至該第二主機(jī)板，其中該第一時(shí)間的長(zhǎng)度不等于該第二時(shí)間的長(zhǎng)度。
6.根據(jù)權(quán)利要求5所述的服務(wù)器待機(jī)電壓供應(yīng)系統(tǒng)，其中當(dāng)該電源模塊所供應(yīng)的該待機(jī)電壓穩(wěn)定時(shí)產(chǎn)生一電源供應(yīng)信號(hào)，且該第一電源供應(yīng)延遲單元包括一信號(hào)延遲單元，耦接至該電源模塊，用于接收該電源供應(yīng)信號(hào)，并延遲該第一時(shí)間后產(chǎn)生一延遲供應(yīng)信號(hào)；以及一開(kāi)關(guān)單元，耦接至該信號(hào)延遲單元，用于根據(jù)該延遲供應(yīng)信號(hào)將該待機(jī)電壓提供至該第一主機(jī)板。
7.根據(jù)權(quán)利要求6所述的服務(wù)器待機(jī)電壓供應(yīng)系統(tǒng)，其中該信號(hào)延遲單元包括 一第一電阻，其第一端接收該電源供應(yīng)信號(hào)；一第一電容，其第一端耦接至一接地端，該第一電容的第二端耦接該第一電阻的第二端；一雙載子接面晶體管，其基極端耦接該第一電阻的第二端與該第一電容的第二端，該雙載子接面晶體管的射極端耦接至該接地端，該雙載子接面晶體管的集極端用于產(chǎn)生該延遲供應(yīng)信號(hào)；以及一第二電阻，其第一端接收該待機(jī)電壓，該第二電阻的第二端耦接該雙載子接面晶體管的集極端；其中，該第一時(shí)間的長(zhǎng)度由該第一電阻的電阻值與該第一電容的電容值所決定。
8.根據(jù)權(quán)利要求6所述的服務(wù)器待機(jī)電壓供應(yīng)系統(tǒng)，其中該開(kāi)關(guān)單元包括 一 PMOS晶體管，其柵極端接收該延遲供應(yīng)信號(hào)；一第三電阻，其第一端耦接該P(yáng)MOS晶體管的漏極端，該第三電阻的第二端接收該待機(jī)電壓；一第二電容，其第一端耦接該第三電阻的第二端并接收該待機(jī)電壓，該第二電容的第二端耦接該P(yáng)MOS晶體管的源極端；一NMOS晶體管，其柵極端耦接該P(yáng)MOS晶體管的源極端與該第二電容的第二端，該NMOS 晶體管的源極端耦接該第三電阻的第二端與該第二電容的第一端，并接收該待機(jī)電壓，該 NMOS晶體管的漏極端用于提供該待機(jī)電壓至該第一主機(jī)板；以及一第四電阻，其第一端耦接該NMOS晶體管的柵極端，該第四電阻的第二端耦接該接地端。
全文摘要
本發(fā)明提供一種服務(wù)器待機(jī)電壓供應(yīng)系統(tǒng)。本系統(tǒng)包括N個(gè)主機(jī)板、一電源模塊以及N個(gè)電壓供應(yīng)延遲單元，N為大于1的正整數(shù)。N個(gè)電壓供應(yīng)延遲單元定義為P1、P2…PN，這些電壓供應(yīng)延遲單元P1、P2…PN分別延遲h1、h2…h(huán)N時(shí)間后，將電源模塊供應(yīng)的待機(jī)電壓分別提供至主機(jī)板MLB1、MLB2…MLBN，其中h1≠h2≠～≠hN。本系統(tǒng)在不同時(shí)間點(diǎn)將待機(jī)電壓分別提供至多個(gè)主機(jī)板中，使得涌入電流不會(huì)同時(shí)產(chǎn)生而迭加，以降低涌入電流的最大電流值。
文檔編號(hào)G06F1/26GK102213991SQ20101015124
公開(kāi)日2011年10月12日 申請(qǐng)日期2010年4月7日 優(yōu)先權(quán)日2010年4月7日
發(fā)明者楊君東, 范文綱 申請(qǐng)人:英業(yè)達(dá)股份有限公司