專利名稱：供電電路的制作方法
技術(shù)領域：
本發(fā)明涉及一種供電電路。
背景技術(shù)：
在傳統(tǒng)的主板上，由于內(nèi)存插槽的供電電壓是2. 5V而CPU的供電電壓是1. 5V，因此內(nèi)存插槽的供電電路和CPU的供電電路是分開設計的。如此造成主板制造成本較高。

發(fā)明內(nèi)容
鑒于以上內(nèi)容，有必要提供一種可同時為內(nèi)存插槽及CPU供電的供電電路。一種供電電路，包括一內(nèi)存供電電路，包括一第一運算放大器及一第一分壓元件，所述第一運算放大器的同相輸入端通過一第一電阻與一第一電源相連，還通過一第二電阻接地，所述第一運算放大器的反相輸入端通過一第一電容接地，所述第一運算放大器的輸出端通過一第三電阻與所述第一電容相連，所述第一分壓元件的第一端與所述第一電源相連，第二端與所述第一運算放大器的輸出端相連，第三端連接于所述第三電阻與第一電容之間的第一節(jié)點， 所述第一節(jié)點用于與一內(nèi)存插槽的電源引腳相連；及一 CPU供電電路，包括一第二運算放大器及一第二分壓元件，所述第二運算放大器的同相輸入端通過一第四電阻與所述第一電源相連，還通過一第五電阻接地，所述第二運算放大器的反相輸入端通過一第二電容接地，所述第二運算放大器的輸出端通過一第六電阻與第二電容相連，所述第二分壓元件的第一端與所述第一節(jié)點相連，第二端與所述第二運算放大器的輸出端相連，第三端連接于所述第六電阻與第二電容之間的第二節(jié)點，所述第二節(jié)點用于與一 CPU的電源引腳相連。上述供電電路通過所述內(nèi)存供電電路給所述內(nèi)存插槽供電，所述CPU供電電路給所述CPU供電，從而同時為所述內(nèi)存插槽及CPU供電，使得主板的制造成本降低。


圖1是本發(fā)明供電電路的較佳實施方式的電路圖。
主要元件符號說明
第—運算放大器Ul
第二運算放大器U2
第—場效應管Ql
第二場效應管Q2
電阻Rl R6
電容Cl C5
第—電源Vccl
第二電源Vcc2
節(jié)點A、B
具體實施例方式下面結(jié)合附圖及較佳實施方式對本發(fā)明作進一步詳細描述請參考圖1，本發(fā)明供電電路包括一內(nèi)存供電電路100及一 CPU供電電路200。所述內(nèi)存供電電路100包括一第一運算放大器U1、一第一分壓元件、電阻Rl R3，以及電容Cl C3。本實施方式中，所述第一分壓元件為一第一場效應管Q1。所述第一運算放大器Ul的同相輸入端通過所述電阻Rl與一電壓為3. 3V的第一電源Vccl相連，還分別通過所述電阻R2及電容Cl接地。所述第一運算放大器Ul的反相輸入端通過所述電容C2接地。所述第一運算放大器Ul的輸出端通過所述電阻R3與電容 C2相連。所述第一運算放大器Ul的電源端與一第二電源Vcc2相連，接地端接地。所述第一場效應管Ql的漏極與所述第一電源Vccl相連并通過所述電容C3接地， 柵極與所述第一運算放大器Ul的輸出端相連，源極連接于所述電阻R3與電容C2之間的節(jié)點A。所述電阻R3與電容C2之間的節(jié)點A用于與一內(nèi)存插槽的電源引腳相連。所述第一運算放大器Ul與所述電阻R3組成一電壓負反饋電路，使得所述第一運算放大器Ul的輸出端的電壓V-OUtl等于其正相輸入端輸入的電壓值，即V-OUtl = VcclXR2/(Rl+R2)。選擇具有一定阻值的電阻R1、R2，使得所述第一運算放大器Ul的輸出端輸出一高電平，該高電平使得所述第一場效應管Ql導通。當所述供電電路工作時，所述第一電源Vccl的電壓為3. 3V，根據(jù)場效應管的工作特性可知此時所述第一場效應管Ql工作于可變電阻區(qū)，即所述第一場效應管Ql相當于一可變電阻，根據(jù)工作于可變電阻區(qū)的場效應管的電阻與電壓關系可知，此時第一場效應管 Ql的壓降為0. SV0即此時所述節(jié)點A的電壓為2. 5V，所述內(nèi)存供電電路100即為所述內(nèi)存插槽提供工作電壓。所述CPU供電電路200包括一第二運算放大器U2、一第二分壓元件、電阻R4 R6， 及電容C4 C5。本實施方式中，所述第二分壓元件為一第二場效應管Q2。所述第二運算放大器U2的同相輸入端通過所述電阻R4與所述第一電源Vccl相連，還分別通過所述電阻R5及電容C4接地。所述第二運算放大器U2的反相輸入端通過所述電容C5接地。所述第二運算放大器U2的輸出端通過所述電阻R6與所述電容C5相連。 所述第二運算放大器U2的電源端與所述第二電源Vcc2相連，接地端接地。所述第二場效應管Q2的漏極與所述節(jié)點A相連，柵極與所述第二運算放大器U2 的輸出端相連，源極連接于所述電阻R6及電容C5之間的節(jié)點B。所述電阻R6及電容C5之間的節(jié)點B用于與一 CPU的電源引腳相連。所述第二運算放大器U2與所述電阻R6組成一電壓負反饋電路，使得所述第二運算放大器U2的輸出端的電壓V-out2等于其正相輸入端輸入的電壓值，即V-out2 = VCC1XR5/(R4+I )。選擇具有一定阻值的電阻R4、R5，使得所述第二運算放大器U2的輸出端輸出一高電平，該高電平使得所述第二場效應管Q2導通。由于所述第二場效應管Q2的漏極與所述節(jié)點A相連，因此所述第二場效應管Q2 的漏極電壓為2. 5V。根據(jù)場效應管的工作特性可知此所述第二場效應管Q2工作于可變電阻區(qū)，即所述第二場效應管Q2也相當于一可變電阻，根據(jù)工作于可變電阻區(qū)的場效應管的電阻與電壓關系可知，此時第二場效應管Q2的壓降為IV。此時所述節(jié)點B的電壓為1. 5V， 所述CPU供電電路200即為所述CPU提供工作電壓。
權(quán)利要求
1.一種供電電路，包括一內(nèi)存供電電路，包括一第一運算放大器及一第一分壓元件，所述第一運算放大器的同相輸入端通過一第一電阻與一第一電源相連，還通過一第二電阻接地，所述第一運算放大器的反相輸入端通過一第一電容接地，所述第一運算放大器的輸出端通過一第三電阻與所述第一電容相連，所述第一分壓元件的第一端與所述第一電源相連，第二端與所述第一運算放大器的輸出端相連，第三端連接于所述第三電阻與第一電容之間的第一節(jié)點，所述第一節(jié)點用于與一內(nèi)存插槽的電源引腳相連；及一 CPU供電電路，包括一第二運算放大器及一第二分壓元件，所述第二運算放大器的同相輸入端通過一第四電阻與所述第一電源相連，還通過一第五電阻接地，所述第二運算放大器的反相輸入端通過一第二電容接地，所述第二運算放大器的輸出端通過一第六電阻與第二電容相連，所述第二分壓元件的第一端與所述第一節(jié)點相連，第二端與所述第二運算放大器的輸出端相連，第三端連接于所述第六電阻與第二電容之間的第二節(jié)點，所述第二節(jié)點用于與一 CPU的電源引腳相連。
2.如權(quán)利要求1所述的供電電路，其特征在于所述第一分壓元件為一場效應管。
3.如權(quán)利要求1或2所述的供電電路，其特征在于所述第二分壓元件為一場效應管。
4.如權(quán)利要求1或2所述的供電電路，其特征在于所述內(nèi)存供電電路還包括一第三電容，所述第一運算放大器的同相輸入端還通過所述第三電容接地。
5.如權(quán)利要求1或2所述的供電電路，其特征在于所述內(nèi)存供電電路還包括一第三電容，所述第一分壓元件的第一端通過所述第三電容接地。
6.如權(quán)利要求1或2所述的供電電路，其特征在于所述CPU供電電路還包括一第三電容，所述第二運算放大器的同相輸入端還通過所述第三電容接地。
全文摘要
一種供電電路，包括一內(nèi)存供電電路及一CPU供電電路。所述內(nèi)存供電電路與一第一電源及一內(nèi)存插槽均相連，以將所述第一電源的電壓轉(zhuǎn)換為所述內(nèi)存插槽的工作電壓。所述CPU供電電路與所述內(nèi)存供電電路及一CPU均相連，以將所述內(nèi)存供電電路輸出的電壓轉(zhuǎn)換為所述CPU的工作電壓，從而同時為所述內(nèi)存插槽及CPU供電。
文檔編號G06F1/26GK102193607SQ20101012203
公開日2011年9月21日 申請日期2010年3月11日 優(yōu)先權(quán)日2010年3月11日
發(fā)明者周海清 申請人:鴻富錦精密工業(yè)(深圳)有限公司, 鴻海精密工業(yè)股份有限公司