專利名稱：基于可編程邏輯器件2x2冗余容錯計(jì)算機(jī)上電復(fù)位的電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電子計(jì)算機(jī)和自動化控制技術(shù)，基于可編程邏輯器件設(shè)計(jì)了低成本 的、靈活性的、模塊化的和開放性的2x2冗余容錯計(jì)算機(jī)上電復(fù)位的電路，解決了 2x2冗余 容錯計(jì)算機(jī)上電復(fù)位的實(shí)時控制問題，實(shí)現(xiàn)了 2x2冗余容錯計(jì)算機(jī)上電復(fù)位智能管理，保 證了 2x2冗余容錯計(jì)算機(jī)上電復(fù)位高可靠性。
背景技術(shù)：
自六十年代，隨著計(jì)算機(jī)在一些重要領(lǐng)域的應(yīng)用，計(jì)算機(jī)的失效會造成巨大的損 失，具有故障檢測和診斷等功能的余度容錯高可靠控制系統(tǒng)開始在航天航空等領(lǐng)域應(yīng)用。 到七十年代，采用比較技術(shù)的雙機(jī)余度容錯高可靠系統(tǒng)，應(yīng)用于通訊和航天等領(lǐng)域，具備了 備份功能、自檢功能、自恢復(fù)功能，并且一些具有代表性的大型容錯冗余系統(tǒng)也在此期間研 制成功。近年來，微電子技術(shù)的飛速發(fā)展使得嵌入式控制系統(tǒng)廣泛應(yīng)用各個領(lǐng)域，傳統(tǒng)構(gòu)架 的容錯高可靠控制系統(tǒng)不能滿足在航空航天、國防軍工、工業(yè)生產(chǎn)、安全控制等重要領(lǐng)域嵌 入式控制系統(tǒng)應(yīng)用需求，而可編程邏輯器件加載多個微處理器核的技術(shù)發(fā)展，為可編程邏 輯器件設(shè)計(jì)容錯嵌入式控制系統(tǒng)提供了條件。 現(xiàn)場可編程芯片是指由用戶編程來實(shí)現(xiàn)所需功能的專用集成電路，采用可編程門 陣列(Field Programmable Gate Array)技術(shù)，即由邏輯功能塊排列成陣列組成，并由可編 程的互連資源連接這些邏輯功能塊實(shí)現(xiàn)所需的設(shè)計(jì)。目前現(xiàn)場可編程芯片規(guī)模做得很大， 隨著內(nèi)嵌處理器核技術(shù)應(yīng)用，實(shí)現(xiàn)的功能更強(qiáng)，設(shè)計(jì)的靈活性更大。 基于可編程邏輯器件上電復(fù)位的電路用于2x2冗余容錯計(jì)算機(jī)，國內(nèi)未見相關(guān)的 產(chǎn)品和相關(guān)專利。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種低成本的、靈活性的、模塊化的和開放性的基于可編 程邏輯器件上電復(fù)位的電路，用于2x2冗余容錯計(jì)算機(jī)，解決了 2x2冗余容錯計(jì)算機(jī)上電復(fù) 位的實(shí)時控制問題，實(shí)現(xiàn)了 2x2冗余容錯計(jì)算機(jī)上電復(fù)位智能管理，保證了 2x2冗余容錯計(jì) 算機(jī)上電復(fù)位高可靠性。 基于可編程邏輯器件2x2冗余容錯計(jì)算機(jī)上電復(fù)位的電路系統(tǒng)結(jié)構(gòu)見附圖l，包 括上電復(fù)位軟濾波電路，上電復(fù)位2x2冗余狀態(tài)寄存器電路，上電復(fù)位2x2冗余同步等待電 路，上電復(fù)位2x2冗余表決輸出電路，上電復(fù)位軟看門狗電路等，2x2冗余容錯計(jì)算機(jī)上電 復(fù)位過程由該電路進(jìn)行監(jiān)控，通過上電復(fù)位軟濾波電路，每個計(jì)算機(jī)向上電復(fù)位2x2冗余 狀態(tài)寄存器寫入上電復(fù)位狀態(tài)，上電復(fù)位2x2冗余同步等待電路控制同步等待時間，由上 電復(fù)位2x2冗余表決輸出電路向每個計(jì)算機(jī)輸出上電復(fù)位控制命令位，啟動主程序運(yùn)行， 在主程序運(yùn)行時由上電復(fù)位軟看門狗電路實(shí)時檢測每個計(jì)算機(jī)的運(yùn)行狀態(tài)，實(shí)現(xiàn)2x2冗余 容錯計(jì)算機(jī)中故障通道的切除。 上電復(fù)位軟濾波電路見附圖2，共包含4個通路，每個通路由可編程邏輯單元設(shè)計(jì)
3的高尖峰計(jì)數(shù)器，低尖峰計(jì)數(shù)器，或門電路組成，高尖峰計(jì)數(shù)器主要屏蔽無效狀態(tài)的有效雜 波，低尖峰計(jì)數(shù)器主要屏蔽有效狀態(tài)的無效雜波，最后由或門電路輸出上電復(fù)位信號，保證 信號的真實(shí)性。 上電復(fù)位2x2冗余狀態(tài)寄存器電路結(jié)構(gòu)見附圖3，由可編程邏輯單元設(shè)計(jì)的四位 的寄存器，分別存放I系A(chǔ)機(jī)上電復(fù)位信號狀態(tài)，I系B機(jī)上電復(fù)位信號狀態(tài)，II系A(chǔ)機(jī)上 電復(fù)位信號狀態(tài)，II系B機(jī)上電復(fù)位信號狀態(tài)。 上電復(fù)位2x2冗余同步等待電路見附圖4，由可編程邏輯單元設(shè)計(jì)比較電路與上 電復(fù)位2x2冗余狀態(tài)寄存器狀態(tài)比較，如果還沒有完全寫入會啟動可編程邏輯單元設(shè)計(jì)的 2x2冗余同步等待時間計(jì)數(shù)器，在規(guī)定的時間內(nèi)等待未寫入復(fù)位狀態(tài)，超出等待時間則認(rèn)為 該復(fù)位狀態(tài)無效，啟動2x2冗余表決輸出電路。 上電復(fù)位2x2冗余表決輸出電路I系或II系工作原理見附圖5，等待上電復(fù)位2x2 冗余同步等待電路請求信號就會對I系A(chǔ)機(jī)和B機(jī)或II系A(chǔ)機(jī)和B機(jī)進(jìn)行上電復(fù)位冗余 表決，當(dāng)A機(jī)和B機(jī)狀態(tài)都有效時該系輸出上電復(fù)位有效信號，當(dāng)A機(jī)和B機(jī)狀態(tài)不都有效 時該系輸出上電復(fù)位無效信號。 2x2冗余容錯計(jì)算機(jī)正常運(yùn)行時I系A(chǔ)機(jī)脈沖信號，I系B機(jī)脈沖信號，11系A(chǔ)機(jī) 脈沖信號，II系B機(jī)脈沖信號輸入上電復(fù)位軟看門狗電路，當(dāng)上電復(fù)位軟看門狗電路檢測 到某計(jì)算機(jī)沒有正常輸出脈沖信號，則向2x2冗余狀態(tài)寄存器電路置無效的狀態(tài)位。
本發(fā)明實(shí)施例的有益效果在于，基于可編程邏輯器件設(shè)計(jì)了低成本的、靈活性的、 模塊化的和開放性的2x2冗余容錯計(jì)算機(jī)上電復(fù)位的電路，解決了 2x2冗余容錯計(jì)算機(jī)上 電復(fù)位的實(shí)時控制問題，實(shí)現(xiàn)了 2x2冗余容錯計(jì)算機(jī)上電復(fù)位智能管理，保證了 2x2冗余容 錯計(jì)算機(jī)上電復(fù)位高可靠性。


此處所說明的附圖用來提供對本發(fā)明的進(jìn)一步理解，構(gòu)成本申請的一部分，并不 構(gòu)成對本發(fā)明的限定。在附圖中 圖1可編程設(shè)計(jì)的2x2冗余容錯計(jì)算機(jī)上電復(fù)位的電路系統(tǒng)結(jié)構(gòu)；
圖2上電復(fù)位軟濾波電路； 圖3上電復(fù)位2x2冗余狀態(tài)寄存器電路結(jié)構(gòu)； 圖4上電復(fù)位2x2冗余同步等待電路流程框圖； 圖5上電復(fù)位2x2冗余表決輸出電路I系或II系工作原理；
具體實(shí)施例方式
為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，下面結(jié)合實(shí)施方式和附圖，對 本發(fā)明做進(jìn)一步詳細(xì)說明。在此，本發(fā)明的示意性實(shí)施方式及其說明用于解釋本發(fā)明，但并 不作為對本發(fā)明的限定。 本實(shí)施例提供基于可編程器件FPGA設(shè)計(jì)的2x2冗余容錯計(jì)算機(jī)上電復(fù)位的電路， 解決了 2x2冗余容錯計(jì)算機(jī)上電復(fù)位的實(shí)時控制問題，實(shí)現(xiàn)了 2x2冗余容錯計(jì)算機(jī)上電復(fù) 位智能管理，保證了 2x2冗余容錯計(jì)算機(jī)上電復(fù)位高可靠性。 采用可編程門陣列(Field Programmable Gate Array-FPGA)技術(shù)，即由邏輯功能
4塊排列成陣列組成，并由可編程的互連資源連接這些邏輯功能塊實(shí)現(xiàn)所需的設(shè)計(jì)。利用電
子設(shè)計(jì)自動化EDA工具，采用可編程器件，通過設(shè)計(jì)芯片來實(shí)現(xiàn)系統(tǒng)功能，這種基于芯片的
設(shè)計(jì)方法，能夠由設(shè)計(jì)者定義器件的內(nèi)部邏輯和管腳，將原來由電路板設(shè)計(jì)完成的大部分
工作放在芯片中設(shè)計(jì)進(jìn)行，不僅通過芯片設(shè)計(jì)來實(shí)現(xiàn)多種數(shù)字邏輯系統(tǒng)功能，而且大大減
少了電路圖設(shè)計(jì)和電路板設(shè)計(jì)的工作量和難度，增強(qiáng)設(shè)計(jì)靈活性，提高了工作效率。 上電復(fù)位軟濾波電路，上電復(fù)位2x2冗余狀態(tài)寄存器電路，上電復(fù)位2x2冗余同
步等待電路，上電復(fù)位2x2冗余表決輸出電路，上電復(fù)位軟看門狗電路等功能模塊是基于
Altra公司的EPM3128ATI64可編程器件設(shè)計(jì)的，基于可編程邏輯器件設(shè)計(jì)了低成本的、靈
活性的、模塊化的和開放性的2x2冗余容錯計(jì)算機(jī)上電復(fù)位的電路。 以上所述的具體實(shí)施方式
，對本發(fā)明的目的、技術(shù)方案和有益效果進(jìn)行了進(jìn)一步 詳細(xì)說明，所應(yīng)理解的是，以上所述僅為本發(fā)明的具體實(shí)施方式
而已，并不用于限定本發(fā)明 的保護(hù)范圍，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含 在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
一種基于可編程邏輯器件2x2冗余容錯計(jì)算機(jī)上電復(fù)位的電路，其特征在于包括上電復(fù)位軟濾波電路，上電復(fù)位2x2冗余狀態(tài)寄存器電路，上電復(fù)位2x2冗余同步等待電路，上電復(fù)位2x2冗余表決輸出電路，上電復(fù)位軟看門狗電路等，2x2冗余容錯計(jì)算機(jī)上電復(fù)位過程由該電路進(jìn)行監(jiān)控，通過上電復(fù)位軟濾波電路，每個計(jì)算機(jī)向上電復(fù)位2x2冗余狀態(tài)寄存器寫入上電復(fù)位狀態(tài)，上電復(fù)位2x2冗余同步等待電路控制同步等待時間，由上電復(fù)位2x2冗余表決輸出電路向每個計(jì)算機(jī)輸出上電復(fù)位控制命令位，啟動主程序運(yùn)行，在主程序運(yùn)行時由上電復(fù)位軟看門狗電路實(shí)時檢測每個計(jì)算機(jī)的運(yùn)行狀態(tài)，實(shí)現(xiàn)2x2冗余容錯計(jì)算機(jī)中故障通道的切除。
2. 根據(jù)權(quán)利要求1所述的上電復(fù)位軟濾波電路，其特征在于2x2冗余容錯計(jì)算機(jī)中I系A(chǔ)機(jī)上電復(fù)位信號，I系B機(jī)上電復(fù)位信號，II系A(chǔ)機(jī)上電 復(fù)位信號，II系B機(jī)上電復(fù)位信號通過上電復(fù)位軟濾波電路將啟動過程中的尖峰和毛剌過 濾，保證信號的真實(shí)性。
3. 根據(jù)權(quán)利要求1所述的上電復(fù)位2x2冗余狀態(tài)寄存器電路，特征在于2x2冗余容錯計(jì)算機(jī)中I系A(chǔ)機(jī)上電復(fù)位信號，I系B機(jī)上電復(fù)位信號，II系A(chǔ)機(jī)上電 復(fù)位信號，II系B機(jī)上電復(fù)位信號通過上電復(fù)位軟濾波電路的有效信號寫入2x2冗余狀態(tài) 寄存器電路各自的狀態(tài)位。
4. 根據(jù)權(quán)利要求1所述的上電復(fù)位2x2冗余同步等待電路，其特征在于 上電復(fù)位2x2冗余同步等待電路檢測2x2冗余容錯計(jì)算機(jī)中2x2冗余狀態(tài)寄存器電路I系A(chǔ)機(jī)和B機(jī)以及II系A(chǔ)機(jī)和B機(jī)是否寫入復(fù)位狀態(tài)，如果還沒有完全寫入會啟動2x2 冗余同步等待時間計(jì)數(shù)器，在規(guī)定的時間內(nèi)等待未寫入復(fù)位狀態(tài)，超出等待時間則認(rèn)為該 復(fù)位狀態(tài)無效，啟動2x2冗余表決輸出電路。
5. 根據(jù)權(quán)利要求1所述的上電復(fù)位2x2冗余表決輸出電路，其特征在于2x2冗余表決輸出電路等待上電復(fù)位2x2冗余同步等待電路請求信號就會對I系A(chǔ)機(jī) 和B機(jī)或II系A(chǔ)機(jī)和B機(jī)進(jìn)行上電復(fù)位冗余表決，當(dāng)A機(jī)和B機(jī)狀態(tài)都有效時該系輸出上 電復(fù)位有效信號，當(dāng)A機(jī)和B機(jī)狀態(tài)不都有效時該系輸出上電復(fù)位無效信號。
6. 根據(jù)權(quán)利要求1所述的上電復(fù)位軟看門狗電路，其特征在于2x2冗余容錯計(jì)算機(jī)正常運(yùn)行時I系A(chǔ)機(jī)脈沖信號，I系B機(jī)脈沖信號，II系A(chǔ)機(jī)脈沖 信號，II系B機(jī)脈沖信號輸入上電復(fù)位軟看門狗電路，當(dāng)上電復(fù)位軟看門狗電路檢測到某 計(jì)算機(jī)沒有正常輸出脈沖信號，則向2x2冗余狀態(tài)寄存器電路置無效的狀態(tài)位。
全文摘要
本發(fā)明提供一種基于可編程邏輯器件2x2冗余容錯計(jì)算機(jī)上電復(fù)位的電路，包括上電復(fù)位軟濾波電路，上電復(fù)位2x2冗余狀態(tài)寄存器電路，上電復(fù)位2x2冗余同步等待電路，上電復(fù)位2x2冗余表決輸出電路，上電復(fù)位軟看門狗電路等，2x2冗余容錯計(jì)算機(jī)上電復(fù)位過程由該電路進(jìn)行監(jiān)控，通過上電復(fù)位軟濾波電路，每個計(jì)算機(jī)向上電復(fù)位2x2冗余狀態(tài)寄存器寫入上電復(fù)位狀態(tài)，上電復(fù)位2x2冗余同步等待電路控制同步等待時間，由上電復(fù)位2x2冗余表決輸出電路向每個計(jì)算機(jī)輸出上電復(fù)位控制命令位，啟動主程序運(yùn)行，在主程序運(yùn)行時由上電復(fù)位軟看門狗電路實(shí)時檢測每個計(jì)算機(jī)的運(yùn)行狀態(tài)，實(shí)現(xiàn)2x2冗余容錯計(jì)算機(jī)中故障通道的切除。該基于可編程邏輯器件2x2冗余容錯計(jì)算機(jī)上電復(fù)位的電路，解決了2x2冗余容錯計(jì)算機(jī)上電復(fù)位的實(shí)時控制問題，實(shí)現(xiàn)了2x2冗余容錯計(jì)算機(jī)上電復(fù)位智能管理，保證了2x2冗余容錯計(jì)算機(jī)上電復(fù)位的高可靠性。
文檔編號G06F11/16GK101788940SQ20101010199
公開日2010年7月28日 申請日期2010年1月27日 優(yōu)先權(quán)日2010年1月27日
發(fā)明者孫磊, 張應(yīng)洪, 朱紀(jì)洪, 王飛 申請人:清華大學(xué)