專利名稱：電子或空穴自旋的控制和讀出的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電子器件，用于控制和讀出硅中單雜質(zhì)的電子或空穴自旋。另一 方面，本發(fā)明涉及一種使用該器件的方法。
背景技術(shù)：
在通向建立可升級的硅基量子計算機(jī)的路途上，已經(jīng)實現(xiàn)了幾個重要的里程碑。 最重要的有允許在硅中精確地放置單獨(dú)的磷原子的單離子注入技術(shù)的開發(fā)[1]；將先 進(jìn)的納米制備、微波和低溫技術(shù)應(yīng)用于具有接近量子極限的電荷靈敏度的單電子晶體管 (rf-SET)的生產(chǎn)和特征化[2]；通過將單離子注入和SET技術(shù)結(jié)合獲得的對單電子在單獨(dú) 的磷施主之間遷移的控制和檢測[3]；以及用于通用容錯量子計算和誤差閾后續(xù)分析的量 子器件結(jié)構(gòu)的布局[4，5]。另外，最近已經(jīng)論證了向小MOSFET的溝道中的雜質(zhì)局部施加強(qiáng)微波場，并通過電 檢測磁共振(EDMR)來檢測受驅(qū)動的電子自旋躍遷的能力[6]。現(xiàn)將參見圖1、圖2和圖3更詳細(xì)地描述現(xiàn)有技術(shù)?；贛OS的硅量子點(diǎn)和RF-SET首先參見圖1(a)和圖1(c)，基于MOS的硅量子點(diǎn)結(jié)構(gòu)10包括近本征、高電阻率的 硅襯底12。器件的兩側(cè)是提供與器件的歐姆接觸的磷擴(kuò)散η+區(qū)的區(qū)域14和16。在表面 上熱生長5nm厚的SiO2層18。使用電子束光刻(EBL)、金屬熱蒸發(fā)和剝離在該絕緣氧化層 18的頂部制備兩個勢壘柵20和22。勢壘柵20和22中的每一個寬約30nm，且勢壘柵20和 22之間的間隔小于40nm。使用氧等離子體對勢壘柵進(jìn)行部分氧化，以在它們的表面上形成 幾個納米厚的絕緣層24和26。在第二次EBL階段期間，將頂柵28與勢壘柵20和22對準(zhǔn)，并再次進(jìn)行熱蒸發(fā)和 剝離。頂柵28在橫跨兩個較低的柵20和22的頂部之處具有窄頸區(qū)，這僅在圖1(a)中可 見。使頂柵28正向偏置，以在SiO2層18下形成柵誘導(dǎo)電荷層(GICL) 29 ；η+雜質(zhì)區(qū)域 為堆積層提供電荷。通過進(jìn)一步降低勢壘柵的電勢，我們在柵之間隔離出GICL的一小部 分，并獲得量子點(diǎn)30，量子點(diǎn)30至引線的耦合可以容易地由勢壘柵20和22調(diào)節(jié)[7]。圖 1(b)中示出了單個量子點(diǎn)的偏壓譜的示例。這種量子點(diǎn)具有大荷電能量，并且在被連接到共振LC儲能電路時能夠用作 rf-SET。在這種方式下，還未充分優(yōu)化的SET實現(xiàn)了等于或大于典型鋁SET[2]的10 μ e/ (Hz)1/2量級的電荷靈敏度[8]。這種異常高的電荷靈敏度使得能夠以10 μ s的測量時間測 量電子的等于的電荷遷移。在器件被插入儲能電路時，從反射微波功率的調(diào)制中，參見圖1 (e)，獲得改變頂柵 的電勢時的庫侖阻塞峰圖1(d)。通過將器件偏置在庫侖峰的最陡的坡上得到的電荷靈敏度 優(yōu)于 10 μ e/(Hz)1/2 [7,8] 0與更普通的Al-SET相比，Si-SET具有幾個重要的優(yōu)點(diǎn)。首先，由于其不需要雙角度蒸發(fā)，因此其制備完全是MOS兼容的。第二，薄(且不可調(diào))Al2O3隧道結(jié)由通過柵電勢被 控制的可調(diào)節(jié)勢壘所取代，這也降低了由于無法控制的或隨機(jī)的靜電荷而導(dǎo)致的器件脆弱 性。第三，Si-SET在IT量級的磁場中不會遭受操作困難，而Al-SET則會經(jīng)歷從超導(dǎo)到正 常狀態(tài)的轉(zhuǎn)變。第四，Si-SET對干擾Al-SET器件的大多數(shù)電荷偏移噪聲具有免疫力[9]。借助通過單雜質(zhì)的共振隧穿的輸運(yùn)我們能夠想出的使用上述基于MOS的結(jié)構(gòu)來研究單獨(dú)的雜質(zhì)的最簡單的結(jié)構(gòu)是， 在勢壘柵下注入單雜質(zhì)44的、截斷GICL 29的單個隧道勢壘20/22，如圖2中的概圖。該器 件可以被認(rèn)為是圖1的Si量子點(diǎn)的“一半”再加上勢壘柵之下的雜質(zhì)。在改變電荷的隧穿勢壘的高度時，勢壘柵還具有使雜質(zhì)能級與引線的費(fèi)米能級EF 共振的功能，參見圖2(c)。在存在磁場的情況下，還可以分辨出塞曼分裂的雜質(zhì)態(tài)。通過施 加小的源-漏偏壓并以與GICL的費(fèi)米能級共振來調(diào)節(jié)雜質(zhì)能級，我們期望觀察到非常尖的 電導(dǎo)率峰，如近期對finFET[10]和肖特基器件[11]的類似實驗中所論證的。圖2 (d)中示 出在這種類型的器件中第一次觀察到這種電導(dǎo)率峰。通過使用外部磁場來誘導(dǎo)電子或空穴自旋態(tài)(“下旋” 64，I丨 >，和“上旋” 66， >)的塞曼分裂，我們還可以論證依賴于自旋的隧穿，參見圖2(c)，這是自旋量子位態(tài)的
單次測量的必要因素。我們注意到，由于荷電效應(yīng)，共振電荷隧穿是順序發(fā)生的，也就是說， 一次只有一個電荷能夠穿過雜質(zhì)能級從而穿越勢壘。因此，必須注意確保隧道勢壘的透明 度足以產(chǎn)生可測量的電流。我們的目標(biāo)在于約IOOns的隧穿時間對應(yīng)于約IpA的電流。圖 2(c)中的圖涉及雜質(zhì)原子是施主，且載流子是電子在受主原子和空穴的情況下能帶圖應(yīng) 當(dāng)被鏡像。雜質(zhì)上的局部電子自旋共振(ESR)的論證自旋量子位的量子態(tài)的相干操控需要施加具有與自旋態(tài)的塞曼分裂相匹配的微 波場。近期還通過制備其頂柵52具有以下雙重功能的MOS結(jié)構(gòu)50論證了對小數(shù)目雜質(zhì)執(zhí) 行局部ESR[6]的能力⑴在MOSFET溝道中誘導(dǎo)GICLJP (ii)供應(yīng)微波場，參見圖3 (a)。 為了供應(yīng)微波場，柵52被成形為由短路所終止的共面?zhèn)鬏斁€。除了誘導(dǎo)GICL所需的DC偏 壓外，微波電容器還允許將微波激發(fā)施加至該線。這種配置在MOSFET的溝道中產(chǎn)生最大的 磁場，以及零(微波)電場。在敏感區(qū)域不存在微波電場對于保證電荷敏感器件的正確操作來說至關(guān)重要。由 于沒有共振結(jié)構(gòu)，因此該ESR線可以在非常寬的頻率范圍(約10MHZ至約50GHz)內(nèi)使用。為了檢驗局部ESR線的效果，我們進(jìn)行了 EDMR實驗，在該實驗中，溝道中具有P施 主的導(dǎo)電電子的微弱但可測量的依賴于自旋的散射[12]，允許通過測量MOSFET的電導(dǎo)來 連續(xù)監(jiān)控電子自旋極化。如圖3(b)所示，我們能夠觀察到P施主的ESR的所有預(yù)期特征， 并且(首次)能夠?qū)⑦@種類型的研究擴(kuò)展到毫開爾文的溫度狀況[6]。注意對電子自旋和 31P核子之間的相互作用所導(dǎo)致的超精細(xì)分裂共振峰的分辨能力。這認(rèn)證了這種設(shè)計的極 好的靈敏度。下一里程碑是硅中單雜質(zhì)的電子或空穴自旋的相干控制和讀出。在GaAs量子點(diǎn) 中已經(jīng)成功認(rèn)證了兩種方法用于電子自旋態(tài)的單次讀出的自旋-電荷轉(zhuǎn)換[13]，以及用 于自旋態(tài)的相干操控的局部電子自旋共振(ESR) [14]。除了硅器件中的那些認(rèn)證之外，還沒 有完成的另一因素是用于到單雜質(zhì)的依賴于自旋的隧穿和自單雜質(zhì)的依賴于自旋的隧穿的最優(yōu)電荷池。到目前為止，對該因素的關(guān)注已經(jīng)指向納米尺寸的硅化鉬肖特基接觸。

發(fā)明內(nèi)容
本發(fā)明涉及用于控制和讀出硅中的單雜質(zhì)原子的電子或空穴自旋的電子器件，包 括硅襯底，在所述硅襯底中有一個或多個歐姆接觸區(qū)域。絕緣區(qū)域，位于所述襯底的頂部。第一勢壘柵和第二勢壘柵，被隔開以隔離出小的電荷區(qū)域，從而形成單電子晶體 管(SET)島。第三柵，與所述第一勢壘柵和所述第二勢壘柵重疊，但與所述第一勢壘柵和所述 第二勢壘柵絕緣，所述第三柵能夠在所述第三柵之下的襯底中產(chǎn)生柵誘導(dǎo)電荷層(GICL)。第四柵，緊靠單雜質(zhì)原子，所述雜質(zhì)原子被封在所述襯底中所述GICL的區(qū)域之 外，但足夠接近所述GICL的區(qū)域以允許在所述第四柵的電勢的控制下，所述雜質(zhì)原子與所 述SET島之間的依賴于自旋的電荷隧穿。其中，第三柵或第四柵還用作用于控制所述雜質(zhì)劑的單電子或空穴的自旋的電子 自旋共振(ESR)線。除了體積小并簡單以外，所提出的結(jié)構(gòu)在使用SET島為自旋檢測提供電荷池的思 想方面確實具有創(chuàng)新性。在單個MOS器件中合并電荷池、局部ESR和電荷傳感器的概念，在 可升級量子計算的平面結(jié)構(gòu)的布局靈活性方面清楚地構(gòu)成了極大的優(yōu)點(diǎn)。敏感區(qū)域中的電場小到足以不擾亂SET操作的體ESR腔的設(shè)計是個極大的挑戰(zhàn)， 因此，設(shè)計該器件中的局部ESR以克服這種困難。該器件還具有與主要材料包括硅和鋁(及其氧化物)的工業(yè)MOS技術(shù)可以兼容的 優(yōu)點(diǎn)。該器件還與我們的用于注入單個離子以用作試驗器件的電子自旋量子位的宿主的方 法相兼容。此外，該器件通過局部ESR控制量子位(電子或空穴自旋)的能力，意味著不需要 對單獨(dú)的雜質(zhì)進(jìn)行斯塔克位移以選擇哪一個與全局微波場共振。因此，在先前提議的結(jié)構(gòu) 中所必需的“A-柵” [15]可能可以除去。在一種配置中，所述第四柵除通過其靜電勢控制電荷的隧穿之外，還提供所述ESR 線。在一替代的配置中，所述第三柵除在所述襯底中產(chǎn)生所述GICL之外，還提供所述 ESR線。在這種情況下，所述第四柵仍然通過其靜電勢控制電荷的隧穿。在本發(fā)明的另一方面，是一種使用電子器件的方法，包括以下步驟對所述ESR線使用受控的微波脈沖來操控雜質(zhì)電荷的自旋。使用所述第三柵產(chǎn)生柵誘導(dǎo)電荷層(GICL)。通過所述第四柵上的靜電勢來控制電荷從所述雜質(zhì)原子到GICL SET島的隧穿。以及控制所述SET的操作。所述SET島可以使用所述勢壘柵來限定。所述SET的操作可以使用第一柵、第二 柵和第三柵來控制。


以上已參考以下附圖對現(xiàn)有技術(shù)進(jìn)行了描述圖1示出硅量子點(diǎn)器件。圖1(a)是量子點(diǎn)的掃描電子顯微鏡(SEM)圖像。圖1 (b)是量子點(diǎn)的偏壓譜。圖1 (c)是器件的示意性截面圖。圖1 (d)是作為頂柵電壓的函數(shù)的SET電導(dǎo)。圖1 (e)是儲能電路針對SET的兩個不同偏壓點(diǎn)的rf響應(yīng)。圖2示出在勢壘中具有雜質(zhì)的單個勢壘堆積層器件。圖2 (a)是平面圖。圖2(b)是截面圖。圖2(c)是示意性能帶圖。圖2(d)是示出借助電荷通過單雜質(zhì)原子的共振隧穿所獲得的電導(dǎo)峰的初步測 量，以及它們在指示自旋能級的塞曼分裂的磁場中的偏移。圖3示出電子檢測磁場共振(EDMR)器件。圖3 (a)是器件的SEM圖像。圖3 (b)是示出在T = 4K和220mK、激發(fā)頻率f = 30GHz下P施主對源-漏電流的 共振微波吸收效果。現(xiàn)在將參考以下附圖描述本發(fā)明的示例圖4示出本發(fā)明的第一示例。圖4(a)是第一器件結(jié)構(gòu)的平面圖。圖4(b)是器件的能帶圖的圖解。圖4(c)是示出單電荷在雜質(zhì)原子與SET島之間的隧穿效應(yīng)的初步測量。圖5示出本發(fā)明的第二示例。圖5(a)是第一器件結(jié)構(gòu)的平面圖。圖5(b)是器件的能帶圖的圖解。圖6是針對2XCTAP3結(jié)構(gòu)的硅中邏輯柵的架構(gòu)方案的平面圖。圖7是示出多個邏輯柵的架構(gòu)的升級版的平面圖。
具體實施例方式現(xiàn)在參見圖4(a)，圖4(a)示出了用于控制和讀出單雜質(zhì)的電子或空穴自旋的完 整器件60;記住，在硅中的單雜質(zhì)原子的電子或空穴自旋中可以實現(xiàn)量子位。有多種技術(shù) 可以用于插入單個施主，例如，可以應(yīng)用美國專利No. 7，176，066和美國專利No. 7，061, 008 中所描述的技術(shù)。該器件包括用于對單獨(dú)放置的雜質(zhì)與池之間的電荷遷移進(jìn)行單次檢測的如圖 1(a)和圖1(c)中所示的Si-SET。在這種情況下，雜質(zhì)位置44位于Si-SET島的前面。同 樣，頂柵28具有朝雜質(zhì)位置44突出的延伸島62。結(jié)果，SET中的GICL 30被使得離注入的 雜質(zhì)44足夠近，以允許電荷在它們之間(依賴于自旋)進(jìn)行隧穿。SET島30本身除其通常 的作用外，還用作用于到雜質(zhì)或自雜質(zhì)進(jìn)行依賴于自旋的電荷隧穿的池。
附加的金屬柵52提供在雜質(zhì)位置44上方行進(jìn)的局部ESR線，以施加靜電勢和微 波磁場，如圖3中所示。因此，柵52提供局部微波激發(fā)和DC偏壓，以提高雜質(zhì)態(tài)的能量。應(yīng) 當(dāng)理解，延伸島62不需要為了器件操作而與ESR線52重疊。單電子或空穴自旋的控制和讀出ESR線52上的靜電勢用于使塞曼分裂的電子或空穴自旋能級64和66相對于池68 的費(fèi)米能級發(fā)生偏移。如圖4(b)所示，當(dāng)池的費(fèi)米能級處于基態(tài)(下旋)與電子或空穴自 旋激發(fā)(上旋)態(tài)之間的一半[13]時，獲得自旋-電荷轉(zhuǎn)換。圖4(b)(和下面的圖5(b)) 中的圖涉及使用施主原子和使用電子作為載流子而實現(xiàn)的器件的情況在受主原子和空穴 的情況下能帶圖應(yīng)當(dāng)被鏡像。由于池30的作用在這里通過SET島發(fā)揮，因此其載流子態(tài)密度是不連續(xù)的(如同 在體金屬中)，而是顯示出間隔取決于島的大小和靜電勢的離散能級。只要由外部磁場誘導(dǎo) 的電子或空穴自旋態(tài)64和66的塞曼分離遠(yuǎn)大于島的能級間隔，就仍然滿足在雜質(zhì)和池之 間實現(xiàn)依賴于自旋的隧穿的條件。另外，能夠發(fā)生隧穿的精確能級也取決于島的荷電能量。 為了簡潔起見，圖4(b)的圖中省略了所有這些精細(xì)方面。電荷遷移的單次檢測等同于量子位態(tài)的投影測量。由于電荷直接隧穿到SET島 上，因此預(yù)計電荷遷移信號的幅度會很大，達(dá)電子的10%量級，這通過我們的SET是容易單 次檢測到的。雜質(zhì)與池之間的隧穿時間需要長于約Iys的測量時間，需要比圖2(c)中的 輸運(yùn)實驗所使用的勢壘的透明度小的勢壘。圖4(c)示出論證了 SET電導(dǎo)由于雜質(zhì)原子和SET之間的電荷遷移而改變的初步 實驗。通過SET的電流顯示出作為Vtopgate的函數(shù)的周期性峰值。通過改變Vplungw，達(dá)到電 子從SET島隧穿至空位施主的點(diǎn)80，導(dǎo)致SET的電導(dǎo)圖案的大偏移。通過向ESR線52施加誘導(dǎo)自旋態(tài)的Rabi震蕩的受控微波脈沖，可以實現(xiàn)量子位 態(tài)的相干操控[14]。由于雜質(zhì)44接近于SET，因此在敏感區(qū)域中不存在微波場的電分量至關(guān)重要。設(shè) 計具有線的短路終端的局部ESR技術(shù)來實現(xiàn)該目標(biāo)。圖4(b)是沿平面圖(a)所示的虛線70的能帶圖。(注意該圖關(guān)于器件的布局側(cè) 向翻轉(zhuǎn))。對ESR線52使用受控微波脈沖來初始化雜質(zhì)電子或空穴的自旋。電荷從雜質(zhì) 44到GICL 30的隧穿由ESR線52上的靜電勢72控制，ESR線52具有到雜質(zhì)的最強(qiáng)耦合。 另外三個柵對雜質(zhì)能級的影響盡管不是零但比在這里作為第四柵的ESR線對雜質(zhì)能級的 影響要弱。SET在源與漏14/16之間的電導(dǎo)由勢壘柵20/22、頂柵28以及雜質(zhì)44上存在或 不存在電荷來控制?，F(xiàn)在參見圖5來解釋器件的一種替代結(jié)構(gòu)。在這種結(jié)構(gòu)中，SET的頂柵28/52被 成形為提供ESR線52以及Si-SET頂柵28功能。兩個勢壘柵20和22保持相同，并且雜質(zhì) 位置位于附加?xùn)?0之下靠近GICL 30的位置。柵90充當(dāng)?shù)谒臇?，通過提供靜電勢來控制 電荷從雜質(zhì)44到GICL 30的隧穿。在任一情況下，都有多種不同的方法可用于讀出耦合到單獨(dú)的磷施主的SET態(tài)第一、通過測量由SET形成(其對地的電容和附加的電感器)的共振儲能電路所 反射的功率來推導(dǎo)出SET的電阻。使用這種技術(shù)，共振器的Q-因子給出限制帶寬，通常為 IOMHz0在激發(fā)幅度與SET荷電能量具有可比性時，獲得最大信噪比。結(jié)果，可以實現(xiàn)快速讀出，但對于高精度的自旋讀出，還存在對載流子功率的限制[17]。第二、SET的漏可以在室溫下連接到低噪聲的電流預(yù)放大器(I — V轉(zhuǎn)換器)。這 是一種很簡單的方法，但由于連接電纜的電容與預(yù)放大器的輸入電阻形成RC低通濾波器， 因此會強(qiáng)加噪聲帶寬的折衷。結(jié)果，性能好到低于約100 μ s，但難以測量到低于10 μ S。對這種局限性的解決方案是在低溫下接近于該器件安裝緩沖級，例如，在IK下運(yùn) 行的高電子遷移率晶體管(HEMT)可以AC耦合到預(yù)放大器。使用這種配置，測量時間可以 下降到小于1 μ s，但可能會在HEMT和SET之間有反作用以及發(fā)熱和噪聲問題[18]，[19]?？赡艿膬?yōu)選方案涉及使用低溫比較器。這利用了 SET的數(shù)字操作在其對電子遷 移的響應(yīng)中的優(yōu)勢其輸出在零和最大電導(dǎo)之間跳躍。比較器將SET電流與基準(zhǔn)值進(jìn)行比 較，以產(chǎn)生電荷，從而產(chǎn)生施主的自旋態(tài)。這種數(shù)字比較可以以兼容低溫操作的CMOS技術(shù) 建立，并且SET和比較器可以建立在同一芯片上，以消除電容問題。讀出時間可快達(dá)1ns，且 還具有額外的優(yōu)點(diǎn)讀出電路可以集成在支持量子位器件的同一硅片上[20]。可升級的QC架構(gòu)和CTAP圖4和圖5中兼容MOS的自旋量子位器件的新結(jié)構(gòu)會適用于2D可升級的基于單雜 質(zhì)的硅量子計算機(jī)架構(gòu)[4]，其中使用通過絕熱通道的相干輸運(yùn)(CTAP)來運(yùn)送電荷[16]。 圖6針對2XCTAP3結(jié)構(gòu)示出硅中邏輯柵的架構(gòu)方案，包括兩個圖4的電路60用于讀出操作。在鏈鎖末端的雜質(zhì)44處初始化量子位，量子位態(tài)的編碼92在該處執(zhí)行。然后， CTAP柵94被激發(fā)以在相互作用區(qū)域96中向內(nèi)部雜質(zhì)46運(yùn)送電荷。對于CTAP序列來說， 需要離子化的雜質(zhì)48，并一直保持離子化的雜質(zhì)48不被占據(jù)。通過增加額外的離子化雜質(zhì) 48可以加長CTAP鏈鎖(CTAP5，7，· · ·)，而不需要額外的CTAP柵94?！?J-柵” 98調(diào)節(jié)交換 相互作用，以執(zhí)行2-量子位邏輯柵。最后，另一 CTAP序列將電荷帶回鏈鎖末端，自旋態(tài)在 鏈鎖末端由SET 60通過自旋-電荷轉(zhuǎn)換方法來測量。圖7示出在具有三個相互作用區(qū)域96的升級電路中如何使用圖6的配置。組合 ESR-池-SET器件的合并也是可能的，并使得該結(jié)構(gòu)進(jìn)一步流水線化。在圖7中，局部ESR 控制和SET-池檢測被布置在不同的位置。組合ESR-池-SET的靈活性允許該結(jié)構(gòu)被進(jìn)一 步流水線化。盡管已參考具體示例描述了本發(fā)明，但應(yīng)當(dāng)理解，本發(fā)明可以以很多其它的形式 實例化，并可以結(jié)合以上沒有提到的其他特征。例如，我們于2008年2月6日提交的未決 申請中描述的技術(shù)可以用在該器件的制備中。參考文獻(xiàn)以下參考文獻(xiàn)通過引用合并于此[1]D. N. Jamieson, C. Yang, Τ. Hopf，S. Μ. Hearne, C. I. Pakes, S. Prawer, Μ. Mitic, Ε. Gauja, S. Ε. Andresen, F. Ε. Hudson, Α. S. Dzurak, and R. G. Clark, Appl, Phys. Lett. 86, 202101(2005).[2]Τ. Μ. Buehler, D. J. Reilly, R. P. Starrett, N. Α. Court, Α. R. Hamilton, Α. S. Dzurak, and R. G. Clark, J. App 1. Phys. 96,4508 (2004).[3] S. Ε. S. Andresen, R. Brenner, C. J. ffellard, C. Yang, T. Hopf, C. C. Escott, R. G. Clark, A. S. Dzurak, D. N. Jamieson, and L. C. L. Hollenberg, Nano Lett. 7,2000(2007).[4]L. C. L. Hollenberg, A. D. Greentree, A. G. Fowler, and C. J. ffellard, Phys. Rev.B 74,045311(2006).[5]A. M. Stephens, A. G. Fowler, and L. C. L. Hollenberg, Quant. Inf. Comp. 8, 330(2008).[6]L. H Willems van Beveren, H. Huebl, R. G. Clark et al, in preparation.[7] S. J. Angus, A. J. Ferguson, A. S. Dzurak, and R. G. Clark, Nano Lett. 7, 2051(2007).[8] S. J. Angus, A. J. Ferguson, A. S. Dzurak, and R. G. Clark, App 1. Phys. Lett. , in press.[9]ff. H. Huber, S. B. Martin, and N. M. Zimmerman, in the Proceedings of thelst international conference on Experimental Implementation of Quantum Computation, Rinton Press Inc. (2001).[10]H. Sellier, G. P. Lansbergen, J. Caro, S. Rogge, N. Collaert, I. Ferain, M. Jurczak, and S. Biesemans, Phys. Rev. Lett. 97，206805(2006).[11] L. E. Calvet, R. G. Wheeler, and M. A. Reed, Phys. Rev. Lett. 98, 096805(2007).[12]R. N. Ghosh and R. H. Silsbee, Phys. Rev. B 46,12508(1992).[13] J. M. Elzerman, R. Hanson, L. H. Wi 1 Iems van Beveren, B. ffitkamp, L. M. K. Vandersypen, and L. P. Kouwenhoven, Nature 430,431(2004).[14]F. H. L. Koppens, C. Buizert, K. J. Tielrooij, I. T. Vink, K. C. Nowack, T. Meunier, L. P. Kouwenhoven, and L. M. K. Vandersypen, Nature 442,776(2006).[15]C. D. Hill，L. C. L. Hollenberg, A. G. Fowler, C. J. ffellard, A. D. Greentree, and H. -S. Goan, Phys. Rev. B 72，045350 (2005) ·[16]A. D. Greentree, J. H. Cole, A. R. Hamilton, and L. C. L. Hollenberg, Phys. Rev. B 70，235317 (2004).[17] S. J. Angus, A. J. Ferguson, A. S. Dzurak, and R. G. Clark, App 1. Phys. Lett.92，112103(2008).[18] I. T. Vink, T. Nooitgedagt, R. N. Schouten, L. M. K. Vandersypen, and W. Wegscheider, App1. Phys Lett. 91，113512 (2007)·[19]C. H. Yang, T. H. Chang, M. J. Yang, and W. J. Moore, Rev. Sci. Instr. 73， 2713(2002).[20]T. M. Gurrieri, M. S. Carroll, M. P. Lilly, and J. E. Levy, DOI :10. 1109/ ΝΑΝ0. 2008. 183(8thIEEE conference on Nanotechnology)
權(quán)利要求
一種用于控制和讀出硅中單雜質(zhì)原子的電子或空穴自旋的電子器件，包括硅襯底，在所述硅襯底中有一個或多個歐姆接觸區(qū)域；絕緣區(qū)域，位于所述襯底的頂部；第一勢壘柵和第二勢壘柵，被隔開以隔離出小的電荷區(qū)域，從而形成單電子晶體管(SET)島；第三柵，與所述第一勢壘柵和所述第二勢壘柵重疊，但與所述第一勢壘柵和所述第二勢壘柵絕緣，所述第三柵能夠在所述第三柵之下的襯底中產(chǎn)生柵誘導(dǎo)電荷層(GICL)；第四柵，緊靠單雜質(zhì)原子，所述雜質(zhì)原子被封在所述襯底中所述GICL的區(qū)域之外，但足夠接近所述GICL的區(qū)域以允許在柵電勢的控制下，主要是在所述第四柵的柵電勢的控制下，所述雜質(zhì)原子與所述SET島之間的依賴于自旋的電荷隧穿；其中，第三柵或第四柵還用作用于控制所述雜質(zhì)原子的單電子或空穴的自旋的電子自旋共振(ESR)線。
2.根據(jù)權(quán)利要求1所述的用于控制和讀出硅中的單雜質(zhì)原子的電子或空穴自旋的電 子器件，其中所述第四柵除通過所述第四柵的靜電勢控制電荷的隧穿之外，還提供所述ESR線。
3.根據(jù)權(quán)利要求1所述的用于控制和讀出硅中的單雜質(zhì)原子的電子或空穴自旋的電 子器件，其中所述第三柵除在所述襯底中產(chǎn)生所述GICL之外還提供所述ESR線。
4.根據(jù)權(quán)利要求3所述的用于控制和讀出硅中的單雜質(zhì)原子的電子或空穴自旋的電 子器件，其中所述第四柵通過所述第四柵的靜電勢控制電荷的隧穿。
5.根據(jù)權(quán)利要求1所述的用于控制和讀出硅中的單雜質(zhì)原子的電子或空穴自旋的電 子器件，與其他類似器件結(jié)合，其中使用通過所述器件與其他類似器件之間的絕熱快速通 道的相干輸運(yùn)來運(yùn)送電荷。
6.一種使用根據(jù)權(quán)利要求1的電子器件的方法，包括以下步驟 對所述ESR線使用受控的微波脈沖來操控雜質(zhì)電荷的自旋； 使用所述第三柵產(chǎn)生柵誘導(dǎo)電荷層(GICL)；通過所述第四柵上的靜電勢來控制電荷從所述雜質(zhì)原子到GICL SET島的隧穿；以及 控制所述SET的操作。
7.根據(jù)權(quán)利要求6所述的方法，其中所述SET島使用所述勢壘柵來限定。
8.根據(jù)權(quán)利要求6或7所述的方法，其中所述SET的操作使用第一柵、第二柵和第三柵 來控制。
全文摘要
本發(fā)明涉及用于控制和讀出硅中的單雜質(zhì)的電子或空穴自旋。該器件包括硅襯底，在所述硅襯底中有一個或多個歐姆接觸區(qū)域。絕緣區(qū)域，位于所述襯底的頂部。第一勢壘柵和第二勢壘柵，被隔開以隔離出小的電荷區(qū)域，從而形成單電子晶體管(SET)島。第三柵，與所述第一勢壘柵和所述第二勢壘柵重疊，但與所述第一勢壘柵和所述第二勢壘柵絕緣，所述第三柵能夠在所述第三柵之下的襯底中產(chǎn)生柵誘導(dǎo)電荷層(GICL)。第四柵，緊靠單雜質(zhì)原子，所述雜質(zhì)原子被封在所述襯底中所述GICL的區(qū)域之外，但足夠接近所述GICL的區(qū)域以允許在柵電勢的控制下，主要是在所述第四柵的柵電勢的控制下，所述雜質(zhì)原子與所述SET島之間的依賴于自旋的電荷隧穿。在使用中，第三柵或第四柵還用作用于控制所述雜質(zhì)原子的單電子或空穴的自旋的電子自旋共振(ESR)線。另一方面本發(fā)明涉及一種使用該器件的方法。
文檔編號G06N99/00GK101965631SQ200980108310
公開日2011年2月2日 申請日期2009年2月11日 優(yōu)先權(quán)日2008年2月11日
發(fā)明者克里索弗·埃斯科特, 勞倫斯·亨利·威廉斯·范·貝韋雷恩, 大衛(wèi)·諾曼·賈米森, 安德里亞·莫雷洛, 安德魯·史蒂夫·德祖瑞克, 漢斯-格列戈爾·許布爾, 洛伊德·克里斯托弗·倫納德·霍倫貝格, 羅伯特·格雷厄姆·克拉克 申請人:庫克有限公司