專利名稱：處理器的動態(tài)熱響應(yīng)的確定性管理的制作方法
技術(shù)領(lǐng)域：
本公開一般涉及電子領(lǐng)域。更具體地說，本發(fā)明的一個實(shí)施例涉及處理器的動態(tài) 熱響應(yīng)的確定性管理。
背景技術(shù)：
隨著集成電路(IC)制造技術(shù)的改進(jìn)，制造者能夠?qū)㈩~外的功能性集成到單個硅 襯底上。然而，隨著這些功能性數(shù)量的增加，單個IC芯片上的組件的數(shù)量也在增加。額外 的組件會增加額外的信號切換，而這又會生成更多的熱量。額外的熱量可能會由于例如熱 膨脹而損壞IC芯片。并且，額外的熱量也會限制包含這類芯片的計(jì)算設(shè)備的使用位置和/ 或應(yīng)用。例如，便攜式計(jì)算設(shè)備可能完全依賴于電池電源。因此，當(dāng)將額外的功能性集成到 便攜式計(jì)算設(shè)備中時，降低功率消耗的需要變得越來越重要，以便例如將電池電源維持延 長的時間段。對于非便攜式計(jì)算系統(tǒng)，當(dāng)它們的IC組件使用更多的功率并且生成更多的熱 量時，也會面臨冷卻和功率生成的問題。為了改進(jìn)性能，一些處理器可能會使用“加速(turbo) ”模式。例如，加速模式可因 例如工作負(fù)荷要求而允許處理器將供給電壓和頻率增加到預(yù)定義的熱設(shè)計(jì)功率(TDP)極 限。然而，TDP極限可基于穩(wěn)態(tài)狀況設(shè)置，穩(wěn)態(tài)狀況甚至在超過TDP極限時也只是導(dǎo)致等待 時間，而不會導(dǎo)致熱緊急情況。其它加速技術(shù)可利用冷卻系統(tǒng)的動態(tài)特性。TDP極限的這些 動態(tài)特性從一個處理器到下一個處理器可能大不相同。這對于設(shè)備制造者或最終用戶來說 可能不能接受。

發(fā)明內(nèi)容
本發(fā)明涉及一種處理器，包括第一邏輯，用于確定所述處理器在第一時間段期間的功率消耗值；存儲器，用于存儲所述功率消耗值以及對應(yīng)于所述第一時間段的一個或多個熱設(shè) 計(jì)功率(TDP)值；以及第二邏輯，用于基于所述功率消耗值以及所述一個或多個TDP值確定所述處理 器的功率電平預(yù)算，其中所述功率電平預(yù)算指示所述處理器可否超過所述一個或多個TDP值。本發(fā)明涉及一種方法，包括確定處理器在第一時間段期間的功率消耗值；存儲所述功率消耗值以及對應(yīng)于所述第一時間段的一個或多個熱設(shè)計(jì)功率(TDP) 值；以及基于所述功率消耗值以及所述一個或多個TDP值確定所述處理器的功率電平預(yù) 算，其中所述功率電平預(yù)算指示所述處理器可否超過所述一個或多個TDP值。本發(fā)明涉及一種包括一個或多個指令的計(jì)算機(jī)可讀介質(zhì)，所述一個或多個指令在 處理器上執(zhí)行時將所述處理器配置成執(zhí)行一個或多個操作以便
5
確定處理器在第一時間段期間的功率消耗值；存儲所述功率消耗值以及對應(yīng)于所述第一時間段的一個或多個熱設(shè)計(jì)功率(TDP) 值；以及基于所述功率消耗值以及所述一個或多個TDP值確定所述處理器的功率電平預(yù) 算，其中所述功率電平預(yù)算指示所述處理器可否超過所述一個或多個TDP值。本發(fā)明涉及一種系統(tǒng)，包括處理器，具有多個處理器內(nèi)核；存儲器，用來存儲所述處理器在第一時間段期間的功率消耗值；以及對應(yīng)于所述第一時間段的一個或多個熱設(shè)計(jì)功率(TDP)值，其中處理器包括第一邏輯，用于確定所述功率消耗值；以及第二邏輯，用于基于所述功率消耗值以及所述一個或多個TDP值確定所述多個處 理器內(nèi)核中的一個或多個處理器內(nèi)核的功率電平預(yù)算，其中所述功率電平預(yù)算指示所述一 個或多個處理器內(nèi)核可否在緊跟在所述第一時間段之后的第二時間段期間超過所述一個 或多個TDP值；以及電壓調(diào)節(jié)器，用于為所述多個處理器內(nèi)核供電。


下文參照附圖給出詳細(xì)描述。圖中，參考數(shù)字的最左邊的數(shù)字標(biāo)識該參考數(shù)字第 一次出現(xiàn)時的圖。不同圖中使用相同的參考數(shù)字來指示類似或同樣的項(xiàng)。圖1、4和5示出可用于實(shí)現(xiàn)本文論述的各種實(shí)施例的計(jì)算系統(tǒng)的實(shí)施例的框圖。圖2示出根據(jù)本發(fā)明一個實(shí)施例的曲線圖。圖3示出根據(jù)一個實(shí)施例的方法的流程圖。
具體實(shí)施例方式在以下描述中，闡述了眾多具體細(xì)節(jié)，以便充分理解各種實(shí)施例。然而，沒有這些 具體細(xì)節(jié)也可實(shí)現(xiàn)本發(fā)明的各種實(shí)施例。在其它情況下，沒有詳細(xì)描述熟知的方法、過程、 組件和電路，以免使本發(fā)明的特定實(shí)施例晦澀難懂。此外，本發(fā)明的實(shí)施例的各個方面可利 用各種方式(例如集成半導(dǎo)體電路(“硬件”)、組織成一個或多個程序的計(jì)算機(jī)可讀指令 (“軟件”)、或硬件和軟件的某種組合)來執(zhí)行。出于本公開的目的，提到“邏輯”時應(yīng)表示 硬件、軟件或其某種組合。本文論述的一些實(shí)施例可提供對處理器的高效、確定性功率管理。在一個實(shí)施例 中，可以確定性地管理處理器的動態(tài)熱響應(yīng)。例如，如上文所論述，在一些實(shí)現(xiàn)中，可基于穩(wěn) 態(tài)來定義TDP極限，并基于例如約5秒的時間的繼動平均值(rolling average)計(jì)算TDP極 限。這種定義很適合用來描述穩(wěn)態(tài)狀況，但是對于冷卻系統(tǒng)而言可能太過保守。此外，散熱 器(它們可耦合到處理器以便單獨(dú)或與一個或多個風(fēng)扇一起提供冷卻)一般提供相對高的 熱容量，從而允許在合理長的時期(例如，比加速特征所用的短時間突發(fā)(short bursts of time)長)有較高的功率。此外，在實(shí)際的用戶工作負(fù)荷中，由于例如熱質(zhì)(thermal mass) 和熱容量，可能會有來自散熱器的顯著的動態(tài)裕量(headroom)。因此，根據(jù)一些實(shí)施例，通過允許處理器在合理的間隔以高功率(例如，高電壓和/或頻率級)運(yùn)行直到散熱器熱質(zhì) 變熱，可以從處理器挖掘出更具響應(yīng)性的行為。因此，對于最終用戶，該系統(tǒng)可對于表征典 型交互工作的短工作突發(fā)提供高性能。此外，一些實(shí)施例可以應(yīng)用于包括一個或多個處理 器(例如，具有一個或多個處理器內(nèi)核)的計(jì)算系統(tǒng)，例如參照圖1-5論述的計(jì)算系統(tǒng)。更具體地說，圖1示出根據(jù)本發(fā)明一個實(shí)施例的計(jì)算系統(tǒng)100的框圖。系統(tǒng)100可 以包括一個或多個處理器102-1到102-N (本文一般稱為“處理器102”)。處理器102可經(jīng) 由互連或總線104通信。每個處理器可包括各種組件，為了清楚起見，僅參照處理器102-1 論述其中一些組件。因此，剩余處理器102-2到102-N中的每個處理器可以包括與參照處 理器102-1論述的組件相同或類似的組件。在一個實(shí)施例中，處理器102-1可包括一個或多個處理器內(nèi)核106-1到106-M (本 文稱為“內(nèi)核106”)、高速緩存108、和/或路由器110。處理器內(nèi)核106可以在單個集成電 路(IC)芯片上實(shí)現(xiàn)。此外，該芯片可包括一個或多個共享和/或私有高速緩存(例如高速 緩存108)、總線或互連(例如總線或互連112)、圖形和/或存儲器控制器(例如參照圖4-5 論述的控制器)、或其它組件。在一個實(shí)施例中，路由器110可用于在處理器102-1和/或系統(tǒng)100的各個組件 之間通信。此外，處理器102-1可包括多于一個路由器110。而且，這些路由器110可相互 通信，以使得能夠在處理器102-1的內(nèi)部或外部的各個組件之間路由數(shù)據(jù)。高速緩存108可以存儲供處理器102-1的一個或多個組件(如內(nèi)核106)使用的 數(shù)據(jù)(例如，包括指令)。例如，高速緩存108可以本地緩存存儲在存儲器114中的數(shù)據(jù)， 以便由處理器102的組件更快速地訪問(例如，由內(nèi)核106更快速地訪問)。如圖1所示， 存儲器114可以通過互連104與處理器102通信。在一個實(shí)施例中，高速緩存108 (可被共 享)可以是中間級高速緩存(MLC)、最后一級高速緩存(LLC)等。而且，每個內(nèi)核106也可 以包括一級(Li)高速緩存(116-1)(本文一般稱為“Li高速緩存116”)或其它級高速緩存 (例如二級(L2)高速緩存)。此外，處理器102-1的各個組件可以直接、通過總線(例如總 線112)和/或存儲器控制器或集線器與高速緩存108通信。系統(tǒng)100也可包括電源120 (例如，直流(DC)電源或交流(AC)電源)，以便為系統(tǒng) 100的一個或多個組件供電。在一些實(shí)施例中，電源120可以包括一個或多個電池組。電源 120可通過電壓調(diào)節(jié)器(VR) 130耦合到系統(tǒng)100的組件。此外，盡管圖1示出一個電源120 和一個電壓調(diào)節(jié)器130，但也可使用額外的電源和/或電壓調(diào)節(jié)器。例如，每個處理器102 可具有對應(yīng)的電壓調(diào)節(jié)器和/或電源。而且，電壓調(diào)節(jié)器130可經(jīng)由單個電源層(例如，為 所有內(nèi)核106供電)或多個電源層(例如，其中每個電源層可為不同內(nèi)核或不同組的內(nèi)核 供電)耦合到處理器102。另外，盡管圖1將電源120和電壓調(diào)節(jié)器130作為單獨(dú)組件示出，但電源120和電 壓調(diào)節(jié)器130也可以并入系統(tǒng)100的其它組件中。例如，所有或部分VR 130可以并入電源 120和/或處理器102中。如圖1所示，處理器102還可包括用于控制對處理器102的組件(例如，內(nèi)核106) 的供電的功率控制邏輯140。邏輯140可訪問本文所論述的一個或多個存儲設(shè)備(例如，系 統(tǒng)100中的高速緩存108、L1高速緩存116、存儲器114或另一存儲器)，其中這一個或多個 存儲設(shè)備用于存儲與邏輯140的操作相關(guān)的信息，例如與這里所論述的系統(tǒng)100的各個組件通信的信息。如圖所示，邏輯140可耦合到VR 130和/或系統(tǒng)100的其它組件，例如內(nèi) 核106和/或電源120。例如，邏輯140可經(jīng)耦合以接收指示一個或多個傳感器150的狀態(tài) 的信息(例如，以一個或多個位或信號的形式)(其中傳感器150可緊鄰系統(tǒng)100 (或本文 所論述的其它計(jì)算系統(tǒng)，例如參照包括例如圖4和圖5在內(nèi)的其它圖論述的計(jì)算系統(tǒng))的 組件(例如，內(nèi)核106、互連104或112等)設(shè)置，以便感測影響系統(tǒng)的功率/熱行為的各種 因素的變化，這些因素可以是例如溫度、工作頻率、工作電壓、功率消耗、內(nèi)核之間的通信活 動等)；和/或接收來自功率集成邏輯145的信息(例如，它可指示系統(tǒng)100的各個組件的 操作狀態(tài)，例如對應(yīng)于內(nèi)核106的體系結(jié)構(gòu)事件和功率估計(jì)，它可通過內(nèi)核106直接或經(jīng)由 互連112提供給邏輯145)。在一個實(shí)施例中，可以采用考慮泄露功率相對于有效功率的方 式來感測變化。邏輯140可命令VR 130、電源120和/或系統(tǒng)100的各個組件(例如內(nèi)核 106)改變它們的操作。例如，邏輯140可指示VR 130和/或電源120調(diào)整它們的輸出。在 一些實(shí)施例中，邏輯140可以請求內(nèi)核106改變它們的工作頻率、功率消耗等。盡管將組件 140、145和150示為包含在處理器102-1中，但這些組件也可設(shè)置在系統(tǒng)100的其它地方。 例如，功率控制邏輯140可以設(shè)置在VR 130中，設(shè)置在電源120中，直接耦合到互連104，設(shè) 置在其中一個或多個(或所有)處理器102中，等等。如圖1所示，系統(tǒng)100可以包括功率測量邏輯160，它可設(shè)置在處理器內(nèi)部或如 圖所示設(shè)置在處理器102外部。在一個實(shí)施例中，邏輯160可以測量其中一個或多個內(nèi)核 106 (或者更一般為處理器102)的實(shí)際功率消耗電平(例如，基于電流測量)。在一些實(shí)施 例中，通過功率測量邏輯160進(jìn)行的測量可以通過執(zhí)行軟件或固件來執(zhí)行。在另一實(shí)施例 中，功率測量邏輯160可以跟蹤處理器的體系結(jié)構(gòu)活動或狀態(tài)(例如，除了實(shí)際測量外或取 代實(shí)際測量，預(yù)測值)。在一個實(shí)施例中，邏輯160可以耦合到VR 130和/或電源120以測 量處理器102的實(shí)際電流或功率消耗。在一個實(shí)施例中，邏輯140和/或內(nèi)核106中的邏輯可以基于TDP值和在熱顯著時 間間隔期間的實(shí)際功率電平來確定功率電平預(yù)算(例如，對于其中一個或多個內(nèi)核106或 者更一般為處理器102)。如本文所論述，“熱顯著時間間隔(thermally significant time interval) ”一般是指散熱器熱響應(yīng)時間間隔，在一些實(shí)施例中，它大約為許多秒。例如，邏 輯140和/或內(nèi)核106中的邏輯(沒有示出)可以執(zhí)行功率計(jì)算功能(在一個實(shí)施例中， 作為固件實(shí)現(xiàn))，以便在熱顯著時間間隔期間跟蹤功率電平(例如，在一個實(shí)施例中，以十 分之一毫秒的速率進(jìn)行采樣)，例如，其中可通過計(jì)時器170來確定間隔。例如，計(jì)時器170 可以生成指示何時對功率電平進(jìn)行采樣的信號。在一個實(shí)施例中，功率控制邏輯140和/或內(nèi)核106中的邏輯可以將功率預(yù)算定 義為Budget (約束條件為Budget >= 0)
Budget jyx(TDP(X)-P(x))dx>.0⑴ 其中Budget指在超過預(yù)定義TDP的其中一個或多個處理器內(nèi)核106 (或更一般為 處理器102)的加速時機(jī)時期期間可達(dá)到的功率電平，α指指示時間響應(yīng)行為的常量，χ指 在熱顯著時間間隔t(例如，在一個實(shí)施例中，為十分之一毫秒)期間的采樣點(diǎn)，t指以秒來 度量的熱顯著時間，P(x)指在采樣點(diǎn)χ處的實(shí)際功率消耗電平(例如，由邏輯160確定)， 并且TDP (χ)指對采樣點(diǎn)χ定義的TDP (例如，它可存儲在處理器102的存儲設(shè)備中)。
更具體地說，在由該方程表示的熱模型下，以上計(jì)算的輸出可對應(yīng)于處理器結(jié)溫 (Tj)的預(yù)測，在一些實(shí)施例中，該方程包括散熱器質(zhì)量(heat sink mass)和導(dǎo)熱率以及在 零件規(guī)范中定義的標(biāo)準(zhǔn)環(huán)境溫度。由于可在標(biāo)準(zhǔn)環(huán)境條件下根據(jù)例如最壞情況零件規(guī)范執(zhí) 行計(jì)算，所以它預(yù)測的是整個群體的最壞情況溫度。功率控制邏輯140可基于計(jì)算調(diào)用功 率管理動作，例如動態(tài)電壓和/或頻率縮放(例如，通過命令VR 130、電源120、和/或內(nèi)核 106)，以使處理器102適應(yīng)必需的熱規(guī)范。圖2中根據(jù)一個實(shí)施例示出根據(jù)以上公式(1)預(yù)測的溫度Tj (有三角形標(biāo)記的 線)和由于計(jì)算而生成的功率狀態(tài)(有正方形標(biāo)記的線)的一個實(shí)例。注意，在空載功率 (例如，示為在37W TDP以下的累積裕量)一定時間之后，處理器可先以高功率運(yùn)行一段時 間(例如，圖2中示為加速時機(jī))，然后才需要將功率降低回到穩(wěn)態(tài)電平(例如，所示實(shí)例中 的37W)。所計(jì)算的Tj可能不能完全利用潛在的熱裕量。但是，它提供確定性的行為，例如 每個零件都將類似地加速，而與諸如環(huán)境溫度、熱機(jī)械變化和/或零件_零件間變化(part to part variance) W因此，在一個實(shí)施例中，可用的熱裕量可用來以使得降低或甚至消除產(chǎn)品-產(chǎn)品 間變化的確定性方式挖掘(extract)性能潛能。例如，在一個實(shí)施例中，輕薄型筆記本可通 過運(yùn)用本文論述的技術(shù)而在大約90秒的時期多運(yùn)行4個二進(jìn)制文件(bin)。由此，一些實(shí)施 例可顯著改進(jìn)用戶察覺到的性能，同時減輕設(shè)備制造者對產(chǎn)品的一致性行為的關(guān)注。并且， 人們對計(jì)算機(jī)的使用也可通過在數(shù)據(jù)輸入、讀取、思考等中間存在暫停間隔的短計(jì)算周期 突發(fā)來表征。在一個實(shí)施例中，在計(jì)算突發(fā)時期期間，可實(shí)現(xiàn)比非動態(tài)行為高37%的性能。 而這又可降低或消除對于作為非確定性行為的動態(tài)性能的關(guān)鍵限制項(xiàng)(key gatingitem) 之一。并且，應(yīng)理解，可執(zhí)行其它計(jì)算以實(shí)現(xiàn)類似的功能性?；蛘?，可以用EWMA(指數(shù)加權(quán) 移動平均)低通濾波器來代替以上方程。在功率狀態(tài)中使用時間間隔也是可能的。圖3示出用于以確定性的方式管理處理器的動態(tài)熱響應(yīng)的方法300的一個實(shí)施例 的流程圖。在一個實(shí)施例中，可利用參照圖1-2和圖4-5論述的各種組件來執(zhí)行參照圖3 論述的其中一個或多個操作。參照圖1-3，在操作301，可確定是否發(fā)生了采樣觸發(fā)(例如，由計(jì)時器170生成)。 如果有發(fā)生，則在操作302，可確定處理器(例如，處理器102或它的一個或多個內(nèi)核106) 在第一時間段期間(例如，在例如如圖2所示以及上文參照公式(1)所論述的裕量時期期 間)的實(shí)際功率消耗值。在操作304，可將操作302的值存儲在存儲器(例如，參照圖1和 圖4-5論述的存儲器)中。在一個實(shí)施例中，也可將對應(yīng)于第一時間段的一個(或多個) TDP存儲在存儲器中。在操作306，可基于實(shí)際功率消耗值和一個或多個TDP值(例如，上文參照公式 (1)和圖1-2所論述的TDP值)確定處理器(或它的一個或多個內(nèi)核)的功率電平預(yù)算 (power level budget)。在一個實(shí)施例中，功率電平預(yù)算可指示處理器(或它的一個或多 個內(nèi)核)可否在第二時間段(它可緊跟在第一時間段之后，例如參照圖2所論述的、緊跟在 累積裕量時期之后的加速時機(jī))期間超過這一個或多個TDP值。在一個實(shí)施例中，可在運(yùn) 行時間期間(例如，在任何時間)加載一個或多個TDP值。圖4示出根據(jù)本發(fā)明一個實(shí)施例的計(jì)算系統(tǒng)400的框圖。計(jì)算系統(tǒng)400可包括 一個或多個中央處理單元(CPU)或處理器402-1到402-P(本文中可將它們稱為“處理器402”)。處理器402可經(jīng)由互連網(wǎng)絡(luò)(或總線)404通信。處理器402可包括通用處理器、 網(wǎng)絡(luò)處理器(處理通過計(jì)算機(jī)網(wǎng)絡(luò)403通信的數(shù)據(jù))、或其它類型的處理器(包括精簡指令 集計(jì)算機(jī)(RISC)處理器或復(fù)雜指令集計(jì)算機(jī)(CISC))。此外，處理器402可具有單個或多 個內(nèi)核設(shè)計(jì)。有多個內(nèi)核設(shè)計(jì)的處理器402可以在同一個集成電路(IC)管芯上集成不同 類型的處理器內(nèi)核。并且，有多個內(nèi)核設(shè)計(jì)的處理器402也可作為對稱或非對稱多處理器 來實(shí)現(xiàn)。在一個實(shí)施例中，其中一個或多個處理器402可以與圖1中的處理器102相同或 類似。在一些實(shí)施例中，其中一個或多個處理器402可包括圖1中的內(nèi)核106、邏輯140、邏 輯145、邏輯160、計(jì)時器170、傳感器150中的一個或多個。并且，參照圖1_3論述的操作也 可由系統(tǒng)400的一個或多個組件來執(zhí)行。例如，電壓調(diào)節(jié)器(例如，圖1的VR 130)可以在 邏輯140的方向調(diào)整提供給圖4中的一個或多個組件的電壓。芯片組406也可與互連網(wǎng)絡(luò)404通信。芯片組406可包括圖形和存儲器控制集線 器(GMCH)408。GMCH 408可包括與存儲器412通信的存儲器控制器410。存儲器412可存 儲包括由處理器402或在計(jì)算系統(tǒng)400中所包含的任何其它設(shè)備執(zhí)行的指令序列在內(nèi)的數(shù) 據(jù)。在本發(fā)明的一個實(shí)施例中，存儲器412可包括一個或多個易失性存儲(或存儲器)設(shè) 備，例如隨機(jī)存取存儲器(RAM)、動態(tài)RAM(DRAM)、同步DRAM (SDRAM)、靜態(tài)RAM(SRAM)、或其 它類型的存儲設(shè)備。也可利用諸如硬盤的非易失性存儲器。諸如多個CPU和/或多個系統(tǒng) 存儲器的額外設(shè)備可以通過互連網(wǎng)絡(luò)404通信。GMCH 408也可包括與圖形加速器416通信的圖形接口 414。在本發(fā)明的一個實(shí)施 例中，圖形接口 414可通過加速圖形端口(AGP)與圖形加速器416通信。在本發(fā)明的一個 實(shí)施例中，顯示器(例如，平板顯示器、陰極射線管(CRT)、投影屏幕等)可以通過例如信號 轉(zhuǎn)換器與圖形接口 414通信，其中信號轉(zhuǎn)換器將存儲在諸如視頻存儲器或系統(tǒng)存儲器的存 儲設(shè)備中的圖像的數(shù)字表示轉(zhuǎn)化成由顯示器解譯和顯示的顯示信號。由顯示設(shè)備產(chǎn)生的顯 示信號可在由顯示器解譯且隨后顯示在顯示器上之前通過各種控制設(shè)備。集線器接口 418可允許GMCH 408和輸入/輸出控制集線器(ICH) 420通信。ICH 420可提供到與計(jì)算系統(tǒng)400通信的I/O設(shè)備的接口。ICH 420可通過外圍橋(或控制 器)424與總線422通信，其中外圍橋可以是例如外圍組件互連(PCI)橋、通用串行總線 (USB)控制器、或其它類型的外圍橋或控制器。橋424可在處理器402和外圍設(shè)備之間提供 數(shù)據(jù)通道。也可利用其它類型的拓?fù)洹２⑶?，多個總線也可通過例如多個橋或控制器與ICH 420通信。此外，在本發(fā)明的各種實(shí)施例中，與ICH 420通信的其它外圍設(shè)備可包括集成驅(qū) 動電子設(shè)備(IDE)或小型計(jì)算機(jī)系統(tǒng)接口(SCSI)硬盤驅(qū)動器、USB端口、鍵盤、鼠標(biāo)、并行 端口、串行端口、軟盤驅(qū)動器、數(shù)字輸出支持(例如，數(shù)字視頻接口(DVI))、或其它設(shè)備?？偩€422可與音頻設(shè)備426、一個或多個磁盤驅(qū)動器428、以及一個或多個網(wǎng)絡(luò)接 口設(shè)備430 (其與計(jì)算機(jī)網(wǎng)絡(luò)403通信)通信。其它設(shè)備可經(jīng)由總線422進(jìn)行通信。并且， 在本發(fā)明的一些實(shí)施例中，各種組件(例如，網(wǎng)絡(luò)接口設(shè)備430)也可與GMCH 408通信。另 外，處理器402和GMCH 408可以組合在一起以形成單個芯片。此外，在本發(fā)明的其它實(shí)施 例中，圖形加速器416可包含在GMCH 408中。此外，計(jì)算系統(tǒng)400可包括易失性和/或非易失性存儲器(或存儲設(shè)備)。例 如，非易失性存儲器可包括以下設(shè)備中的一種或多種設(shè)備只讀存儲器(ROM)、可編程 ROM(PROM)、可擦除PROM(EPROM)、電EPROM(EEPROM)、磁盤驅(qū)動器(例如428)、軟盤、致密
10盤ROM(CD-ROM)、數(shù)字通用盤(DVD)、閃速存儲器、磁光盤、或其它類型的能夠存儲電子數(shù)據(jù) (例如，包括指令)的非易失性機(jī)器可讀介質(zhì)。在一個實(shí)施例中，系統(tǒng)400的組件可按點(diǎn)對 點(diǎn)(PtP)配置布置。例如，處理器、存儲器、和/或輸入/輸出設(shè)備可通過多個點(diǎn)對點(diǎn)接口 互連。圖5示出根據(jù)本發(fā)明一個實(shí)施例按照點(diǎn)對點(diǎn)(PtP)配置布置的計(jì)算系統(tǒng)500。具 體來說，圖5示出其中處理器、存儲器、和輸入/輸出設(shè)備通過多個多點(diǎn)對點(diǎn)接口互連的系 統(tǒng)。參照圖1-4論述的操作可由系統(tǒng)500的一個或多個組件來執(zhí)行。例如，電壓調(diào)節(jié)器(例 如，圖1中的VR 130)可調(diào)整提供給圖5中的一個或多個組件的電壓。如圖5所示，系統(tǒng)500可包括若干處理器，為了清楚起見，只示出其中兩個處理器 502和504。處理器502和504均可包括本地存儲器控制器集線器(MCH) 506和508以使 得能夠與存儲器510和512通信。存儲器510和/或512可存儲各種數(shù)據(jù)，例如參照圖4 中的存儲器412論述的數(shù)據(jù)。并且，處理器502和504還可包括圖1中的內(nèi)核106、邏輯 140/145/160、計(jì)時器170、和/或傳感器150中的一個或多個。在一個實(shí)施例中，處理器502和504可以是參照圖4論述的處理器402之一。處理 器502和504可分別利用點(diǎn)對點(diǎn)(PtP)接口電路516和518通過PtP接口 514交換數(shù)據(jù)。 并且，處理器502和504均可利用點(diǎn)對點(diǎn)接口電路526、528、530和532經(jīng)由各自的PtP接 口 522和524與芯片組520交換數(shù)據(jù)。芯片組520還可利用例如PtP接口電路537經(jīng)由高 性能圖形接口 536與高性能圖形電路534交換數(shù)據(jù)。在至少一個實(shí)施例中，參照圖1-4論述的一個或多個操作可以由處理器502或504 和/或系統(tǒng)500的其它組件(例如，通過總線540通信的那些組件)來執(zhí)行。但是，本發(fā)明 的其它實(shí)施例可以存在于圖5的系統(tǒng)500的其它電路、邏輯單元、或設(shè)備中。此外，本發(fā)明 的一些實(shí)施例可分布在如圖5所示的若干電路、邏輯單元、或設(shè)備中。芯片組520可利用PtP接口電路541與總線540通信。總線540可具有一個或多 個與其通信的設(shè)備，例如總線橋542和I/O設(shè)備543。通過總線544，總線橋542可與其它 設(shè)備通信，例如鍵盤/鼠標(biāo)545、通信設(shè)備546 (例如，調(diào)制解調(diào)器、網(wǎng)絡(luò)接口設(shè)備、或可與計(jì) 算機(jī)網(wǎng)絡(luò)403通信的其它通信設(shè)備)、音頻I/O設(shè)備、和/或數(shù)據(jù)存儲設(shè)備548。數(shù)據(jù)存儲 設(shè)備548可存儲由處理器502和/或504執(zhí)行的代碼549。在本發(fā)明的各種實(shí)施例中，本文參照例如圖1-5論述的操作可以作為硬件(例如， 邏輯電路)、軟件、固件、或其組合來實(shí)現(xiàn)，它們可以作為計(jì)算機(jī)程序產(chǎn)品來提供，例如包括 存儲有用于將計(jì)算機(jī)編程以執(zhí)行本文論述的過程的指令(或軟件過程)的機(jī)器可讀或計(jì)算 機(jī)可讀介質(zhì)。機(jī)器可讀介質(zhì)可包括存儲設(shè)備，例如關(guān)于圖1-5論述的存儲設(shè)備。此外，這樣的計(jì)算機(jī)可讀介質(zhì)可作為計(jì)算機(jī)程序產(chǎn)品下載，其中可經(jīng)由通信鏈路 (例如，總線、調(diào)制解調(diào)器、或網(wǎng)絡(luò)連接)通過在載波或其它傳播介質(zhì)中提供的數(shù)據(jù)信號將 程序從遠(yuǎn)程計(jì)算機(jī)(例如，服務(wù)器)傳送到請求的計(jì)算機(jī)(例如，客戶端)。本說明書中提到“一個實(shí)施例”或“實(shí)施例”時表示，結(jié)合該實(shí)施例描述的特定特 征、結(jié)構(gòu)、和/或特性可以包含在至少一個實(shí)現(xiàn)中。本說明書中不同地方出現(xiàn)短語“在一個 實(shí)施例中”中時可以是或不是指同一個實(shí)施例。并且，在本描述和權(quán)利要求中，可以使用術(shù)語“耦合”和“連接”以及它們的派生 詞。在本發(fā)明的一些實(shí)施例中，“連接”可用來指示兩個或兩個以上元件相互直接物理或電
11接觸?！榜詈稀笨梢员硎緝蓚€或兩個以上元件直接物理或電接觸。然而，“耦合”也可以表示 兩個或兩個以上元件彼此不直接接觸，但是仍可相互協(xié)作或交互。 因此，盡管以結(jié)構(gòu)特征和/或方法動作特有的語言描述了本發(fā)明的實(shí)施例，但應(yīng) 理解，要求權(quán)利的主題不限于所描述的特定特征或動作。確切地說，這些特定特征和動作是 作為實(shí)現(xiàn)要求權(quán)利的主題的樣本形式而公開的。
權(quán)利要求
一種處理器，包括第一邏輯，用于確定所述處理器在第一時間段期間的功率消耗值；存儲器，用于存儲所述功率消耗值以及對應(yīng)于所述第一時間段的一個或多個熱設(shè)計(jì)功率(TDP)值；以及第二邏輯，用于基于所述功率消耗值以及所述一個或多個TDP值確定所述處理器的功率電平預(yù)算，其中所述功率電平預(yù)算指示所述處理器可否超過所述一個或多個TDP值。
2.如權(quán)利要求1所述的處理器，其中所述一個或多個TDP值在運(yùn)行時間期間加載。
3.如權(quán)利要求1所述的處理器，還包括用于生成指示采樣速率的信號的計(jì)時器，其中 所述第一邏輯以所述采樣速率確定所述功率消耗值。
4.如權(quán)利要求1所述的處理器，其中所述功率電平預(yù)算指示所述處理器可否在第二時 間段期間超過所述一個或多個TDP值。
5.如權(quán)利要求4所述的處理器，其中所述第二時間段緊跟在所述第一時間段之后。
6.6如權(quán)利要求1所述的處理器，還包括多個內(nèi)核，其中所述內(nèi)核中的至少一個內(nèi)核包 括所述第二邏輯。
7.如權(quán)利要求6所述的處理器，其中所述第二邏輯確定所述多個內(nèi)核中的多于一個內(nèi) 核的功率電平預(yù)算。
8.如權(quán)利要求6所述的處理器，其中所述第二邏輯確定所述多個內(nèi)核的功率消耗總和 的功率電平預(yù)算。
9.如權(quán)利要求6所述的處理器，還包括第三邏輯，用于基于所述功率電平預(yù)算而改變 提供給所述多個內(nèi)核中的至少一個內(nèi)核的電壓電平和/或所述多個內(nèi)核中的至少一個內(nèi) 核的工作頻率。
10.如權(quán)利要求1所述的處理器，還包括一個或多個傳感器，用于檢測對應(yīng)于所述處理 器的組件的以下參數(shù)中的一個或多個參數(shù)的變化溫度、工作頻率、工作電壓、以及功率消^^ O
11.如權(quán)利要求1所述的處理器，還包括第三邏輯，用于基于所述功率電平預(yù)算而改變 提供給所述處理器的電壓電平和/或所述處理器的工作頻率。
12.如權(quán)利要求1所述的處理器，其中電壓調(diào)節(jié)器為所述處理器供電。
13.如權(quán)利要求1所述的處理器，其中所述第二邏輯、所述第一邏輯、以及所述存儲器 在單個集成電路上。
14.一種方法，包括確定處理器在第一時間段期間的功率消耗值；存儲所述功率消耗值以及對應(yīng)于所述第一時間段的一個或多個熱設(shè)計(jì)功率(TDP)值;以及基于所述功率消耗值以及所述一個或多個TDP值確定所述處理器的功率電平預(yù)算，其 中所述功率電平預(yù)算指示所述處理器可否超過所述一個或多個TDP值。
15.如權(quán)利要求14所述的方法，還包括基于所述功率電平預(yù)算來改變提供給所述處 理器的電壓電平和/或所述處理器的工作頻率，其中所述功率電平預(yù)算指示所述處理器可 否在第二時間段期間超過所述一個或多個TDP值。
16.如權(quán)利要求14所述的方法，還包括檢測對應(yīng)于所述處理器的組件的以下參數(shù)中的一個或多個參數(shù)的變化溫度、工作頻率、工作電壓、以及功率消耗。
17.如權(quán)利要求14所述的方法，還包括確定所述處理器的多于一個內(nèi)核的功率電平預(yù)算。
18.如權(quán)利要求14所述的方法，還包括生成指示采樣速率的信號，其中確定所述功率 消耗值以所述采樣速率來執(zhí)行。
19.一種包括一個或多個指令的計(jì)算機(jī)可讀介質(zhì)，所述一個或多個指令在處理器上執(zhí) 行時將所述處理器配置成執(zhí)行一個或多個操作以便 確定處理器在第一時間段期間的功率消耗值；存儲所述功率消耗值以及對應(yīng)于所述第一時間段的一個或多個熱設(shè)計(jì)功率(TDP)值;以及基于所述功率消耗值以及所述一個或多個TDP值確定所述處理器的功率電平預(yù)算，其 中所述功率電平預(yù)算指示所述處理器可否超過所述一個或多個TDP值。
20.如權(quán)利要求19所述的計(jì)算機(jī)可讀介質(zhì)，還包括一個或多個指令，所述一個或多個 指令在處理器上執(zhí)行時將所述處理器配置成執(zhí)行一個或多個操作以便基于所述功率電平 預(yù)算而改變提供給所述處理器的電壓電平和/或所述處理器的工作頻率，其中所述功率電 平預(yù)算指示所述處理器可否在第二時間段期間超過所述一個或多個TDP值。
21.如權(quán)利要求19所述的計(jì)算機(jī)可讀介質(zhì)，還包括一個或多個指令，所述一個或多個 指令在處理器上執(zhí)行時將所述處理器配置成執(zhí)行一個或多個操作以便檢測對應(yīng)于所述處 理器的組件的以下參數(shù)中的一個或多個參數(shù)的變化溫度、工作頻率、工作電壓、以及功率 消耗。
22.如權(quán)利要求19所述的計(jì)算機(jī)可讀介質(zhì)，還包括一個或多個指令，所述一個或多個 指令在處理器上執(zhí)行時將所述處理器配置成執(zhí)行一個或多個操作以便確定所述處理器的 多于一個內(nèi)核的功率電平預(yù)算。
23.如權(quán)利要求19所述的計(jì)算機(jī)可讀介質(zhì)，還包括一個或多個指令，所述一個或多個 指令在處理器上執(zhí)行時將所述處理器配置成執(zhí)行一個或多個操作以便生成指示采樣速率 的信號，其中確定所述功率消耗值以所述采樣速率來執(zhí)行。
24.一種系統(tǒng)，包括處理器，具有多個處理器內(nèi)核； 存儲器，用來存儲所述處理器在第一時間段期間的功率消耗值；以及對應(yīng)于所述第一時間段的一個或多個熱設(shè)計(jì)功率(TDP)值，其中處理器包括 第一邏輯，用于確定所述功率消耗值；以及第二邏輯，用于基于所述功率消耗值以及所述一個或多個TDP值確定所述多個處理器 內(nèi)核中的一個或多個處理器內(nèi)核的功率電平預(yù)算，其中所述功率電平預(yù)算指示所述一個或 多個處理器內(nèi)核可否在緊跟在所述第一時間段之后的第二時間段期間超過所述一個或多 個TDP值；以及電壓調(diào)節(jié)器，用于為所述多個處理器內(nèi)核供電。
25.如權(quán)利要求24所述的系統(tǒng)，還包括用于生成指示采樣速率的信號的計(jì)時器，其中 所述第一邏輯以所述采樣速率確定所述功率消耗值。3
26.如權(quán)利要求24所述的系統(tǒng)，還包括第三邏輯，用于基于所述功率電平預(yù)算改變提 供給所述多個內(nèi)核中的至少一個內(nèi)核的電壓電平和/或所述多個內(nèi)核中的至少一個內(nèi)核 的工作頻率。
27.如權(quán)利要求24所述的系統(tǒng)，還包括經(jīng)由所述電壓調(diào)節(jié)器耦合到所述處理器的電源。
28.如權(quán)利要求24所述的系統(tǒng)，還包括耦合在所述第二邏輯和所述第一邏輯之間的第三邏輯。
29.如權(quán)利要求24所述的系統(tǒng)，還包括一個或多個傳感器，用于檢測對應(yīng)于所述多個 處理器內(nèi)核中的一個或多個處理器內(nèi)核的以下參數(shù)中的一個或多個參數(shù)的變化溫度、工 作頻率、工作電壓、以及功率消耗。
30.如權(quán)利要求24所述的系統(tǒng)，還包括音頻設(shè)備。
全文摘要
本發(fā)明描述關(guān)于處理器的動態(tài)熱響應(yīng)的確定性管理的方法和裝置。在一個實(shí)施例中，可以利用可用的熱裕量來以使得例如降低或甚至消除產(chǎn)品-產(chǎn)品間變化的確定性方式挖掘性能潛能。還公開其它實(shí)施例并要求其它實(shí)施例的權(quán)利。
文檔編號G06F1/20GK101901033SQ20091024687
公開日2010年12月1日 申請日期2009年10月31日 優(yōu)先權(quán)日2008年10月31日
發(fā)明者D·拉萬, E·羅滕, L·芬克爾施泰因 申請人:英特爾公司