專利名稱：：數(shù)據(jù)儲存系統(tǒng)與方法
技術(shù)領(lǐng)域：
：本發(fā)明有關(guān)于數(shù)據(jù)儲存系統(tǒng)與方法，特別應用于具有拷貝回存(copyback)操作的存儲器。
背景技術(shù)：
：除了盤式硬盤、光盤等，現(xiàn)今已發(fā)展出其他數(shù)據(jù)儲存技術(shù)。以固態(tài)式硬盤(SolidStateDisc,SSD)為例，其中利用NANDFlash(與非門快閃存儲器)作為儲存單元，以取代傳統(tǒng)的盤式硬盤。此外，攜帶式電子裝置，例如市面上常見的mp3隨身聽等，亦常使用與非門快閃存儲器來儲存數(shù)據(jù)。與非門快閃存儲器具有一拷貝回存(copyback)操作，也可以稱為內(nèi)部拷貝操作(InternalCopy)。圖1以方塊解一與非門快閃存儲器的架構(gòu)，并示意其中一種拷貝回存操作。如圖所示，與非門快閃存儲器100具有多個區(qū)塊(blocks,編號為block。、bloc、、…、block》以及一緩沖器102。區(qū)塊為block。、…、bloc、提供物理空間以儲存數(shù)據(jù)，各自還可劃分為多個頁(pages);例如，區(qū)塊為block。包括多個頁page(0，0)、page(O，1)…，區(qū)塊block!包括多個頁page(1，0)、page(1，1)…，區(qū)塊blockn包括多個頁page(n，0)、page(n，1)…。于讀/寫操作中，主機端(host)程序(program)所使用的地址信息稱為"邏輯地址"，需先經(jīng)映射表(mappingtable)轉(zhuǎn)換為"物理地址"才能對應至與非門快閃存儲器100上的物理空間(上述區(qū)塊或頁或更小的儲存單位)。緩沖器102則是設計來供拷貝回存操作使用。—邏輯地址中的數(shù)據(jù)可能自與非門快閃存儲器IOO的一物理空間搬移至另一物理空間，其一操作即拷貝回存操作?？截惢卮娌僮饔卸喾N型式，例如，執(zhí)行垃圾收集(garbagecollection)釋放儲存空間時，通常會大量運用到拷貝回存操作。垃圾收集通常以"區(qū)塊"作為空間釋放的單位。以釋放圖1區(qū)塊blodq為例，需先將區(qū)塊bloc、內(nèi)有效數(shù)據(jù)(validdata)拷貝至另一區(qū)塊，如區(qū)塊blockn，方能將區(qū)塊bloc、的儲存空間釋放并將其標示為可用空間；其中，搬移有效數(shù)據(jù)的技術(shù)即拷貝回存操作的一種型式。以拷貝一頁page(l，O)至另一頁page(n，l)為例，拷貝回存操作首先把頁page(1，0)所儲存的數(shù)據(jù)送至緩沖器102，再由緩沖器102傳遞至頁page(n，1);整個數(shù)據(jù)傳送過程限制于與非門快閃存儲器100內(nèi)部，外界不得窺。除了圖1所示的技術(shù)，拷貝回存操作另有一種型式——于"頁"內(nèi)搬移數(shù)據(jù)。此型式的拷貝回存操作將數(shù)據(jù)從一頁的一區(qū)域讀到該頁內(nèi)部的緩沖器，再由該緩沖器搬移到該頁的另一區(qū)域；其數(shù)據(jù)傳送過程同樣也是限制在與非門快閃存儲器內(nèi)部。由于拷貝回存操作的數(shù)據(jù)傳送過程限制于與非門快閃存儲器內(nèi)部，其間若發(fā)生拷貝錯誤也無法得知。更甚者，拷貝錯誤會累積至無法校正的程度。
發(fā)明內(nèi)容本發(fā)明提供一種數(shù)據(jù)儲存系統(tǒng)以及方法。本發(fā)明所揭露的數(shù)據(jù)儲存系統(tǒng)，包括一第一存儲器、一控制器、一計次模塊以及一校錯模塊。第一存儲器具有一拷貝回存操作?？刂破髫撠煂⒌谝淮鎯ζ黢罱佑嫶文K以及校錯模塊。計次模塊負責對第一存儲器的多個邏輯地址的拷貝回存操作進行一計次操作，且據(jù)以判斷上述邏輯地址是否滿足一校錯條件。校錯模塊負責接收自第一存儲器讀出的滿足校錯條件的邏輯地址中的數(shù)據(jù)，并對滿足校錯條件的邏輯地址中的數(shù)據(jù)進行校錯。本發(fā)明所揭露的數(shù)據(jù)儲存方法應用于具有一拷貝回存操作的一第一存儲器上。該數(shù)據(jù)儲存方法包括對第一存儲器的多個邏輯地址的拷貝回存操作進行一計次操作，且據(jù)以判斷上述邏輯地址是否滿足一校錯條件；以及接收自第一存儲器讀出的滿足校錯條件的邏輯地址中的數(shù)據(jù)，并對滿足該校錯條件的邏輯地址中的數(shù)據(jù)進行校錯，以訂正該第一存儲器。本發(fā)明可對拷貝回存操作的數(shù)據(jù)進行校錯，從而避免拷貝錯誤，尤其是多次拷貝回存操作可能造成的累計錯誤。圖1以方塊解一與非門快閃存儲器的架構(gòu)，并示意其中一種拷貝回存操作；圖2圖解本發(fā)明數(shù)據(jù)儲存系統(tǒng)的一種實施方式；圖3以表格顯示本發(fā)明計次操作的結(jié)果，可暫存于本發(fā)明第二存儲器210中；圖4A與圖4B圖解待校錯數(shù)據(jù)的多種來源；圖5A與圖5B以流程解本發(fā)明數(shù)據(jù)儲存方法的多種實施方式。具體實施例方式本發(fā)明還有許多實施方式。以下舉例說明。圖2圖解本發(fā)明數(shù)據(jù)儲存系統(tǒng)的一種實施方式，其中包括一第一存儲器202、一控制器204、一計次模塊206、一校錯模塊208與一第二存儲器210。第一存儲器202可施行拷貝回存(copyback)操作，且其物理儲存空間動態(tài)地配置給多個邏輯地址(主機端程序所使用的地址信息)使用。在一種實施方式中，第一存儲器202可以一與非門快閃存儲器(NANDFlash)實現(xiàn)?？刂破?04將第一存儲器202耦接計次模塊206、校錯模塊208以及第二存儲器210。計次模塊206對第一存儲器202所對應的各邏輯地址的拷貝回存操作進行一計次操作，且根據(jù)該計次操作的結(jié)果判斷上述邏輯地址是否滿足一校錯條件。校錯模塊208負責接收自第一存儲器202讀出的滿足該校錯條件的邏輯地址中的數(shù)據(jù)，對滿足該校錯條件的邏輯地址中的數(shù)據(jù)進行校錯，以訂正該第一存儲器202。第二存儲器210則用于暫存該計次模塊206上述計次操作的結(jié)果，可由動態(tài)隨機存取存儲器(DRAM)實現(xiàn)。上述計次操作用來反映各邏輯地址發(fā)生拷貝回存操作的頻度，可有多種實施方式。在一種實施方式中，上述計次操作包括計數(shù)第一存儲器202所對應的各邏輯地址發(fā)生拷貝回存操作的次數(shù)。該計次操作的結(jié)果由第二存儲器210記錄，圖3以表格顯示其內(nèi)容。如圖3所示，各邏輯地址LBA(0)、…、LBA(p)對應一計次記錄m。、…、nip;計次記錄m。、…、mp為各邏輯地址LBA(0)、…、LBA(p)發(fā)生拷貝回存操作的次數(shù)。根據(jù)第二存儲器210所暫存的計次記錄m。、…、nv計次模塊206判定拷貝回存操作發(fā)生次數(shù)超過一上限值的邏輯地址滿足校錯條件，需要自第一存儲器202讀出以進行校錯。以上限值為8為例，計次記錄m。、…、mp需各占至少三位的空間。由于第一存儲器202的物理儲存空間所對應的邏輯地址的數(shù)量可能很大，因此如果每個邏輯地址都占用三位的空間，則要求第二存儲器210必須具備很大的儲存空間，為善用第二存儲器210的空間，計次操作可采用其他實施方式。在另一種實施方式中，上述計次操作包括于每次拷貝回存操作發(fā)生時，根據(jù)一概率為對應的邏輯地址設定一頻度標示。上述頻度標示可為一位數(shù)據(jù)，常態(tài)值為'O'。以下舉例說明。假設使用者希望同一邏輯地址每發(fā)生n次拷貝回存操作即有PX的機率進行一次校錯，則可于該邏輯地址每回發(fā)生拷貝回存操作時以概率X變化該頻度標示為'l';其中，概率X設定為1-(1-P%)~(1/n)。若使用者希望同一邏輯地址每發(fā)生10次拷貝回存操作即有90%的機率進行一次校錯(即n=10，P%=90%)，則概率X的理想設定范圍約為0.2260.268，為了工程方便，可設定概率X為0.25;意即，針對同一邏輯地址，拷貝回存操作發(fā)生其上一次時，計次模塊206會以概率0.25嘗試把該邏輯地址的頻度標示自'0'變化為'l'，如此一來，從較大的樣本空間上看，一邏輯地址上平均發(fā)生拷貝回存操作10次，則進行校錯的機率可達90%。各邏輯地址的頻度標示同樣可由第二存儲器210暫存為圖3的表格，在此實施方式中，計次記錄mo、…、mp即各邏輯地址LBA(0)、…、LBA(p)的頻度標示。根據(jù)第二存儲器210所暫存的頻度標示m。、…、nv計次模塊206判定其中滿足一特定值(如數(shù)據(jù)'r)的頻度標示所對應的邏輯地址滿足校錯條件，需要自第一存儲器202讀出進行校錯。在另一實施例中，概率設定邏輯地址的頻度標示可通過在該計次模塊206中設置一隨機數(shù)產(chǎn)生器來實現(xiàn)，其產(chǎn)生隨機數(shù)的值可為099:使用者可以當前的系統(tǒng)時間、中央處理器的時間標記或硬件實現(xiàn)的隨機數(shù)產(chǎn)生器得到一高斯白噪聲隨機數(shù)，并通過對該高斯白噪聲隨機數(shù)取模數(shù)(除以100求余數(shù))，即可得范圍為099的隨機數(shù)。而后，通過比較該隨機數(shù)與一臨界值(舉例而言該臨界值設定為25)，若隨機數(shù)小于或等于該臨界值，則將該邏輯地址的頻度標示由'0'設置為'l';若隨機數(shù)大于該臨界值，則維持該邏輯地址的頻度標示。如此，當一邏輯地址發(fā)生一次拷貝回存操作時，該邏輯地址的頻度標示會以25%的概率被設置為'l';若該隨機數(shù)的值為'l'，則代表該邏輯地址有90%的可能性進行了10次拷貝回存操作，則計次模塊206會判定該邏輯地址滿足校錯條件，需要自第一存儲器202讀出進行校錯。本發(fā)明所采用的校錯技術(shù)可有多種實施方式，其中一種為錯誤檢查與校正(errorcheckingandcorrecting,ECC)。在此實施方式中，數(shù)據(jù)儲存將還包括ECC碼，且圖2的校錯模塊208包括ECC技術(shù)。滿足校錯條件的邏輯地址中的數(shù)據(jù)稱為"待校錯數(shù)據(jù)"，控制器204自第一存儲器202讀出該"待校錯數(shù)據(jù)"，并將其暫存至第二存儲器210以供校錯模塊208進行ECC校錯。待校錯數(shù)據(jù)可有多種來源，圖4A與圖4B舉例說明。參閱圖4A，待校錯數(shù)據(jù)為相關(guān)拷貝回存操作"完成后"的數(shù)據(jù)將數(shù)據(jù)由頁6page(l，O)送至緩沖器402再寫入頁page(n，1)，待此拷貝回存操作"完成后"，該邏輯地址即滿足校錯條件，則當此拷貝回存操作完成后，相關(guān)邏輯地址中的數(shù)據(jù)方自頁page(n，1)被控制器204讀出第一存儲器202之外作為待校錯數(shù)據(jù)暫存于第二存儲器210，以由校錯模塊208進行校錯。若校錯模塊208顯示待校錯數(shù)據(jù)有錯誤，則進行校正，此時校錯結(jié)果必須被寫回第一存儲器202中，當?shù)谝淮鎯ζ?02為與非門快閃存儲器(NANDFlash)時，由于與非門快閃存儲器的特性必須先擦除后方能寫入，因此只能由控制器204新分配一閑置的物理地址，如blockn的未寫入數(shù)據(jù)的物理頁page(n，k)，以寫入該校錯結(jié)果訂正所對應的邏輯地址中的數(shù)據(jù)，圖中以虛線表示此訂正動作。反之，若校錯模塊208顯示待校錯數(shù)據(jù)沒有錯誤，則可略過此次校正和寫回程序，無須訂正第一存儲器202的內(nèi)容。參閱圖4B，其中，待校錯數(shù)據(jù)為相關(guān)拷貝回存操作"執(zhí)行前"的數(shù)據(jù)。即是說，當下的拷貝回存操作執(zhí)行之前，該邏輯地址已經(jīng)滿足校錯條件，則滿足校錯條件的邏輯地址當下的拷貝回存操作(虛線所示)將被此校錯動作(實線所示)取代。頁page(l，O)將被控制器204讀出第一存儲器202之外作為待校錯數(shù)據(jù)暫存于第二存儲器210中，以交由校錯模塊208進行校錯。不論待校錯數(shù)據(jù)有無錯誤發(fā)生，校錯結(jié)果都將重新寫入第一存儲器202，即填入第一存儲器202的一閑置空間，例如頁page(n，1)，以取代虛線所示的拷貝回存操作，即是說滿足校錯條件的邏輯地址，當接收到另一次拷貝回存操作的指令時，并不執(zhí)行它，反而以上述校錯動作取代。圖2的計次模塊206與校錯模塊208除了用獨立于控制器204的模塊實現(xiàn)外，還可以用控制器204內(nèi)部的模塊實現(xiàn)。此外，圖2的計次模塊206與校錯模塊208除了可以硬件電路實現(xiàn)、由控制器204操控外，還可以軟件方式(例如作為第一存儲器202的控制固件，即控制器204的固件)實現(xiàn)、由控制器204執(zhí)行?；蛘?，計次模塊206與校錯模塊208亦可采用軟硬件共同設計實現(xiàn)。除了以上"數(shù)據(jù)儲存裝置"，本發(fā)明還揭露"數(shù)據(jù)儲存方法"，應用于圖2的第一存儲器202上。此數(shù)據(jù)儲存方法包括對第一存儲器202所對應的多個邏輯地址的拷貝回存操作進行一計次操作；根據(jù)上述計次操作的結(jié)果判斷上述邏輯地址是否滿足一校錯條件；以及接收自該第一存儲器202讀出的滿足該校錯條件的邏輯地址中的數(shù)據(jù)，并對滿足該校錯條件的邏輯地址中的數(shù)據(jù)進行校錯，以訂正該第一存儲器202。其中，上述方法同樣可應用一第二存儲器(如圖2的第二存儲器210)暫存上述計次操作的結(jié)果。此外，此方法所應用的計次、校錯技術(shù)，皆可以前述說明書內(nèi)容實現(xiàn)。本發(fā)明的數(shù)據(jù)儲存方法有多種實施方式，參閱圖5A與圖5B，分別對應圖4A與4B圖舉例說明。參閱圖5A，并一并參照圖4A:首先，對應一邏輯地址進行一拷貝回存操作(例如，由圖4A的頁page(1，0)將數(shù)據(jù)拷貝至頁page(n，1))后對該邏輯地址的拷貝回存操作進行一計次操作(S501A);然后判斷上述邏輯地址是否滿足一校錯條件；該校錯條件，舉例而言是根據(jù)該邏輯地址在第二存儲器210中所對應儲存的計次記錄判斷該邏輯地址發(fā)生拷貝回存操作的次數(shù)是否超過一上限值(S502A);如果滿足該校錯條件，則自第一存儲器202讀出該邏輯地址對應的待校錯數(shù)據(jù)(如頁page(n，l))并將其暫存至第二存儲器210以進行錯誤校驗，判斷該待校錯數(shù)據(jù)是否錯誤(S503A);如果S503A的校驗顯示該待校錯數(shù)據(jù)有誤，則對該待校錯數(shù)據(jù)進行校正(如ECC)(S504A)，然后將校錯結(jié)果寫回第一存儲器202—閑置空間(如頁page(n，k))(S505A);如果S503A的錯誤校驗顯示待校錯數(shù)據(jù)沒有錯誤，則可略過S504A與S505A的校正和寫回程序，無須訂正第一存儲器202的內(nèi)容，直接跳至步驟S506A執(zhí)行；無論錯誤校驗結(jié)果如何，只要步驟S502判斷到滿足該校錯條件，最后均將第二存儲器210中所對應儲存的計次操作的結(jié)果清零(S506A)。接下來參閱圖5B，并一并參照圖4B:首先，對一邏輯地址的拷貝回存操作進行一計次操作(S501B);然后判斷上述邏輯地址是否滿足一校錯條件，該校錯條件舉例而言是根據(jù)該邏輯地址在第二存儲器210中所對應儲存的計次記錄判斷該邏輯地址發(fā)生拷貝回存操作的次數(shù)是否超過一上限值(S502B);如果滿足該校錯條件，則判斷是否收到該邏輯地址另一次拷貝回存操作的指令；這里要特別說明的是，在等待另一次拷貝回存操作指令的同時，控制器204還會進行其它指令和操作，此處略去不表(S503B);當接收到對該邏輯地址的另一次拷貝回存操作指令(例如，欲將頁page(l，O)拷貝回存至頁page(n，l))時，并不執(zhí)行該拷貝回存操作，而是自第一存儲器202讀出該邏輯地址對應的待校錯數(shù)據(jù)(讀取頁page(l，O))并將其暫存至第二存儲器210以進行錯誤校驗，判斷該待校錯數(shù)據(jù)是否錯誤(S504B);如果S504B的錯誤校驗顯示該待校錯數(shù)據(jù)有錯誤，則對該待校錯數(shù)據(jù)進行校正(如ECC)(S505B)，接著將校錯結(jié)果寫回第一存儲器202(寫至一閑置空間，例如頁page(n，l))，這里校錯結(jié)果可為圖4B的校錯模塊208輸出的數(shù)據(jù)(S506B);如果S504B的錯誤校驗顯示待校錯數(shù)據(jù)沒有錯誤，則可略過校正步驟S505B，直接執(zhí)行步驟S506B將未校正過的數(shù)據(jù)寫回第一存儲器202(如頁page(n，1));無論錯誤校驗結(jié)果如何，只要步驟S502B判斷到滿足該校錯條件，最后均將第二存儲器210中所對應儲存的計次操作的結(jié)果清零(S507B)。圖5B實施例的方法較之圖5A實施例，不同之處在于當一邏輯地址滿足一校錯條件時，圖5B實施例的方法并不立即對其進行錯誤校驗和校正，而是待收到下一次拷貝回存操作指令時，直接將待校錯數(shù)據(jù)讀出第一存儲器202以進行錯誤校驗和校正，無論錯誤校驗顯示該待校錯數(shù)據(jù)是否正確，均將校錯結(jié)果(已校正或無校正)寫回第一存儲器202中，而并不執(zhí)行拷貝回存操作。圖5B實施例的優(yōu)勢在于減少了拷貝回存操作的次數(shù)，即減少了對第一存儲器202的寫入次數(shù)，可延長第一存儲器202的使用壽命。而圖5A實施例在拷貝回存操作未出現(xiàn)錯誤(即待校錯數(shù)據(jù)正確)的情形下，可略去將校錯結(jié)果(無校正發(fā)生)寫回第一存儲器202的動作，因此圖5A實施例在拷貝回存操作錯誤率低的情形下會顯現(xiàn)效率。以上所述僅為本發(fā)明較佳實施例，然其并非用以限定本發(fā)明的范圍，任何熟悉本項技術(shù)的人員，在不脫離本發(fā)明的精神和范圍內(nèi)，可在此基礎上做進一步的改進和變化，因此本發(fā)明的保護范圍當以本申請的權(quán)利要求書所界定的范圍為準。附圖中符號的簡單說明如下IOO:與非門快閃存儲器102:緩沖器202:第一存儲器204:控制器206:計次模塊208:校錯模塊210:第二存儲器402:緩沖器block。、block"…、bloc、區(qū)塊LBA(O)、…、LBA(p):邏輯地址m0、…、nip:計7欠記錄page(i，j):頁，i與j為變量。權(quán)利要求一種數(shù)據(jù)儲存系統(tǒng)，其特征在于，包括一第一存儲器，具有一拷貝回存操作；一控制器，將該第一存儲器與一計次模塊以及一校錯模塊耦接；該計次模塊，對該第一存儲器的多個邏輯地址的拷貝回存操作進行一計次操作，且根據(jù)上述計次操作的結(jié)果判斷上述邏輯地址是否滿足一校錯條件；以及該校錯模塊，接收自該第一存儲器讀出的滿足該校錯條件的邏輯地址中的數(shù)據(jù)，并對上述滿足該校錯條件的邏輯地址中的數(shù)據(jù)進行校錯。2.根據(jù)權(quán)利要求1所述的數(shù)據(jù)儲存系統(tǒng)，其特征在于，該控制器還耦接一第二存儲器，該第二存儲器暫存上述計次操作的結(jié)果。3.根據(jù)權(quán)利要求2所述的數(shù)據(jù)儲存系統(tǒng)，其特征在于，該控制器自該第一存儲器讀出上述滿足該校錯條件的邏輯地址中的數(shù)據(jù)，并將其暫存至該第二存儲器以供該校錯模塊進行校錯。4.根據(jù)權(quán)利要求l所述的數(shù)據(jù)儲存系統(tǒng)，其特征在于，上述計次操作包括計數(shù)上述各邏輯地址發(fā)生拷貝回存操作的次數(shù)，其中，拷貝回存操作發(fā)生次數(shù)超過一上限值的邏輯地址即滿足上述校錯條件。5.根據(jù)權(quán)利要求l所述的數(shù)據(jù)儲存系統(tǒng)，其特征在于，上述計次操作包括于每次拷貝回存操作發(fā)生時，根據(jù)一概率為對應的邏輯地址設定一頻度標示，其中，上述頻度標示滿足一特定值的邏輯地址即滿足上述校錯條件。6.根據(jù)權(quán)利要求1所述的數(shù)據(jù)儲存系統(tǒng)，其特征在于，該第一存儲器為與非門快閃存儲器。7.—種數(shù)據(jù)儲存方法，其特征在于，用以控制具有拷貝回存操作的一第一存儲器，該數(shù)據(jù)儲存方法包括對該第一存儲器的多個邏輯地址的拷貝回存操作進行一計次操作；根據(jù)上述計次操作的結(jié)果判斷上述邏輯地址是否滿足一校錯條件；以及接收自該第一存儲器讀出的滿足該校錯條件的邏輯地址中的數(shù)據(jù)，并對滿足該校錯條件的邏輯地址中的數(shù)據(jù)進行校錯。8.根據(jù)權(quán)利要求7所述的數(shù)據(jù)儲存方法，其特征在于，在上述校錯步驟之后還包括將上述計次操作的結(jié)果清零。9.根據(jù)權(quán)利要求7所述的數(shù)據(jù)儲存方法，其特征在于，上述計次操作包括計數(shù)上述各邏輯地址發(fā)生拷貝回存操作的次數(shù)，其中，拷貝回存操作發(fā)生次數(shù)超過一上限值的邏輯地址即滿足上述校錯條件。10.根據(jù)權(quán)利要求7所述的數(shù)據(jù)儲存方法，其特征在于，上述計次操作包括于每次拷貝回存操作發(fā)生時，根據(jù)一概率為對應的邏輯地址設定一頻度標示，其中，上述頻度標示滿足一特定值的邏輯地址即滿足上述校錯條件。11.根據(jù)權(quán)利要求7所述的數(shù)據(jù)儲存方法，其特征在于，上述校錯步驟還包括自該第一存儲器讀出一待校錯數(shù)據(jù)，并將其暫存至一第二存儲器以進行校錯，其中，該待校錯數(shù)據(jù)即滿足上述校錯條件的邏輯地址中的數(shù)據(jù)。12.根據(jù)權(quán)利要求ll所述的數(shù)據(jù)儲存方法，其特征在于，上述校錯步驟還包括判斷該待校錯數(shù)據(jù)是否錯誤，如果錯誤，則對該待校錯數(shù)據(jù)進行校正，并將一校錯結(jié)果寫回該第一存儲器。13.根據(jù)權(quán)利要求12所述的數(shù)據(jù)儲存方法，其特征在于，上述校錯步驟于最近一次拷貝回存操作執(zhí)行后實施，如果判斷到該待校錯數(shù)據(jù)正確，則不執(zhí)行將該校錯結(jié)果寫回該第一存儲器的操作。14.根據(jù)權(quán)利要求12所述的數(shù)據(jù)儲存方法，其特征在于，上述校錯步驟于最近一次拷貝回存操作執(zhí)行前實施，如果判斷到該待校錯數(shù)據(jù)正確，則將未經(jīng)校正的該待校錯數(shù)據(jù)寫回該第一存儲器，且該最近一次拷貝回存操作被略過不執(zhí)行。全文摘要本發(fā)明公開一種數(shù)據(jù)儲存系統(tǒng)與方法。數(shù)據(jù)儲存系統(tǒng)包括一第一存儲器、一控制器、一計次模塊以及一校錯模塊。第一存儲器具有一拷貝回存操作?？刂破髫撠煂⒌谝淮鎯ζ黢罱佑嫶文K、校錯模塊以及第二存儲器。計次模塊對第一存儲器的多個邏輯地址的拷貝回存操作進行一計次操作，且據(jù)以判斷上述邏輯地址是否滿足一校錯條件。校錯模塊接收自第一存儲器讀出的滿足校錯條件的邏輯地址中的數(shù)據(jù)，并對滿足校錯條件的邏輯地址中的數(shù)據(jù)進行校錯。本發(fā)明可對拷貝回存操作的數(shù)據(jù)進行校錯，從而避免拷貝錯誤。文檔編號G06F11/10GK101699406SQ200910212398公開日2010年4月28日申請日期2009年11月12日優(yōu)先權(quán)日2009年11月12日發(fā)明者張博,柴紅剛,陳亮申請人:威盛電子股份有限公司