專利名稱：一種基于系統(tǒng)級芯片的高速數(shù)據(jù)流加密傳輸方法
技術(shù)領(lǐng)域：
本發(fā)明涉及計算機技術(shù)領(lǐng)域，特別是基于系統(tǒng)級芯片的高速數(shù)據(jù)流加密傳輸方法。
背景技術(shù)：
計算機技術(shù)的發(fā)展，使移動存儲設(shè)備代替紙張逐漸成為信息傳遞的主要方式， 無紙化辦公也逐漸成為行業(yè)用戶的主要辦公方式；隨著電子商務(wù)、數(shù)字管理以及移動辦 公等現(xiàn)代行業(yè)的迅猛發(fā)展，行業(yè)用戶(政府、企業(yè)、軍隊、涉密機關(guān))對安全通訊及移動 存儲設(shè)備的數(shù)據(jù)安全要求越來越高。但是移動介質(zhì)存在著眾多安全隱患，數(shù)據(jù)的隨意拷 貝、數(shù)據(jù)的任意打印、移動介質(zhì)的丟失等均能導(dǎo)致信息的泄密或被盜；病毒、黑客的入 侵使網(wǎng)際信息傳輸赤裸裸的呈現(xiàn)在不法分子面前。所以如何保證信息保存及傳遞的過程 中的數(shù)據(jù)安全，成為安全通訊和移動存儲設(shè)備重點需要解決的問題。安全移動存儲設(shè)備 替代普通移動存儲設(shè)備的趨勢越來越明顯。目前市場上針對安全移動存儲、安全通訊方面的數(shù)據(jù)流加密設(shè)備主要采用軟件 加密或數(shù)據(jù)分段加密的方式，這些方式安全度低，很容易被攻破，不適合政府、部隊、 涉密機關(guān)和企業(yè)等安全度要求高的行業(yè)用戶對重要數(shù)據(jù)的攜帶、保存和傳輸。另外一種 安全移動存儲設(shè)備的解決方案采用的是CPU實時搬運數(shù)據(jù)的方式，這種方式雖比前一種 方式安全，但是其速度大大降低，僅為400KB/S，對于移動存儲設(shè)備20MB/S的速度要求 遠遠不夠。

發(fā)明內(nèi)容
為了克服上述現(xiàn)有技術(shù)中存在的不足，本發(fā)明的目的是提供一種基于系統(tǒng)級芯 片的高速數(shù)據(jù)流加密傳輸方法。它利用系統(tǒng)級芯片SOC內(nèi)的硬件模塊完成數(shù)據(jù)的加密和 高速傳輸功能，具有安全度高、傳輸速度快的特點。為了達到上述發(fā)明目的，本發(fā)明的技術(shù)方案以如下方式實現(xiàn)一種基于系統(tǒng)級芯片的高速數(shù)據(jù)流加密傳輸方法，它使用的系統(tǒng)級芯片包括相 互連接的通訊接口一、加密模塊和通訊接口二，通訊接口一的輸入端和通訊接口二的輸 出端分別連接數(shù)據(jù)通路。系統(tǒng)級芯片上還包括分別對通訊接口一、加密模塊和通訊接 口二進行控制的CPU以及在同一周期內(nèi)分別對應(yīng)三個不同數(shù)據(jù)包的三個隨機存儲模塊 RAMI、RAM2和RAM3。高速數(shù)據(jù)流加密傳輸?shù)牟襟E為①η為自然數(shù)，在第η個周期，通訊接口一從數(shù)據(jù)通路接收數(shù)據(jù)包a并存放在 RAMI內(nèi)；加密模塊對RAM2中的數(shù)據(jù)包b加密；RAM3中經(jīng)加密的數(shù)據(jù)包d信息經(jīng)通 訊接口二發(fā)送出去；②在第n+1個周期，加密模塊對RAMI中的數(shù)據(jù)包a加密；RAM2中經(jīng)加密的數(shù) 據(jù)包b信息經(jīng)通訊接口二發(fā)送出去；通訊接口一從數(shù)據(jù)通路接收數(shù)據(jù)包e并存放在RAM3 內(nèi)；
③在第n+2個周期，RAMI中經(jīng)加密的數(shù)據(jù)包a信息經(jīng)通訊接口二發(fā)送出去； 通訊接口一從數(shù)據(jù)通路接收數(shù)據(jù)包c并存放在RAM2內(nèi)；加密模塊對RAM3中的數(shù)據(jù)包 e加密。在上述傳輸方法中，所述通訊接口一和通訊接口二采用雙端口的USB2.0、 SATA、PATA或者Ethernet接口。加密模塊采用安全等級高、執(zhí)行速度快的對稱算法。本發(fā)明由于采用了上述方法，利用SOC芯片中的硬件模塊和流水線式的數(shù)據(jù)處 理方式實現(xiàn)數(shù)據(jù)的加密和傳輸。加密模塊完成對數(shù)據(jù)流的快速加密，高速的通訊接口一 和通訊接口二完成數(shù)據(jù)的傳輸，每一個步驟均由專門的硬件模塊負責(zé)，使大批量的數(shù)據(jù) 真正安全的流動起來。一包數(shù)據(jù)在加密的同時另兩包數(shù)據(jù)在高速傳輸，從而實現(xiàn)了 對數(shù) 據(jù)流的實時加密傳輸，進而滿足了安全移動存儲、安全通訊等領(lǐng)域在速度和安全上的需 求。同現(xiàn)有技術(shù)相比，本發(fā)明方法具有如下特點1.加密和傳輸數(shù)據(jù)完全由SOC芯片實現(xiàn)，依靠的代碼量非常少，硬件實現(xiàn)比軟 件實現(xiàn)的速度要快十幾倍甚至幾十倍；2.在SOC內(nèi)部采用流水線架構(gòu)，使得在同一個周期內(nèi)并行執(zhí)行3個模塊，同時 完成3個任務(wù)，大大縮短了平均一包數(shù)據(jù)處理時間；3.改變了 CPU傳統(tǒng)的管理方式，其僅作為加密模塊和兩個通訊接口的控制端， 而不在數(shù)據(jù)搬運的通路上，避免因CPU執(zhí)行冗長的代碼而占用過多的時間；4.兩個高速的通訊接口使數(shù)據(jù)的接收和發(fā)送分開，同一時間可以接收一包數(shù)據(jù) 并發(fā)送另外一包數(shù)據(jù)；5.加密模塊內(nèi)部集成了高速、高安全度的加密算法，使數(shù)據(jù)以密文的形式在通 路上出現(xiàn)，保證數(shù)據(jù)的安全。下面結(jié)合附圖和具體實施方式
對本發(fā)明作進一步說明。


圖1為使用本發(fā)明方法的系統(tǒng)級芯片的結(jié)構(gòu)示意圖；圖2為本發(fā)明方法中使用的流水線式數(shù)據(jù)處理方式示意圖；圖3為本發(fā)明方法實施例中三個周期內(nèi)的數(shù)據(jù)傳輸切換示意圖。
具體實施例方式參看圖1至圖3，使用本發(fā)明方法基于的系統(tǒng)級芯片包括相互連接的通訊接口 一、加密模塊和通訊接口二，通訊接口一的輸入端和通訊接口二的輸出端分別連接數(shù)據(jù) 通路。通訊接口一和通訊接口二采用雙端口的USB2.0、SATA、PATA或者Ethernet接 口 ；加密模塊可采用安全等級高、執(zhí)行速度快的對稱算法。系統(tǒng)級芯片上還包括分別對 通訊接口一、加密模塊和通訊接口二進行控制的CPU以及在同一周期內(nèi)分別對應(yīng)三個不 同數(shù)據(jù)包的三個隨機存儲模塊RAMI、RAM2和RAM3。高速數(shù)據(jù)流加密傳輸?shù)牟襟E 為①η為自然數(shù)，在第η個周期，通訊接口一從數(shù)據(jù)通路接收數(shù)據(jù)包a并存放在 RAMI內(nèi)；加密模塊對RAM2中的數(shù)據(jù)包b加密；RAM3中經(jīng)加密的數(shù)據(jù)包d信息經(jīng)通 訊接口二發(fā)送出去；
②在第n+1個周期，加密模塊對RAMI中的數(shù)據(jù)包a加密；RAM2中經(jīng)加密的數(shù) 據(jù)包b信息經(jīng)通訊接口二發(fā)送出去；通訊接口一從數(shù)據(jù)通路接收數(shù)據(jù)包e并存放在RAM3 內(nèi)；③在第n+2個周期，RAMI中經(jīng)加密的數(shù)據(jù)包a信息經(jīng)通訊接口二發(fā)送出去； 通訊接口一從數(shù)據(jù)通路接收數(shù)據(jù)包c并存放在RAM2內(nèi)；加密模塊對RAM3中的數(shù)據(jù)包 e加密。如圖2所示，本發(fā)明方法在數(shù)據(jù)加密傳輸?shù)倪^程中采用了 Pipe line(流水線)的 數(shù)據(jù)處理方式，可使數(shù)據(jù)處理速度較通常的單數(shù)據(jù)包傳送提高兩倍。本發(fā)明方法在處理 一個數(shù)據(jù)包時將整個過程分解為3部分接收、加密和發(fā)送，CPU在每完成一步時僅對 這3個模塊進行控制，不做數(shù)據(jù)處理，程序量非常少，大大減少了 CPU執(zhí)行程序所占用 的時間。大批數(shù)據(jù)需要處理時，每個時間周期內(nèi)可同時完成3包數(shù)據(jù)中的其中一步，也 就是說平均一個時間周期處理一包數(shù)據(jù)，該時間周期即為朽96 1丨1^周期19&0(1。但在一 個周期內(nèi)必須保證3步全部執(zhí)行完畢，CPU才可以對這3個模塊進行控制。Ttx為數(shù)據(jù)發(fā)送周期、Trx為數(shù)據(jù)接收周期、Tsec為數(shù)據(jù)加密周期、Tsys為CPU 控制周期，由圖2中可見Pipe line數(shù)據(jù)處理周期為Tperiod = (Max (Ttx, Trx, Tsec) +Tsys)在此過程中如果3個階段的處理時間相近，處理周期Tperiod明顯減少為通常的 單數(shù)據(jù)包傳送周期的1/3左右，一個周期處理一包數(shù)據(jù)，速度提高2倍。如圖3所示，本發(fā)明方法中采用了數(shù)據(jù)存儲域切換的方法，保證在一個處理周 期內(nèi)同時對3包數(shù)據(jù)分別處理。通訊接口一、加密模塊和通訊接口二中的每個功能模塊 分別對應(yīng)一個RAM模塊。在第η個周期，通訊接口一接收數(shù)據(jù)包a并存放在RAMI內(nèi)； 在第n+1個周期，將RAMI切換對應(yīng)到加密模塊，將RAMI中的數(shù)據(jù)包a加密；在第 n+2個周期，將RAMI切換對應(yīng)到通訊接口二，并將RAMI中加密的數(shù)據(jù)包a信息發(fā)送 出去，完成數(shù)據(jù)包a的處理過程。為了實現(xiàn)Pipe Line的流水線工作方式，在同一個周期內(nèi)要同時處理3包數(shù)據(jù)。 在第η個周期接收數(shù)據(jù)到RAMI，加密RAM2中的數(shù)據(jù)，并同時將RAM3中的數(shù)據(jù)發(fā)送 出去；在第n+1個周期中，RAMI切換到加密模塊，RAM2切換到通訊接口二，而RAM3 切換到通訊接口一，這3個功能模塊再分別對與其對應(yīng)的RAM中的不同數(shù)據(jù)包進行處 理，以保證平均一個處理周期處理一包數(shù)據(jù)，實現(xiàn)pipeline的流水線工作方式。本發(fā)明方法最大限度的利用了所有模塊資源，保證了數(shù)據(jù)流上的每一時刻每一 個模塊都在工作，大大提高了數(shù)據(jù)流加密的速度，使實時加密通訊和高速加密存儲成為 可能。通過對本發(fā)明方法的實際檢測和與傳統(tǒng)加密方法的對比測試，明顯看出采用本發(fā) 明方法實現(xiàn)的數(shù)據(jù)流加密，其速度比傳統(tǒng)的方法提高50倍，甚至更高。有效的解決了目 前通訊、移動存儲中加入安全度高的加密算法后速度明顯降低的問題，為實現(xiàn)高速數(shù)據(jù) 流加密、高安全的加密存儲設(shè)備以及安全通訊設(shè)備提供了可靠的硬件和技術(shù)保障。
權(quán)利要求
1.一種基于系統(tǒng)級芯片的高速數(shù)據(jù)流加密傳輸方法，它使用的系統(tǒng)級芯片包括相 互連接的通訊接口一、加密模塊和通訊接口二，通訊接口一的輸入端和通訊接口二的輸 出端分別連接數(shù)據(jù)通路，系統(tǒng)級芯片上還包括分別對通訊接口一、加密模塊和通訊接 口二進行控制的CPU以及在同一周期內(nèi)分別對應(yīng)三個不同數(shù)據(jù)包的三個隨機存儲模塊 RAMI、RAM2和RAM3，高速數(shù)據(jù)流加密傳輸?shù)牟襟E為①η為自然數(shù)，在第η個周期，通訊接口一從數(shù)據(jù)通路接收數(shù)據(jù)包a并存放在RAMI 內(nèi)；加密模塊對RAM2中的數(shù)據(jù)包b進行加密；RAM3中經(jīng)加密的數(shù)據(jù)包d信息經(jīng)通訊 接口二發(fā)送出去；②在第n+1個周期，加密模塊對RAMI中的數(shù)據(jù)包a加密；RAM2中經(jīng)加密的數(shù)據(jù) 包b信息經(jīng)通訊接口二發(fā)送出去；通訊接口一從數(shù)據(jù)通路接收數(shù)據(jù)包e并存放在RAM3 內(nèi)；③在第n+2個周期，RAMI中經(jīng)加密的數(shù)據(jù)包a信息經(jīng)通訊接口二發(fā)送出去；通訊 接口一從數(shù)據(jù)通路接收數(shù)據(jù)包c并存放在RAM2內(nèi)；加密模塊對RAM3中的數(shù)據(jù)包e加密
2.根據(jù)權(quán)利要求1所述的基于系統(tǒng)級芯片的高速數(shù)據(jù)流加密傳輸方法，其特征在于， 所述通訊接口一和通訊接口二采用雙端口的USB2.0、SATA、PATA或者Ethernet接口；加密模塊采用安全等級高、執(zhí)行速度快的對稱算法。
全文摘要
一種基于系統(tǒng)級芯片的高速數(shù)據(jù)流加密傳輸方法，涉及計算機技術(shù)領(lǐng)域。本發(fā)明的方法步驟為①在第n個周期，通訊接口一接收數(shù)據(jù)包a并存放在RAM1內(nèi)；RAM2中的數(shù)據(jù)包b加密；RAM3中經(jīng)加密的數(shù)據(jù)包d信息經(jīng)通訊接口二發(fā)送出去；②在第n+1個周期，RAM1中的數(shù)據(jù)包a加密；RAM2中經(jīng)加密的數(shù)據(jù)包b信息經(jīng)通訊接口二發(fā)送出去；通訊接口一接收數(shù)據(jù)包e并存放在RAM3內(nèi)；③在第n+2個周期，RAM1中經(jīng)加密的數(shù)據(jù)包a信息經(jīng)通訊接口二發(fā)送出去；通訊接口一接收數(shù)據(jù)包c并存放在RAM2內(nèi)；RAM3中的數(shù)據(jù)包e加密。本發(fā)明利用系統(tǒng)級芯片SOC內(nèi)的硬件模塊完成數(shù)據(jù)的加密和高速傳輸功能，具有安全度高、傳輸速度快的特點。
文檔編號G06F9/38GK102012882SQ200910092278
公開日2011年4月13日 申請日期2009年9月8日 優(yōu)先權(quán)日2009年9月8日
發(fā)明者劉曼, 文勝利, 李偉, 艾方 申請人:同方股份有限公司