專利名稱：多屏拼接裝置及其多屏拼接方法
技術(shù)領(lǐng)域：
本發(fā)明涉及多屏拼接顯示技術(shù)領(lǐng)域，特別涉及一種多屏拼接裝置及其多屏 拼接方法。
背景技術(shù)：
在目前的多屏顯示領(lǐng)域中，有采用單顆圖i"象處理單元(Graphic Processing Unit,簡稱GPU)和多顆GPU兩種方式，其中，采用多顆GPU的方案通常是 由分布在多張顯卡中的多顆通用GPU產(chǎn)生高分辨率多屏信號，這種方案能夠?qū)?現(xiàn)高分辨率的多屏拼接，但是由于通用GPU沒有協(xié)同完成3D圖像的機制，多 顆通用GPLM艮難協(xié)同運算完成完整的3D圖像，因此目前的多顆GPU的多屏 拼接顯示局限于2D顯示上，申請?zhí)枮?00810026939.X的發(fā)明專利申請公開了 一種多屏拼接方法及裝置，其根據(jù)拼接后的總分辨率與GPU的圖像輸出口的帶 寬標(biāo)準調(diào)整GPU的輸出刷新率，使GPU的輸出分辨率符合拼接總分辨率的要 求，再對所輸出的視頻數(shù)據(jù)進行分割，以及在對應(yīng)的標(biāo)準像素時鐘的作用下進 行標(biāo)準的拼，接輸出，實現(xiàn)高分辨率的多屏拼接，這種利用單顆GPU將其產(chǎn)生的 完整的3D圖像通過視頻輸出口輸出圖像并經(jīng)過圖像分割后進行顯示的多屏顯 示方案，可以滿足部分高分辨率的多屏拼接顯示3D圖像的要求，但是，現(xiàn)有 技術(shù)中的方式都是通過GPU的圖像輸出口將可顯示的圖像傳輸給顯示單元進 行顯示，由于現(xiàn)有通用GPU的圖像輸出口的數(shù)量以及帶寬的限制，使得能輸出 的分辨率以及可驅(qū)動的拼接單元的數(shù)目較少，難以輸出超高分辨率的3D圖像， 同時，由于各通用GPU的視頻端口是相同的，在應(yīng)用中也無法靈活地配置行列 數(shù)(如GPU通常只有兩個視頻端口 ，就不便配置出屏數(shù)為奇數(shù)的拼接系統(tǒng))， 限制了多屏拼接顯示技術(shù)的應(yīng)用
發(fā)明內(nèi)容
針對上述現(xiàn)有技術(shù)中存在的問題，本發(fā)明的目的在于提供一種多屏拼接裝 置及其多屏拼接方法，其可以輸出超高分辨率的圖像、且具備較好的實時性。
為達到上述目的，本發(fā)明采用以下技術(shù)方案
一種多屏拼接裝置，包括帶高速計算機交換接口的成像模塊、計算機、 交換設(shè)備、以及至少一個帶高速計算機交換接口的顯示模塊，
所述成像模塊，用于接收所述計算機發(fā)送的運算及分割圖像的指令，根據(jù) 所述指令運算產(chǎn)生所需圖像數(shù)據(jù)，并根據(jù)所述高分辨率顯示環(huán)境的拼接單元的 行列配置、以及各拼接單元的分辨率對圖像數(shù)據(jù)進行分割，并將分割后的圖像 數(shù)據(jù)通過所述交換設(shè)備傳輸給對應(yīng)的顯示模塊；
所述計算機，用于向所述成像模塊發(fā)送所述運算及分割圖像的指令；
所述顯示模塊，用于接收所述分割后的圖像數(shù)據(jù)，并按顯示單元的物理分 辨率產(chǎn)生對應(yīng)的掃描時序后，將該分割后的圖像數(shù)據(jù)在所述掃描時序的控制下 發(fā)送給對應(yīng)的拼接單元進行顯示。
一種如上所述的多屏4并接裝置的多屏拼接方法，包括步驟
所述計算機向所述成像模塊發(fā)送運算及分割圖像的指令；
所述成像模塊接收所述指令，根據(jù)所述指令運算產(chǎn)生所需圖像數(shù)據(jù)，并根 據(jù)所述指令、所述高分辨率顯示環(huán)境的拼接單元的行列配置、以及各拼接單元 的分辨率對圖像數(shù)據(jù)進行分割，并將分割后的圖像數(shù)據(jù)通過所述交換設(shè)備發(fā)送 給所述顯示模塊；
所述顯示模塊接收所述分割后的圖像數(shù)據(jù)，并按顯示單元的物理分辨率產(chǎn) 生對應(yīng)的掃描時序后將該分割后的圖像數(shù)據(jù)在此掃描時序的控制下發(fā)送給對應(yīng) 的拼接單元進行顯示。
根據(jù)本發(fā)明的方案，成像模塊以及各顯示模塊帶有高速計算機交換接口 ， 而高速計算機交換接口可以為數(shù)據(jù)傳輸提供足夠的高帶寬，因此，成像模塊通 過交換設(shè)備向顯示模塊傳輸分割后的圖像數(shù)據(jù)時，不會遇到由于帶寬限制所造 成的數(shù)據(jù)傳輸?shù)钠款i，從而可以保證最終顯示的圖像具有極高的分辨率及良好的實時性，因此可以輸出超高分辨率的圖像、且具備較好的實時性。


圖l是本發(fā)明的多屏拼接裝置實施例一的結(jié)構(gòu)示意圖； 圖2是本發(fā)明的多屏4并接裝置實施例二的結(jié)構(gòu)示意圖； 圖3是本發(fā)明的多屏拼接裝置實施例三的結(jié)構(gòu)示意圖； 圖4是本發(fā)明的多屏4并接裝置實施例四的結(jié)構(gòu)示意圖； 圖5是本發(fā)明的多屏4并接裝置實施例五的結(jié)構(gòu)示意圖； 圖6是本發(fā)明的多屏拼接裝置實施例六的結(jié)構(gòu)示意圖。
具體實施例方式
以下以本發(fā)明的各具體實施例為例對本發(fā)明方案進行詳細說明。 實施例一
參見圖1所示，是本發(fā)明的多屏拼接裝置的實施例一的結(jié)構(gòu)示意圖，在本 實施例中，所述交換設(shè)備為高速計算機交換接口設(shè)備，所述成像沖莫塊、計算機、 以及各顯示模塊分別于該高速計算機交換接口設(shè)備相連接。
如圖l所示，本實施例中的多屏拼接裝置包括有帶高速計算機交換接口 (圖中未示出)的成像模塊101、高速計算機交換接口設(shè)備102、計算機103、 以及至少一個帶高速計算機交換接口 (圖中未示出)的顯示才莫塊104，任意一 個顯示模塊104與高分辨率顯示環(huán)境的至少一個拼接單元相對應(yīng)，成像模塊 101、計算機103、各顯示模塊104分別與高速計算機交換接口設(shè)備102相連接， 其中，
成像模塊101,用于接收所述計算機103發(fā)送的運算及分割圖像的指令， 根據(jù)所述指令運算產(chǎn)生所需圖像數(shù)據(jù)，并根據(jù)高分辨率顯示環(huán)境中的拼接單元 的行列配置、以及各拼接單元的分辨率對圖像數(shù)據(jù)進行分割，并將分割后的圖 像數(shù)據(jù)通過高速計算機交換接口設(shè)備102傳輸給對應(yīng)的顯示模塊104,其中在成像模塊101的相關(guān)配置參數(shù)中，設(shè)有拼接單元的行列配置、各拼接單元的分 辨率等相關(guān)信息；
高速計算機交換接口設(shè)備102,用于實現(xiàn)計算機103與成像模塊101之間、 以及成像模塊101與顯示才莫塊104之間的數(shù)據(jù)傳遞；
計算機103,用于通過高速計算機交換接口設(shè)備102向成像模塊101發(fā)送 運算及分割圖像的指令；
各顯示模塊104，用于接收通過所述高速計算機交換接口設(shè)備102傳送的 所述分割后的圖像數(shù)據(jù)，并按拼接單元的物理分辨率產(chǎn)生對應(yīng)的掃描時序后， 將該分割后的圖像數(shù)據(jù)在所述掃描時序的控制下發(fā)送給對應(yīng)的拼接單元進行顯 示。
沖艮據(jù)本實施例中的多屏拼接裝置，在需要進行多屏顯示時，計算機103向 成像模塊101發(fā)送運算及分割圖像的指令，成像模塊101接收該指令，根據(jù)所 述指令運算產(chǎn)生所需圖像數(shù)據(jù)，并根據(jù)高分辨率顯示環(huán)境中的拼接單元的行列 配置、以及各拼接單元的分辨率對圖像數(shù)據(jù)進行分割，并將分割后的圖像數(shù)據(jù) 通過高速計算機交換接口設(shè)備102傳輸給對應(yīng)的顯示模塊104,顯示模塊104 接收到分割后的圖傳^t據(jù)后，按拼接單元的物理分辨率產(chǎn)生對應(yīng)的掃描時序后， 將該分割后的圖像數(shù)據(jù)在所述掃描時序的控制下發(fā)送給對應(yīng)的拼接單元進行顯
在本實施例中的多屏拼接裝置中，成像模塊101以及各顯示模塊104帶有 高速計算機交換接口 ，而高速計算機交換接口可以為數(shù)據(jù)傳輸提供足夠的高帶 寬，因此，成像沖莫塊101通過高速計算機交換接口設(shè)備102向顯示模塊104傳 輸分割后的圖像數(shù)據(jù)時，不會遇到由于帶寬限制所造成的數(shù)據(jù)傳輸?shù)钠款i，從 而可以保證最終顯示的圖像具有極高的分辨率及良好的實時性。
此外，在現(xiàn)有技術(shù)的多屏拼接方案中，成像模塊是通過其具有的兩個圖像 輸出口來輸出分割處理后的可顯示的圖像數(shù)據(jù)，因此，其通常只能輸出偶數(shù)行 列配置的相關(guān)圖像數(shù)據(jù)，而無法輸出奇數(shù)行列配置的圖像數(shù)據(jù)。然而，根據(jù)本 實施例中的方案，本實施例中的成像模塊101是通過所具有的高速計算機交換接口與高速計算機交換接口設(shè)備102相連接，通過高速計算機交換接口實現(xiàn)數(shù) 據(jù)交互，高速計算機交換接口為其數(shù)據(jù)傳輸提供了高帶寬，因此，其可以輸出 任意行列配置的圖像數(shù)據(jù)，不僅輸出偶數(shù)行列配置的相關(guān)圖像數(shù)據(jù)，還可以輸 出奇數(shù)行列配置的相關(guān)圖像數(shù)據(jù)。
另外，根據(jù)本實施例中的方案，在進行顯示時，直接通過高速計算機交換
接口設(shè)備102傳輸給各顯示模塊104,不用通過計算機103來進行轉(zhuǎn)發(fā)，因此 不會占用計算機過多的CPU時間，保證了分辨率較大情況下的刷新率，保證了 高分辨率現(xiàn)實環(huán)境中的圖像顯示的流暢性。
其中，由于顯卡不僅帶有圖像視頻輸出口，還帶有高速計算機交換接口， 因此，可以是通過采用顯卡來構(gòu)成本發(fā)明方案中所使用的這種帶高速計算機交 換接口的成像模塊101,同理，也可以是通過采用顯卡來構(gòu)成本發(fā)明方案中的 帶高速計算機交換接口的顯示模塊104,考慮到成本問題，也可以是通過采用 FPGA來構(gòu)成本發(fā)明方案中的帶高速計算機交換接口的顯示模塊104,具體方 式在此不予贅述。
據(jù)此，本發(fā)明的方案可以應(yīng)用于具備任意行列配置的高分辨率顯示環(huán)境中， 因此，當(dāng)高分辨率顯示環(huán)境的拼接單元的行列配置、或者拼接單元的分辨率發(fā) 生了改變時，可以不用改變成像模塊101與高速計算機交換接口設(shè)備102的連 接關(guān)系，只需對成像模塊101分割圖像時所依賴的拼接單元的行列配置、以及 各拼接單元的分辨率等相關(guān)參數(shù)進行改變即可，此時的過程具體可以是
計算機103向成傳^莫塊101發(fā)送更換消息，該更換消息中包括有新的拼接 單元的行列配置、和/或新的拼4妄單元的分辨率等信息；
成像模塊101接收該更換消息后，根據(jù)所述更換消息使用該更換消息中的 新的拼接單元的行列配置更新配置參數(shù)中的拼接單元的行列配置、和/或該新的 拼接單元的分辨率更新配置參數(shù)中的相應(yīng)的拼接單元的分辨率。
此外，上述高速計算機交換接口設(shè)備102，可以是設(shè)置在計算機103上。
另外，考慮到PCI-Express接口是目前最快的開放式計算機接口，具有極 高的帶寬，可以提供強大的數(shù)據(jù)傳輸能力，因而也可以保證最終顯示的圖像具有極高的分辨率及良好的實時性，因此，上述高速計算機交換接口設(shè)備102可
以是由PCI-Express Switch擴展出來的PCI-Express底板，此時，上述成像模塊 101、顯示模塊104可以是均由標(biāo)準的帶PCI-Express接口的顯卡構(gòu)成，并插在 PCI-Express底板上，同時計算機103中的PCI-Express接口也引入到PCI-Express
底板上。
實施例二
參見圖2所示，是本發(fā)明的多屏拼接裝置的實施例二的結(jié)構(gòu)示意圖，本實 施例與上述實施例一的不同之處主要在于，本實施例中的方案對成像模塊進行 了進一步的細化。
如圖2所示，在本實施例的多屏拼接裝置中，成4象模塊101包括
與高速計算機交換接口設(shè)備102連接的GPU1012,用于根據(jù)所接收到的運 算及分割圖像的指令運算產(chǎn)生所需圖像數(shù)據(jù)，并根據(jù)所述高分辨率顯示環(huán)境中 的拼接單元的行列配置、以及各拼接單元的分辨率對圖像數(shù)據(jù)進行分割，并將 分割后的圖像數(shù)據(jù)通過所述高速計算機交換接口設(shè)備102傳輸給對應(yīng)的顯示模 塊104;
以及與所述GPU1012連接的存儲器1011,用于存儲所述圖像數(shù)據(jù)。
其中，為了能夠支持對足夠高分辨率的圖像數(shù)據(jù)進行顯示，上述存儲器 1011可以是具備高容量的大容量顯存，其存儲形式可以是臨時性存儲。
根據(jù)本實施例中的多屏拼接裝置，在需要進行多屏顯示時，在計算機103 通過高速計算機交換接口設(shè)備102將需要進行顯示的圖像數(shù)據(jù)發(fā)送給成像模塊 101后，成像模塊101將該圖像數(shù)據(jù)存儲到存儲器1011,其中該圖像數(shù)據(jù)在存 儲器1011中的分布方式與最終輸出到高分辨率顯示環(huán)境中后的拼接圖^W目一 致，計算機103向成像模塊101發(fā)送分割圖像的指令，成像模塊101接收該指 令，從存儲器1011中讀取出圖像數(shù)據(jù)，并根據(jù)高分辨率顯示環(huán)境中的拼接單元 的行列配置、以及各拼接單元的分辨率對圖像數(shù)據(jù)進行分割，并將分割后的圖像數(shù)據(jù)通過高速計算機交換接口設(shè)備102傳輸給對應(yīng)的顯示模塊104,顯示模
塊104 4妄收到分割后的圖傳_數(shù)據(jù)，按拼接單元的物理分辨率產(chǎn)生對應(yīng)的掃描時
序后，將該分割后的圖像數(shù)據(jù)在所述掃描時序的控制下發(fā)送給對應(yīng)的拼接單元 進行顯示。
其中，在上述說明中，是以先發(fā)送需要顯示的圖像數(shù)據(jù)、再發(fā)送分割圖像 的指令進行說明，根據(jù)實際應(yīng)用需要的不同，也可以是將需要顯示的圖像數(shù)據(jù)
和分割圖像的指令同時向成像模塊101發(fā)送，在此不予贅述。
本實施例中的其他技術(shù)特征與上述實施例一中的相同，在此不予贅述。
實施例三
參見圖3所示，是本發(fā)明的多屏拼接裝置實施例三的結(jié)構(gòu)示意圖，在本實 施例中，與上述實施例二中的方案的不同之處主要在于，本實施例中的方案對 顯示模塊104進行了進一步的細化。
如圖3所示，在本實施例的多屏拼接裝置中，顯示模塊104包括有
與高速計算機交換接口設(shè)備102連接的處理單元10"，用于接收所述分割 后的圖像數(shù)據(jù)，并在按拼接單元的物理分辨率產(chǎn)生對應(yīng)的掃描時序后，將該分 割后的圖像數(shù)據(jù)在所述掃描時序的控制下發(fā)送給對應(yīng)的拼接單元進行顯示；
與處理單元1041連接的存儲單元1042,用于將所述分割后的圖像數(shù)據(jù)予 以儲存，其中，該儲存可以是臨時性存儲。
根據(jù)本實施例中的方案，顯示模塊104中的存儲單元1042可以對分割后的 圖像數(shù)據(jù)進行存儲，可以對分割后的圖像數(shù)據(jù)予以緩存，以保證將圖像數(shù)據(jù)傳 輸?shù)狡唇訂卧牧鲿承?，從而使得高分辨率顯示環(huán)境中的圖像顯示的流暢性更 強，避免了圖像閃爍等情況的發(fā)生。
其中，上述處理單元，可以是GPU,也可以是FPGA,或者是其他可以實 現(xiàn)圖像數(shù)據(jù)收發(fā)及圖像轉(zhuǎn)換等功能的相關(guān)設(shè)備，在此不予多加贅述。
本實施例中的其他技術(shù)特征與上述實施例三中的相同，在此不予贅述。實施例四
參見圖4所示，是本發(fā)明的多屏拼接裝置實施例四的結(jié)構(gòu)示意圖，在本實 施例中，所迷交換設(shè)備為交換機，所述計算機、以及各顯示模塊與該交換機相 連接，所述成像沖莫塊與所述計算機相連接。
如圖4所示，本實施例中的多屏拼接裝置包括有帶高速計算機交換接口 (圖中未示出)的成像模塊101、計算機103、交換機105、以及至少一個帶高 速計算機交換接口 (圖中未示出)的顯示模塊104,任意一個顯示模塊104與 高分辨率顯示環(huán)境的至少一個4并沖妾單元相對應(yīng)，計算才幾103、各顯示才莫塊104 分別與交換機105相連接，成像模塊101與計算機103相連接，其中，
成像模塊101,用于接收所述計算機103發(fā)送的運算及分割圖像的指令， 根據(jù)所述指令運算產(chǎn)生所需圖像數(shù)據(jù)，并根據(jù)高分辨率顯示環(huán)境中的拼接單元 的行列配置、以及各拼接單元的分辨率對圖像數(shù)據(jù)進行分割，并將分割后的圖 像數(shù)據(jù)通過計算機103，由計算機103將該分割后的圖像數(shù)據(jù)通過交換機105 傳輸給對應(yīng)的顯示模塊104,其中在成像模塊101的相關(guān)配置參數(shù)中，設(shè)有拼 接單元的行列配置、各拼接單元的分辨率等相關(guān)信息；
交換機105，用于實現(xiàn)計算機103與顯示才莫塊104之間的凄t據(jù)傳遞；
計算機103，用于向成像模塊101發(fā)送運算及分割圖像的指令；
各顯示模塊104,用于接收通過所述交換機105傳送的所述分割后的圖像 數(shù)據(jù)，并按拼接單元的物理分辨率產(chǎn)生對應(yīng)的掃描時序后，將該分割后的圖像 數(shù)據(jù)在所述掃描時序的控制下發(fā)送給對應(yīng)的拼接單元進行顯示。
其中，為了保證數(shù)據(jù)傳輸?shù)乃俾?，該交換機105可以是千兆交換機或者千 兆以上交換機。
根據(jù)本實施例中的多屏拼接裝置，在需要進行多屏顯示時，計算機103向 成像模塊101發(fā)送運算及分割圖像的指令，成像模塊101接收該指令，根據(jù)所 述指令運算產(chǎn)生所需圖像數(shù)據(jù)，并根據(jù)高分辨率顯示環(huán)境中的拼接單元的行列配置、以及各拼接單元的分辨率對圖像數(shù)據(jù)進行分割，并將分割后的圖像數(shù)據(jù)
發(fā)送給計算機103，由計算機103通過交換機105傳輸給對應(yīng)的顯示模塊104, 顯示模塊104接收到分割后的圖像數(shù)據(jù)后，按拼接單元的物理分辨率產(chǎn)生對應(yīng) 的掃描時序后，將該分割后的圖像數(shù)據(jù)在所述掃描時序的控制下發(fā)送給對應(yīng)的 拼接單元進4于顯示。
在本實施例中的多屏拼接裝置中，成像模塊101以及各顯示模塊104帶有 高速計算機交換接口 ，而高速計算機交換接口可以為數(shù)據(jù)傳輸提供足夠的高帶 寬，因此，成像模塊101通過高速計算機交換接口向計算機103傳輸分割后的 圖像數(shù)據(jù)時、以及計算機103通過交換機向顯示模塊104傳輸分割后的圖像數(shù) 據(jù)時，不會遇到由于帶寬限制所造成的數(shù)據(jù)傳輸?shù)钠款i，從而可以保證最終顯 示的圖像具有極高的分辨率及良好的實時性。
此外，在現(xiàn)有技術(shù)的多屏拼接方案中，成像模塊是通過其具有的兩個圖像 輸出口來輸出分割處理后的可顯示的圖像數(shù)據(jù)，因此，其通常只能輸出偶數(shù)行 列配置的相關(guān)圖像數(shù)據(jù)，而無法輸出奇數(shù)行列配置的圖像數(shù)據(jù)。然而，根據(jù)本 實施例中的方案，本實施例中的成像模塊101是通過所具有的高速計算機交換 接口與計算機103相連接，通過高速計算機交換接口實現(xiàn)數(shù)據(jù)交互，高速計算 機交換接口為其數(shù)據(jù)傳輸提供了高帶寬，因此，其可以輸出任意行列配置的圖 像數(shù)據(jù)，不僅輸出偶數(shù)行列配置的相關(guān)圖像數(shù)據(jù)，還可以輸出奇數(shù)行列配置的 相關(guān)圖像數(shù)據(jù)。
其中，由于顯卡不僅帶有圖像視頻輸出口，還帶有高速計算機交換接口， 因此，可以是通過采用顯卡來構(gòu)成本發(fā)明方案中所使用的這種帶高速計算機交 換接口的成像模塊101,因交換機是網(wǎng)絡(luò)交換機，顯卡不可能直接支持這種接 口，考慮到成本問題，可以是通過采用FPGA來構(gòu)成本發(fā)明方案中的帶高速計 算機交換接口的顯示模塊104,具體方式在此不予贅述。
據(jù)此，本發(fā)明的方案可以應(yīng)用于具備任意行列配置的高分辨率顯示環(huán)境中， 因此，當(dāng)高分辨率顯示環(huán)境的拼接單元的行列配置、或者拼接單元的分辨率發(fā) 生了改變時，可以只需對成像模塊101分割圖像時所依賴的拼接單元的行列配置、以及各拼接單元的分辨率等相關(guān)參數(shù)進行改變即可，此時的過程具體可以
是
計算機103向成像模塊101發(fā)送更換消息，該更換消息中包括有新的拼接 單元的行列配置、和/或新的拼接單元的分辨率等信息；
成像模塊101接收該更換消息后，根據(jù)所述更換消息使用該更換消息中的 新的拼接單元的行列配置更新配置參數(shù)中的^R妄單元的4亍列配置、和/或該新的 拼接單元的分辨率更新配置參數(shù)中的相應(yīng)的拼接單元的分辨率。
實施例五
參見圖5所示，是本發(fā)明的多屏拼接裝置的實施例五的結(jié)構(gòu)示意圖，本實 施例與上述實施例四的不同之處主要在于，本實施例中的方案對成像模塊進行 了進步的細化。
如圖5所示，在本實施例的多屏拼接裝置中，成傳4莫塊101包括
與計算機103連接的GPU1012,用于根據(jù)所接收到的運算及分割圖像的指 令運算產(chǎn)生所需圖像數(shù)據(jù)，并根據(jù)所述高分辨率顯示環(huán)境中的拼接單元的行列 配置、以及各拼接單元的分辨率對圖像數(shù)據(jù)進行分割，并將分割后的圖像數(shù)據(jù) 發(fā)送給計算機103，由計算機103通過所述高速計算機交換接口設(shè)備102傳輸 給對應(yīng)的顯示模塊104;
以及與所述GPU1012連接的存儲器1011，用于存儲所述圖像數(shù)據(jù)。
其中，為了能夠支持對足夠高分辨率的圖像數(shù)據(jù)進行顯示，上述存儲器 1011可以是具備高容量的大容量顯存，其存儲形式可以是臨時性存儲。
才艮據(jù)本實施例中的多屏拼接裝置，在需要進行多屏顯示時，在計算機103 將需要進行顯示的圖像數(shù)據(jù)發(fā)送給成像模塊101后，成像模塊101將該圖像數(shù) 據(jù)存儲到存儲器1011，其中該圖像數(shù)據(jù)在存儲器1011中的分布方式與最終輸 出到高分辨率顯示環(huán)境中后的拼接圖像相一致，計算機103向成像模塊101發(fā) 送分割圖像的指令，成像模塊101接收該指令，從存儲器1011中讀取出圖像數(shù)據(jù)，并根據(jù)高分辨率顯示環(huán)境中的拼接單元的行列配置、以及各拼接單元的分 辨率對圖像數(shù)據(jù)進行分割，并將分割后的圖像數(shù)據(jù)發(fā)送給計算機103，由計算
機103通過交換機105傳輸給對應(yīng)的顯示模塊104,顯示模塊104接收到分割
后的圖像數(shù)據(jù)，按拼接單元的物理分辨率產(chǎn)生對應(yīng)的掃描時序后，將該分割后
的圖像數(shù)據(jù)在所述掃描時序的控制下發(fā)送給對應(yīng)的4并接單元進行顯示。
其中，在上述說明中，是以先發(fā)送需要顯示的圖像數(shù)據(jù)、再發(fā)送分割圖像 的指令進行說明，根據(jù)實際應(yīng)用需要的不同，也可以是將需要顯示的圖像數(shù)據(jù) 和分割圖像的指令同時向成像模塊101發(fā)送，在此不予贅述。
本實施例中的其他技術(shù)特征與上述實施例四中的相同，在此不予贅述。 實施例六
參見圖6所示，是本發(fā)明的多屏拼接裝置實施例六的結(jié)構(gòu)示意圖，在本實 施例中，與上述實施例五中的方案的不同之處主要在于，本實施例中的方案對 顯示模塊104進行了進一步的細化。
如圖6所示，在本實施例的多屏拼接裝置中，顯示模塊104包括有
與交換機105連接的處理單元1041，用于接收所述分割后的圖像數(shù)據(jù)，并 在按拼接單元的物理分辨率產(chǎn)生對應(yīng)的掃描時序后，將該分割后的圖像數(shù)據(jù)在 所述掃描時序的控制下發(fā)送給對應(yīng)的拼接單元進行顯示；
與處理單元1041連接的存儲單元1042，用于將所述分割后的圖像數(shù)據(jù)予 以儲存，其中，該儲存可以是臨時性存儲。
根據(jù)本實施例中的方案，顯示模塊104中的存儲單元1042可以對分割后的 圖像數(shù)據(jù)進行存儲，可以對分割后的圖像數(shù)據(jù)予以緩存，以保證將圖像數(shù)據(jù)傳 輸?shù)狡唇訂卧牧鲿承裕瑥亩沟酶叻直媛曙@示環(huán)境中的圖像顯示的流暢性更 強，避免了圖像閃爍等情況的發(fā)生。
其中，因所述交換機是網(wǎng)絡(luò)交換機，顯卡不可能直接支持這種接口，考慮 到成本問題，可以是通過釆用FPGA來構(gòu)成本發(fā)明方案中的上述處理單元，或者是其他可以實現(xiàn)圖像數(shù)據(jù)收發(fā)及圖像轉(zhuǎn)換等功能的相關(guān)設(shè)備，在此不予多加贅述。
本實施例中的其他技術(shù)特征與上述實施例三中的相同，在此不予贅述。
根據(jù)上述各實施例中的各多屏拼接裝置，本發(fā)明還提供該多屏拼接裝置的 多屏拼接方法，具體的多屏拼接方式與上述多屏拼接裝置中的闡述相同，在此 不予多加贅述。
以上所述的本發(fā)明的實施方式，僅僅是對本發(fā)明的其中幾個較佳實施例的 具體說明，并不構(gòu)成對本發(fā)明保護范圍的限定。任何在本發(fā)明的精神和原則之 內(nèi)所作的修改、等同替換和改進等，均應(yīng)包含在本發(fā)明的權(quán)利要求保護范圍之 內(nèi)。
權(quán)利要求
1、一種多屏拼接裝置，其特征在于，包括帶高速計算機交換接口的成像模塊、計算機、交換設(shè)備、以及至少一個帶高速計算機交換接口的顯示模塊，所述成像模塊，用于接收所述計算機發(fā)送的運算及分割圖像的指令，根據(jù)所述指令運算產(chǎn)生所需圖像數(shù)據(jù)，并根據(jù)所述高分辨率顯示環(huán)境的拼接單元的行列配置、以及各拼接單元的分辨率對圖像數(shù)據(jù)進行分割，并將分割后的圖像數(shù)據(jù)通過所述交換設(shè)備傳輸給對應(yīng)的顯示模塊；所述計算機，用于向所述成像模塊發(fā)送所述運算及分割圖像的指令；所述顯示模塊，用于接收所述分割后的圖像數(shù)據(jù)，并按顯示單元的物理分辨率產(chǎn)生對應(yīng)的掃描時序后，將該分割后的圖像數(shù)據(jù)在所述掃描時序的控制下發(fā)送給對應(yīng)的拼接單元進行顯示。
2、 根據(jù)權(quán)利要求1所述的多屏拼接裝置，其特征在于，所述交換設(shè)備分別 與所述成像模塊、各所述顯示模塊以及所述計算機相連接，所述交換設(shè)備為高 速計算機交換接口 i殳備。
3、 根據(jù)權(quán)利要求2所述的多屏拼接裝置，其特征在于，所述高速計算機交 換接口設(shè)備為PCI-Express底板。
4、 根據(jù)權(quán)利要求2或3所述的多屏拼接裝置，其特征在于所述成像模塊包括與所述高速計算機交換接口設(shè)備連接的GPU，用于根 據(jù)所述指令運算產(chǎn)生所需圖像數(shù)據(jù)，并根據(jù)所述高分辨率顯示環(huán)境的拼接單元 的行列配置、以及各拼接單元的分辨率對圖像數(shù)據(jù)進行分割，并將分割后的圖 像數(shù)據(jù)通過所述高速計算機交換接口設(shè)備傳輸給對應(yīng)的顯示模塊；與所述GPU 連接的存儲器，用于存儲所述圖像數(shù)據(jù)；和/或所述顯示模塊包括與所述高速計算機交換接口設(shè)備連接的處理單元，用 于接收所述分割后的圖像數(shù)據(jù)，并按顯示單元的物理分辨率產(chǎn)生對應(yīng)的掃描時 序后將該分割后的圖像數(shù)據(jù)在此掃描時序的控制下發(fā)送給對應(yīng)的拼接單元進行顯示；與所述處理單元連接的存儲單元，用于將所述分割后的圖像數(shù)據(jù)予以儲存。
5、 根據(jù)權(quán)利要求4所述的多屏拼接裝置，其特征在于 所述處理單元為GPU、或者FPGA;和/或所述存儲單元的儲存為臨時性存儲。
6、 根據(jù)權(quán)利要求1所述的多屏拼接裝置，其特征在于，所述交換設(shè)備同時 與所述計算機、以及各所述顯示模塊相連接，所述成像模塊與所述計算機相連 接，所述交換設(shè)備為交換機，所述成像設(shè)備分割后的圖像數(shù)據(jù)通過所述計算機、 所述交換設(shè)備傳輸給對應(yīng)的各所述顯示模塊。
7、 根據(jù)權(quán)利要求6所述的多屏拼接裝置，其特征在于，所述交換機為千兆 交換機或者千兆以上交換機。
8、 根據(jù)權(quán)利要求6或7所述的多屏拼接裝置，其特征在于所述成像才莫塊包括與所述計算機連接的GPU,用于根據(jù)所述指令運算產(chǎn) 生所需圖像數(shù)據(jù)，并根據(jù)所述高分辨率顯示環(huán)境的拼接單元的行列配置、以及 各拼接單元的分辨率對圖像數(shù)據(jù)進行分割，并將分割后的圖像數(shù)據(jù)通過所述計 算機、所述交換機傳輸給對應(yīng)的顯示模塊；與所述GPU連接的存儲器，用于存 儲所述圖像數(shù)據(jù)；和/或所述顯示模塊包括與所述交換機連接的處理單元，用于接收所述分割后 的圖像數(shù)據(jù)，并按顯示單元的物理分辨率產(chǎn)生對應(yīng)的掃描時序后將該分割后的 圖像數(shù)據(jù)在此掃描時序的控制下發(fā)送給對應(yīng)的4并接單元進行顯示；與所述處理 單元連接的存儲單元，用于將所述分割后的圖4象數(shù)據(jù)予以儲存。
9、 根據(jù)權(quán)利要求7所述的多屏拼接裝置，其特征在于所述處理單元為GPU、或者FPGA;和/或所述存儲單元的儲存為臨時性存儲。
10、 一種如權(quán)利要求1所述的多屏拼接裝置的多屏拼接方法，包括步驟 所述計算機向所述成像模塊發(fā)送運算及分割圖像的指令；所述成像才莫塊接收所述指令，根據(jù)所述指令運算產(chǎn)生所需圖像數(shù)據(jù)，并根 據(jù)所述指令、所述高分辨率顯示環(huán)境的拼接單元的行列配置、以及各拼接單元 的分辨率對圖像數(shù)據(jù)進行分割，并將分割后的圖像數(shù)據(jù)通過所述交換設(shè)備發(fā)送 給所述顯示模塊；所述顯示模塊接收所述分割后的圖像數(shù)據(jù)，并按顯示單元的物理分辨率產(chǎn) 生對應(yīng)的掃描時序后將該分割后的圖像數(shù)據(jù)在此掃描時序的控制下發(fā)送給對應(yīng) 的拼接單元進行顯示。
11 、根據(jù)權(quán)利要求10所述的多屏拼接裝置的多屏拼接方法，其特征在于， 還包括步驟所述顯示模塊將接收到的圖像數(shù)據(jù)予以儲存；和/或所述計算機向所述成傳4莫塊發(fā)送更換消息，所述更換消息中包括有新的拼 接單元的行列配置、和/或新的拼接單元的分辨率；所述成像才莫塊接收所述更換消息，根據(jù)所述更換消息更新拼接單元的行列 配置、和/或拼接單元的分辨率。
12、根據(jù)權(quán)利要求11所述的多屏拼接裝置的多屏拼接方法，其特征在于， 所述儲存為臨時性存儲。
全文摘要
一種多屏拼接裝置及其多屏拼接方法，該裝置包括有帶高速計算機交換接口的成像模塊、計算機、交換設(shè)備、以及至少一個帶高速計算機交換接口的顯示模塊，成像模塊分割后的圖像數(shù)據(jù)通過交換設(shè)備傳輸給對應(yīng)的顯示模塊，顯示模塊將該分割后的圖像數(shù)據(jù)發(fā)送給對應(yīng)的拼接單元進行顯示。本發(fā)明方案中的成像模塊以及各顯示模塊帶有高速計算機交換接口，而高速計算機交換接口可以為數(shù)據(jù)傳輸提供足夠的高帶寬，從而可以保證最終顯示的圖像具有極高的分辨率及良好的實時性，可以輸出超高分辨率的圖像、且具備較好的實時性。
文檔編號G06F3/14GK101615108SQ20091004135
公開日2009年12月30日 申請日期2009年7月24日 優(yōu)先權(quán)日2009年7月24日
發(fā)明者于文高, 劉文軍, 潘遠雄 申請人:廣東威創(chuàng)視訊科技股份有限公司