專利名稱：信號傳送系統(tǒng)和信號轉(zhuǎn)換電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于傳送數(shù)據(jù)信號的傳送系統(tǒng)，并涉及用于將并行信號轉(zhuǎn)換成串行信 號并且傳送的傳送系統(tǒng)。
背景技術(shù)：
在最近的用于高速傳送數(shù)據(jù)信號的系統(tǒng)中，常使用諸如IEEE1394、通用串行總線 或以太網(wǎng)(注冊商標(biāo))等的串行信號傳送系統(tǒng)。這些傳送系統(tǒng)中的每一個包含用于將并 行信號轉(zhuǎn)換成串行信號的串行化器IC ；用于將由串行化器IC轉(zhuǎn)換的串行信號傳送到解串 器IC的傳送線；和用于接收從傳送線傳送的串行信號并重新將其轉(zhuǎn)換成并行信號的解串 器IC0在這些串行信號傳送系統(tǒng)中，在使用具有η位輸入端子的串行化器IC的情況下， 被輸入到串行化器IC的并行信號不總是限于η位并行信號。在輸入信號是m位(m是比η 小的整數(shù))并行信號的情況下，與(n-m)位對應(yīng)的輸入端子是不使用的冗余輸入端子。這 些冗余輸入端子由于處于浮置(floating)狀態(tài)而易受噪聲影響，這導(dǎo)致串行化器IC中的 錯誤動作。因此，諸如電源或地的穩(wěn)定電壓電平的布線或圖案通過低或高電阻的電阻器與冗 余輸入端子連接。通過這種結(jié)構(gòu)，防止冗余輸入端子進(jìn)入浮置狀態(tài)，由此抑制外生噪聲。但是，在這種串行信號傳送系統(tǒng)的情況下，雖然外生噪聲可被抑制，但是，由高速 數(shù)字信號的傳送導(dǎo)致的輻射噪聲不能被抑制。即，被傳送的數(shù)字信號的單位時間信號躍遷 次數(shù)增加得越多，串行信號的諧波成分就增加，并且產(chǎn)生輻射噪聲。在根據(jù)IEEE1394的串行信號傳送系統(tǒng)中，在日本專利申請公開 No. 2001-036590 (專利文獻(xiàn)1)中提出了作為被傳送的串行信號的預(yù)處理將串行信號編碼 的技術(shù)。即，公開這樣一種技術(shù)，即，當(dāng)輸入的并行信號被轉(zhuǎn)換成串行信號時，并行信號通過 使用邏輯電路根據(jù)預(yù)定規(guī)則被重新布置并被編碼，由此抑制信號的躍遷次數(shù)。但是，在專利文獻(xiàn)1公開的串行信號傳送系統(tǒng)中，必須在并行信號被輸入到串行 化器IC之前由邏輯電路對它們執(zhí)行編碼處理。因此，必須向編碼處理添加串行化器IC以外 的特定電路，其成本非常高，并且，這種結(jié)構(gòu)不能被簡單地應(yīng)用于一般的通用串行化器IC。在以上的穩(wěn)定電壓電平的布線或圖案與冗余輸入端子連接的串行信號傳送系統(tǒng) 的情況下，串行化器IC以預(yù)定的次序重新布置η位的輸入并行信號并且作為在時間上連續(xù) 的位圖案的串行信號傳送它們。因此，來自冗余輸入端子的位信號也被轉(zhuǎn)換成串行信號。 即，如下信號被傳送如果冗余輸入端子與電源連接則該信號總是固定為“ 1”，并且如果冗 余輸入端子接地則該信號總是固定為“0”。因此，由于來自上述的冗余輸入端子的位信號是恒定的，所以，以1/2的概率在恒 定信號與該信號前后的位信號中的每一個之間出現(xiàn)信號的躍遷。這種信號躍遷在串行信號 傳送中基本上是不必要的。如果信號躍遷被消除，那么可以在不對串行信號傳送施加影響 的情況下抑制產(chǎn)生的輻射噪聲。

發(fā)明內(nèi)容
本發(fā)明的一個方面是提供可通過有效并且簡單的結(jié)構(gòu)抑制在經(jīng)串行化器單元轉(zhuǎn) 換的串行信號中可出現(xiàn)的信號躍遷的串行信號傳送系統(tǒng)。根據(jù)本發(fā)明的一個方面，一種信號傳送系統(tǒng)包括第一并行信號布線；第二并行 信號布線；串行化器單元，該串行化器單元包含與第一并行信號布線連接的多個并行信號 輸入端子、用于將從所述多個并行信號輸入端子輸入的并行信號轉(zhuǎn)換成串行信號的串行轉(zhuǎn) 換單元、和用于輸出轉(zhuǎn)換后的串行信號的串行信號輸出單元；解串器單元，該解串器單元包 含用于輸入來自串行化器單元的串行信號的串行信號輸入單元、用于將從串行信號輸入單 元輸入的串行信號重新轉(zhuǎn)換成并行信號的并行轉(zhuǎn)換單元、和用于將轉(zhuǎn)換后的并行信號輸出 到第二并行信號布線的多個并行信號輸出端子；以及用于連接串行化器單元和解串器單元 的傳送線，其中，與并行信號輸入端子連接的第一并行信號布線中的一個布線被分支為多 個布線，由此形成分支布線，分支布線與并行信號輸入端子連接，并且，當(dāng)從分支布線輸入 的信號中的每一個被串行轉(zhuǎn)換單元轉(zhuǎn)換時，該信號被轉(zhuǎn)換成串行信號以在時間上與從所述 一個布線輸入的信號連續(xù)。根據(jù)本發(fā)明的另一方面，一種信號傳送系統(tǒng)包括輸入來自第一并行信號布線的 第一并行信號的串行化器單元，將第二并行信號輸出到第二并行信號布線的解串器單元， 用于將來自串行化器單元的串行信號傳送到解串器單元的傳送線，其中，串行化器單元將 第一并行信號轉(zhuǎn)換成串行信號并將串行信號輸出到傳送線；并且，解串器單元將來自傳送 線的串行信號轉(zhuǎn)換成第二并行信號，其中，第一并行信號布線中的一個布線被分支為多個 布線，由此形成分支布線，分支布線與串行化器單元連接，并且，串行化器單元將來自分支 布線的信號轉(zhuǎn)換成所述串行信號的一部分以在時間上與從所述一個布線輸入的信號連續(xù)。參照附圖閱讀以下的說明，本發(fā)明的以上和其它的目的將變得更加明顯。


圖1是示出第一實施例中的傳送系統(tǒng)的安裝結(jié)構(gòu)的示意圖。圖2是示出在第一實施例中傳送的串行信號波形的示意圖。圖3是示出實驗例1和比較實驗例1的寬帶頻譜的曲線圖。圖4是示出第一實施例中的另一例子的示意圖。圖5是示出第二實施例中的例子的示意圖。圖6是示出第二實施例中的另一例子的示意圖。圖7是示出在第二實施例中傳送的串行信號波形的示意圖。圖8是示出比較例1中的另一例子的示意圖。圖9是示出在第二實施例中傳送的串行信號波形的示意圖。
具體實施例方式現(xiàn)在將參照附圖描述本發(fā)明的示例性實施例。第一實施例圖1是示出本發(fā)明的第一實施例中的信號傳送系統(tǒng)100的結(jié)構(gòu)的示意圖。
實施例1在圖1中，信號傳送系統(tǒng)100包含串行化器IC(串行化器單元)101和解串器 IC (解串器單元)104。串行化器IC 101具有多個(η個)輸入端子(并行信號輸入端子)。 解串器IC 104與輸入端子對應(yīng)地具有η個輸出端子(并行信號輸出端子)。在圖1中，示 出28個輸入端子。對于串行化器IC 101設(shè)置分別用于將從所述η個輸入端子輸入的并行信號轉(zhuǎn)換 成以預(yù)定次序串行化的串行信號的串行轉(zhuǎn)換單元105。在圖1中，設(shè)置四個串行轉(zhuǎn)換單元 105，并且，七個并行信號被輸入到串行轉(zhuǎn)換單元中的每一個。對于串行化器IC 101設(shè)置分 別用于在傳送之前暫時存儲經(jīng)串行轉(zhuǎn)換單元105轉(zhuǎn)換的串行信號的輸出緩沖器(串行信號 輸出單元)106。在圖1中，設(shè)置四個輸出緩沖器106。對于解串器IC 104設(shè)置分別用于輸入從串行化器IC 101傳送的串行信號的輸 入緩沖器(串行信號輸入單元)107。在圖1中，設(shè)置四個輸入緩沖器107。對于解串器IC 104設(shè)置分別用于將由輸入緩沖器107接收的串行信號重新轉(zhuǎn)換成η個并行信號的并行轉(zhuǎn) 換單元108。在圖1中，設(shè)置四個并行轉(zhuǎn)換單元108。從并行轉(zhuǎn)換單元中的每一個輸出七個 并行信號。串行轉(zhuǎn)換單元105的數(shù)量、并行轉(zhuǎn)換單元108的數(shù)量、輸出緩沖器106的數(shù)量和輸 入緩沖器107的數(shù)量不限于以上的值。被輸入到串行轉(zhuǎn)換單元105的并行信號的數(shù)量和從 并行轉(zhuǎn)換單元108輸出的并行信號的數(shù)量也不限于以上的值。根據(jù)信號傳送系統(tǒng)的形式設(shè) 定它們。在串行化器IC 101和解串器IC 104之間設(shè)置用于傳送串行信號的傳送線103。在 圖1中，傳送線103是差動信號傳送線。可以使用用于將單個端的并行信號轉(zhuǎn)換成LVDS (低 電壓差動信號化)的串行信號的LVDS驅(qū)動器，作為串行化器IC 101。可以使用用于將LVDS 串行信號轉(zhuǎn)換成單個端的并行信號的LVDS接收器，作為解串器IC104。雖然傳送線103被 假定為差動信號傳送線，但是本發(fā)明不限于它們，而可以是單個傳送線。在信號傳送系統(tǒng)100中，由與以上串行信號的系統(tǒng)不同的系統(tǒng)傳送時鐘信號。第 一時鐘信號布線與串行化器IC 101的時鐘信號輸入端子連接。附圖標(biāo)記102表示用于在 串行化器IC 101和解串器IC 104之間傳送時鐘信號的時鐘信號傳送線。第二時鐘信號布 線與解串器IC104的時鐘信號輸出端子連接。時鐘信號傳送線102也以與傳送線103類似 的方式采用差動信號傳送線。在信號傳送系統(tǒng)100中，與在串行化器IC 101中將并行信號轉(zhuǎn)換成串行信號以及 在解串器IC 104中將串行信號轉(zhuǎn)換成并行信號同步地傳送時鐘信號。因此，還對于串行化 器IC 101設(shè)置諸如多路復(fù)用器等的PLL(鎖相環(huán))105a和時鐘信號的輸出緩沖器(時鐘信 號輸出單元)106a。類似地，解串器IC 104包含諸如多路分解器等的PLL 108a ；和時鐘信 號的輸入緩沖器(時鐘信號輸入單元)107a。由m個(m是比η小的整數(shù))布線構(gòu)成的第一并行信號布線10與串行化器IC 101 的輸入端子連接。從第一并行信號布線10輸入由并行的m個位數(shù)據(jù)構(gòu)成的并行信號。因 此，串行化器IC 101的所述η個輸入端子中的(n-m)個端子變成不與第一并行信號布線連 接的冗余輸入端子。在圖1中，第一并行信號布線的布線數(shù)量等于24并且冗余輸入端子的 數(shù)量等于3。冗余輸入端子分別由inb、inc和ind表示。鄰近冗余輸入端子inb、inc和ind的輸入端子被假定為ina。冗余輸入端子的數(shù)量不限于3個。在第一并行信號布線10中，與輸入端子ina連接的布線IOa在分支點202處被分 支成三個分支布線IObUOc和10d。分支布線IOb與輸入端子inb連接。分支布線IOc與 輸入端子inc連接。分支布線IOd與輸入端子ind連接。從布線IOa輸入到輸入端子ina 的位信號被定義為基準(zhǔn)位信號。從分支布線IObUOc和IOd輸入到冗余輸入端子inb、inC 和ind的位信號分別被定義為分支位信號。串行轉(zhuǎn)換單元105以這樣一種方式動作，即，在 從串行化器IC 101傳送的串行信號中，從輸入端子ina輸入的基準(zhǔn)位信號和從冗余輸入端 子inb、inc和ind輸入的分支位信號被轉(zhuǎn)換成在時間上連續(xù)的位。由m個(m是比η小的整數(shù))布線構(gòu)成的第二并行信號布線11與解串器IC 104 連接。從第二并行信號布線11輸出由m個位數(shù)據(jù)的并行信號構(gòu)成的并行信號。因此，解串 器IC 104的所述η個輸出端子中的(n-m)個端子變成不與第二并行信號布線11連接的冗 余輸出端子。在圖1中，第二并行信號布線11的布線數(shù)量等于24并且冗余輸出端子的數(shù) 量等于3。冗余輸出端子分別由otb、otc和otd表示。鄰近冗余輸出端子otb、otc和otd 的輸出端子被假定為ota。由otb、otc和otd表示的冗余輸入端子是不與第二并行信號布 線11、其它電路元件、電源和地等連接的未連接端子。鄰近冗余輸出端子的輸出端子被假定 為ota。冗余輸出端子的數(shù)量不限于3個。來自第一并行信號布線10的四個布線(包含布線10a)和在布線IOa的分支點 202處分支的三個布線IObUOc和IOd被輸入到串行轉(zhuǎn)換單元105中的一個。在圖2中示 出此時被傳送到傳送線103的串行信號的波形。在圖2中，從左起的第一位到第四位是來 自第一并行信號布線10的位信號。第4位是來自布線IOa的基準(zhǔn)位信號。第五位到第七 位是來自三個分支布線IObUOc和IOd的分支位信號。作為分失位信號的第5位到第7位 中每一個的波形保持在與作為基準(zhǔn)位信號的第4位信號的信號電平相同的信號電平上。因 此，第4位到第7位的信號電平總是被設(shè)為相同的高電平或低電平，并且不出現(xiàn)信號躍遷。比較例1圖8是示出常規(guī)的信號傳送系統(tǒng)300的示意圖。在信號傳送系統(tǒng)300中，串行化 器IC 101的冗余輸入端子inb、inc和ind通過電阻電路元件201接地。因此，總是為低的 信號電平的固定信號被輸入到冗余輸入端子。在圖8中，與圖1相同的部件由相同的附圖 標(biāo)記表示，并且，省略它們的描述。在信號傳送系統(tǒng)300中，來自第一并行信號布線10的四個布線(包含布線10a)和 與第一并行信號布線10不同的三個布線IObUOc和IOd被輸入到串行轉(zhuǎn)換單元105中的 一個。在圖9中示出此時被傳送到傳送線103的串行信號的波形。在圖9中，從左起的第 一位到第四位是來自總線布線10的位信號。第4位是來自布線IOa的位信號。第五位到 第七位是來自三個分支布線IObUOc和IOd的位信號。來自三個分支布線IObUOc和IOd 的位信號總是被固定到低電平。因此，當(dāng)?shù)?位信號處于高電平時，與圖2所示的串行信號 波形相比，信號躍遷多出現(xiàn)一次。實驗例1執(zhí)行用于驗證圖1所示的信號傳送系統(tǒng)100的輻射噪聲抑制效果的實驗。在實驗 例1中，從數(shù)據(jù)模式(pattern)產(chǎn)生器產(chǎn)生單位數(shù)據(jù)周期等于5nSec (包含Insec的躍遷時 間)并且振幅等于IV的數(shù)字信號的數(shù)據(jù)模式。數(shù)據(jù)模式是由28位的位數(shù)據(jù)構(gòu)成的串行信號。當(dāng)28位的數(shù)據(jù)模式由1和0的布局表達(dá)時，它被表達(dá)為1010100 01010111000011 0111111的位模式。根據(jù)數(shù)據(jù)模式被重復(fù)輸出的設(shè)定從數(shù)據(jù)模式產(chǎn)生器產(chǎn)生信號。通過將串行信號輸 入到頻譜分析器，獲得數(shù)據(jù)模式的寬帶頻譜的一部分，并且，在圖3中由實線示出該部分。比較實驗例1以與實驗例1類似的方式測量比較例1中的信號傳送系統(tǒng)300的輻射噪聲。在比 較實驗例1中，從數(shù)據(jù)模式產(chǎn)生器產(chǎn)生單位數(shù)據(jù)周期等于5nSec (包含Insec的躍遷時間) 并且振幅等于IV的數(shù)字信號的數(shù)據(jù)模式。數(shù)據(jù)模式是由28位的位數(shù)據(jù)構(gòu)成的串行信號。 當(dāng)28位的數(shù)據(jù)模式由1和0的布局表達(dá)時，它被表達(dá)為1010100 0101010 10000100111110 的位模式。通過將串行信號輸入到頻譜分析器，獲得數(shù)據(jù)模式的寬帶頻譜的一部分，并且，在 圖3中由虛線示出該部分。當(dāng)將實驗例1的數(shù)據(jù)模式與比較實驗例1的數(shù)據(jù)模式相比較時，它們在第14位到 第28位的兩個點上不同。即，在實驗例1的數(shù)據(jù)模式中的第7位、第14位、第21位和第28 位的四個點上的各電平總是等于它們的前一位數(shù)據(jù)(第6位、第13位、第20位和第27位) 的各電平。另一方面，在比較實驗例1的數(shù)據(jù)模式中的第7位、第14位、第21位和第28位 的四個點上的電平總是固定于0。因此，實驗例1的總躍遷次數(shù)比比較實驗例的躍遷次數(shù)小 2。雖然在實驗例1和比較實驗例1中使用的數(shù)據(jù)模式具有寬帶頻譜，但是圖3示出 通過在強(qiáng)度特別高的作為中心的150MHz周圍測量4MHz帶寬(橫軸表示0. 67MHz/lDiv)的 頻譜強(qiáng)度(縱軸表示5dB/lDiv)獲得的結(jié)果。頻譜分析器的測量條件被設(shè)為RBM = 120kHz 和VBW = 300kHz。從圖3可以理解，當(dāng)將實驗例1與比較實驗例1相比較時，實驗例1的測 量結(jié)果(實線)中的200MHz的峰值強(qiáng)度比比較實驗例1的測量結(jié)果(虛線)中的峰值強(qiáng) 度小約3dB。作為輻射噪聲抑制效果，3dB的值非常大。還能夠以圖1所示的冗余輸出端子Otb Otd如圖4所示的那樣通過高電阻的電 阻電路元件204接地或與電源連接的方式構(gòu)建。從輸出端子otb otd輸出的數(shù)據(jù)是從信 號布線IOa輸入到串行化器IC 101的位信號，并且，該位信號被從輸出端子ota輸出。如上所述，根據(jù)第一實施例的信號傳送系統(tǒng)100，可以極其簡單并且合理地實現(xiàn)串 行傳送線的輻射噪聲的抑制。由于從并行信號分支的分支位信號已被輸入到串行化器IC 101的冗余輸入端子inb、inc和ind，因此其難以受到外生噪聲的影響。還可同時防止串行 化器IClOl中的錯誤動作。第二實施例下面，將參照圖5描述本發(fā)明的第二實施例。圖5是示出第二實施例中的信號傳送 系統(tǒng)200的示意圖。本實施例中的信號傳送系統(tǒng)200是通過修改以上的第一實施例的一部 分獲得的系統(tǒng)，并且，在圖5中，與圖1中的部件相同的部件由相同的附圖標(biāo)記表示，并且， 省略它們的描述。如圖5所示，信號傳送系統(tǒng)200與上述的圖1中的信號傳送系統(tǒng)的不同之處在于， 通過由邏輯電路構(gòu)成的識別器件(選擇單元)206傳送來自輸出端子ota otd的四個位 信號。通過識別器件206輸出的信號線作為輸出位信號被連接為作為m個并行信號總線布線11之一。由于所有的四個位信號與圖7中的從布線IOa輸入的基準(zhǔn)位信號和在分支點 202處從布線IOa分支的分支位信號對應(yīng)，因此，如果不導(dǎo)致傳送錯誤，那么對于所有這四 個位信號傳送相同的數(shù)據(jù)。如果傳送線103上的信號受到外生噪聲等的影響，那么存在在來自輸出端子 ota otd之一的位信號中出現(xiàn)錯誤的可能性。此時，通過識別器件206進(jìn)行關(guān)于這四個位 信號的錯誤識別。在該錯誤識別中，假定這樣一種情況，即，由于通過串行化器IC 101分出 來的所有這四個位數(shù)據(jù)固有地為相同的位信號，因此通過得到這四個位數(shù)據(jù)的邏輯和輸出 正確的位信號。通過如上面提到的那樣傳送固有地相同的四個位信號并且通過使用四個位信號 進(jìn)行錯誤識別，可以提高確實要傳送的一個位信號的傳送可靠性。因此，根據(jù)本實施例，除 了串行信號的傳送中的諧波抑制的效果以外，獲得可提高特定信號(位信號)的傳送可靠 性這樣的效果。在以上的第一和第二實施例中描述的串行化器IC 101和解串器IC 104中的信號 的輸入/輸出數(shù)量、輸入/輸出系統(tǒng)、轉(zhuǎn)換系統(tǒng)和分支結(jié)構(gòu)等不被特別限制。參照它們中的 分支結(jié)構(gòu)，例如，可以使用圖6所示的具有用于將并行信號中的任意三個位信號中的每一 個分支為每兩個信號的分支點205的結(jié)構(gòu)。以上的任意三個位信號分別作為來自輸入端子 (并行信號輸入端子)ine、inf和ing的基本位數(shù)據(jù)被輸入。分別從輸入端子(并行信號 輸入端子)ine' >inf'和ing'輸入通過對這些基本位數(shù)據(jù)進(jìn)行分支獲得的分支數(shù)據(jù)。在 這種情況下，例如，傳送線103上的串行信號的波形如圖7所示的那樣。并且，在這種情況 下，由于單位時間的信號躍遷次數(shù)減少到比圖8所示的現(xiàn)有技術(shù)小的值，因此，可以獲得與 圖3所示的曲線圖類似的效果。本發(fā)明中的并行信號布線和串行化器IC 101的連接結(jié)構(gòu)用作信號轉(zhuǎn)換電路。如上所述，根據(jù)本發(fā)明的傳送系統(tǒng)對于有效抑制不必要的輻射的信號傳送系統(tǒng)是 有用的，并且特別適于需要使數(shù)據(jù)傳送穩(wěn)定化的信號傳送系統(tǒng)。根據(jù)本發(fā)明，可以在不增加其它的昂貴電路元件和部件等的情況下極其簡單并且 合理地實現(xiàn)串行傳送線的輻射噪聲的抑制。串行信號傳送系統(tǒng)自身變得難以受到外生噪聲 的影響。還可同時防止串行化器IC中的錯誤動作。雖然已參照示例性實施例說明了本發(fā)明，但應(yīng)理解，本發(fā)明不限于公開的示例性 實施例。以下的權(quán)利要求的范圍應(yīng)被賦予最寬的解釋以包含所有這些變更方式以及等同的 結(jié)構(gòu)和功能。本申請要求在2007年12月10日提交的日本專利申請No. 2007-317929和在2008 年10月24日提交的日本專利申請No. 2008-274350的益處，在此通過引用并入它們的全部內(nèi)容。
權(quán)利要求
一種信號傳送系統(tǒng)，包括第一并行信號布線(10)；第二并行信號布線(11)；串行化器單元(101)，該串行化器單元(101)包含與第一并行信號布線連接的多個并行信號輸入端子，用于將從所述多個并行信號輸入端子輸入的并行信號轉(zhuǎn)換成串行信號的串行轉(zhuǎn)換單元(105)，和用于輸出轉(zhuǎn)換后的串行信號的串行信號輸出單元(106)；解串器單元(104)，該解串器單元(104)包含用于輸入來自串行化器單元的串行信號的串行信號輸入單元(107)，用于將從串行信號輸入單元輸入的串行信號重新轉(zhuǎn)換成并行信號的并行轉(zhuǎn)換單元(108)，和用于將轉(zhuǎn)換后的并行信號輸出到第二并行信號布線的多個并行信號輸出端子；以及用于連接串行化器單元和解串器單元的傳送線(103)，其中，與并行信號輸入端子連接的第一并行信號布線中的一個布線(10a)被分支為多個布線，由此形成分支布線(10b、10c、10d)，分支布線與并行信號輸入端子連接，并且，當(dāng)從分支布線輸入的信號中的每一個信號被串行轉(zhuǎn)換單元轉(zhuǎn)換時，該信號被轉(zhuǎn)換成串行信號以在時間上與從所述一個布線輸入的信號連續(xù)。
2.根據(jù)權(quán)利要求1的信號傳送系統(tǒng)，其中，用于輸出從分支布線輸入到串行化器單元的位數(shù)據(jù)的并行信號輸出端子是未連接的端子。
3.根據(jù)權(quán)利要求1的信號傳送系統(tǒng)，其中，用于輸出從分支布線輸入到串行化器單元的位數(shù)據(jù)的所有并行信號輸出端子與電源 連接或接地。
4.根據(jù)權(quán)利要求1的信號傳送系統(tǒng)，其中，用于輸出從分支布線輸入到串行化器單元的位數(shù)據(jù)的并行信號輸出端子與用于選擇 并輸出并行信號輸出端子中的一個作為輸出位信號的選擇單元連接。
5.根據(jù)權(quán)利要求1的信號傳送系統(tǒng)，其中，對于串行轉(zhuǎn)換單元、串行信號輸出單元、串行信號輸入單元和并行轉(zhuǎn)換單元的全部，分 別設(shè)置相同數(shù)量的兩個或更多個單元。
6.根據(jù)權(quán)利要求1的信號傳送系統(tǒng)，其中， 傳送線是差動信號傳送線。
7.根據(jù)權(quán)利要求1的信號傳送系統(tǒng)，其中，串行化器單元(101)具有與第一時鐘信號布線連接的時鐘信號輸入端子、用于轉(zhuǎn)換時 鐘信號的PLL(105a)和用于輸出轉(zhuǎn)換后的時鐘信號的時鐘信號輸出單元(106a)；解串器單元(104)具有輸入來自串行化器單元的時鐘信號的時鐘信號輸入單元 (107a)、用于轉(zhuǎn)換來自時鐘信號輸入單元的時鐘信號的PLL(IOSa)和與第二時鐘信號布線 連接的時鐘信號輸出端子；并且，時鐘信號輸出單元和時鐘信號輸入單元通過時鐘信號傳送線(102)相互連接。
8.根據(jù)權(quán)利要求7的信號傳送系統(tǒng)，其中， 時鐘信號傳送線是差動信號傳送線。
9.一種信號轉(zhuǎn)換電路，包括 并行信號布線(10)；和串行化器單元(101)，該串行化器單元(101)包含 與并行信號布線連接的多個并行信號輸入端子，用于將從所述多個并行信號輸入端子輸入的并行信號轉(zhuǎn)換成串行信號的串行轉(zhuǎn)換單 元(105)，和用于輸出轉(zhuǎn)換后的串行信號的串行信號輸出單元(106)，其中，與并行信號輸入端子連接的并行信號布線中的一個布線(IOa)被分支為多個布 線，由此形成分支布線(10b、10c、IOd)，分支布線與并行信號輸入端子連接，并且，當(dāng)從分支 布線輸入的信號中的每一個信號通過串行轉(zhuǎn)換單元被轉(zhuǎn)換時，所述信號被轉(zhuǎn)換成串行信號 以在時間上與從所述一個布線輸入的信號連續(xù)。
10.一種信號傳送系統(tǒng)，包括輸入來自第一并行信號布線(10)的第一并行信號的串行化器單元(101)， 將第二并行信號輸出到第二并行信號布線(11)的解串器單元(104)， 用于將來自串行化器單元的串行信號傳送到解串器單元的傳送線(103)， 其中，串行化器單元(101)將第一并行信號轉(zhuǎn)換成串行信號并將串行信號輸出到傳送 線；并且，解串器單元(104)將來自傳送線的串行信號轉(zhuǎn)換成第二并行信號， 其中，第一并行信號布線中的一個布線(IOa)被分支為多個布線，由此形成分支布線 (10b、10c、10d)，分支布線與串行化器單元連接，并且，串行化器單元將來自分支布線的信 號轉(zhuǎn)換成所述串行信號的一部分以在時間上與從所述一個布線輸入的信號連續(xù)。
全文摘要
本申請?zhí)峁┬盘杺魉拖到y(tǒng)和信號轉(zhuǎn)換電路。在該信號傳送系統(tǒng)中，通過傳送線連接與第一并行信號布線連接的串行化器IC和與第二并行信號布線連接的解串器IC。在串行化器IC的輸入端子中，不與第一并行信號布線連接的冗余輸入端子與通過對第一并行信號布線進(jìn)行分支獲得的一個布線連接。當(dāng)并行信號被轉(zhuǎn)換成串行信號時，它們的位數(shù)據(jù)被配置成在時間上連續(xù)的串行信號。因此，串行信號的躍遷次數(shù)減少并且輻射噪聲可被抑制。
文檔編號G06F13/40GK101889273SQ20088011965
公開日2010年11月17日 申請日期2008年12月9日 優(yōu)先權(quán)日2007年12月10日
發(fā)明者西村晉一 申請人:佳能株式會社