專利名稱：交錯、串行化和去串行化照相機和鍵區(qū)數(shù)據(jù)的方法和電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及鍵區(qū)和照相機，更具體地說，涉及一起產(chǎn)生鍵區(qū)數(shù)據(jù)和照相機數(shù)據(jù)，并共享設(shè)備中的電子器件的操作。
背景技術(shù)：
在移動電話機或蜂窩電話機中常見鍵區(qū)和照相機。一般來說，鍵區(qū)和照相機的輸 入/輸出(I/O)操作是通過獨立且唯一的接口發(fā)送的。來自鍵區(qū)和照相機的數(shù)據(jù)可并行地 或者串行地發(fā)送，但是在現(xiàn)有應(yīng)用中，來自鍵區(qū)和照相機的數(shù)據(jù)未被多路復(fù)用或交錯。在許 多蜂窩電話機中，這些鍵區(qū)和照相機I/O信號是通過在翻蓋或滑蓋蜂窩電話機中使用的柔 性鉸鏈電纜發(fā)送的，不過是在分開的導(dǎo)線上發(fā)送的。蜂窩電話機和其它手持設(shè)備中的典型微處理器包括與鍵區(qū)之間的橫跨柔性鉸鏈 的并行接口。照相機信號也在其它導(dǎo)線上橫跨鉸鏈。如果鉸鏈中的導(dǎo)線傳送與照相機數(shù)據(jù) 交錯的鍵區(qū)數(shù)據(jù)，那么效率會更高。有利的是減少穿過柔性電纜運送的導(dǎo)線或線路的數(shù)目，本發(fā)明減少了需要橫跨鉸 鏈的線路的數(shù)目。

發(fā)明內(nèi)容
本發(fā)明提供通過共用導(dǎo)線，交錯比HSYNC時間周期慢的照相機和鍵區(qū)或其它串行數(shù)據(jù)。這里，術(shù)語“照相機”和“鍵區(qū)”被定義成包括產(chǎn)生如同這里所示的串行數(shù)據(jù)的其它 設(shè)備。盡管下面被表述成鍵盤數(shù)據(jù)，不過實際在上照相機HSYNC時間周期內(nèi)可傳送任意串 行數(shù)據(jù)。按照類似的方式，實際上具有HSYNC時間周期，并且在所述HSYNC時間周期內(nèi)其數(shù) 據(jù)信號沒有意義的任何數(shù)據(jù)可以和較慢的串行數(shù)據(jù)一起使用。即，LCD、視頻等可被多路復(fù) 用，在HSYNC期間，可以發(fā)送更慢的串行數(shù)據(jù)。由于在水平同步信號(HSYNC)或垂直同步信 號(VSYNC)期間不傳送照相機數(shù)據(jù)，因此可以發(fā)送鍵區(qū)數(shù)據(jù)。在本實施例中，在HSYNC時段 內(nèi)發(fā)送鍵區(qū)數(shù)據(jù)。由于鍵區(qū)數(shù)據(jù)以“人的”速度操作，并且經(jīng)常出現(xiàn)照相機HSYNC，因此用戶 不會注意到僅僅在HSYNC期間的鍵區(qū)數(shù)據(jù)的發(fā)送。如果當照相機不被使用時，不產(chǎn)生HSYNC，那么這可被檢測到，通過利用振蕩器產(chǎn) 生時間信號，鍵區(qū)數(shù)據(jù)被串行化和發(fā)送。本領(lǐng)域的技術(shù)人員應(yīng)認識到，盡管將參考例證實施例，附圖和使用方法，進行下面 的詳細說明，不過本發(fā)明并不局限于這些實施例和使用方法。相反，本發(fā)明具有寬廣的范 圍，只由附加的權(quán)利要求限定。


下面參考

本發(fā)明，其中圖1是圖解說明本發(fā)明的一個實施例的示意方框圖；圖2是圖1的主串行化器-從屬去串行化器的示意方框圖3圖解說明在照相機的HSYNC(同步信號)期間傳送鍵區(qū)數(shù)據(jù)的系統(tǒng)波形的跡 線。
具體實施例方式圖1是圖解說明蜂窩電話機中的鍵區(qū)矩陣10和照相機12的電子結(jié)構(gòu)的電路方框 圖。鍵區(qū)矩陣10被布置成三列四行。四條感測線14和三條掃描線16足以明確確定 哪個按鍵被按下。這些感測線和掃描線與主串行化器18耦接。照相機12經(jīng)具有像素時鐘PIXCLK 20、選通22、八條并行數(shù)據(jù)(一個字節(jié))線24、 HSYNC(水平同步)信號26、和VSYNC(垂直同步)信號28的連接21與主串行化器18連接。 利用這些信號的組織/協(xié)議為本領(lǐng)域的技術(shù)人員已知和了解。主串行化器18模擬或鏡像微處理器40應(yīng) 向照相機和鍵區(qū)提供的接口。按照這種 方式，主串行化器是相對于照相機和鍵區(qū)的虛擬微處理器。主串行化器按照和微處理器40 相同的方式從照相機12和鍵區(qū)10接收并行數(shù)據(jù)。該數(shù)據(jù)被格式化成串行形式，并僅僅借 助時鐘信號CKSO 34(從從屬去串行化器到主串行化器)、時鐘CKS 36(從主串行化器到從 屬去串行化器)和數(shù)據(jù)線DS 38，通過柔性鉸鏈30被發(fā)送給從屬去串行化器32。從屬去串行化器32模擬照相機和鍵區(qū)，以致微處理器“認為”它直接與照相機和 鍵區(qū)連接。從屬去串行化器是相對于微處理器的虛擬照相機和鍵區(qū)。從屬去串行化器32經(jīng)照相機接口 42和鍵區(qū)接口 44與微處理器40連接。照相機 接口連接46鏡像照相機12和主串行化器18之間的照相機連接21。相對于四條感測線和 三條掃描線50的基帶微處理器的鍵區(qū)接口鏡像相對于鍵區(qū)本身的連接14和16。圖2以方框圖形式圖解說明主串行化器18和從屬去串行化器32內(nèi)的電子功能。鍵區(qū)檢測電路50掃描鍵區(qū)10 (圖1)，并通過感測收到的振蕩器52信號，檢測哪個 按鍵被按下。本領(lǐng)域的技術(shù)人員已知，可以使用其它技術(shù)來檢測某一按鍵何時被按下。作 為示例，控制和數(shù)據(jù)多路復(fù)用器54按時間交錯來自鍵區(qū)和照相機的發(fā)送/接收信號。注意 在不錯過任何鍵區(qū)按壓的同時，滿足針對照相機I/O的時間約束。借助多路復(fù)用器54的分 時傳輸為本領(lǐng)域的技術(shù)人員已知。當鍵區(qū)10通過控制和數(shù)據(jù)多路復(fù)用器54發(fā)送數(shù)據(jù)時，來自按鍵檢測電路50和振 蕩器52的信號被發(fā)送給12比特串行化器56。鍵區(qū)數(shù)據(jù)被串行化，并和時鐘信號CKS 36 一 起通過DS 38發(fā)送，時鐘信號CKS 36為從屬去串行化器提供定時(timing)，以便正確地接 收鍵區(qū)信號。鍵區(qū)數(shù)據(jù)可被格式化或編碼成可由設(shè)計人員確定的二進制、十六進制等。當照相機需要服務(wù)時，鎖相環(huán)PLL 58向照相機提供像素時鐘PIXCLK 20。數(shù)據(jù)線 24、HSYNC 26、VSYNC 28和選通22被直接發(fā)送給控制器和數(shù)據(jù)多路復(fù)用器54。作為示例， 控制器數(shù)據(jù)多路復(fù)用器借助12條并行數(shù)據(jù)線60、選通STRB 62和SERCK (串行時鐘)64與 串行化器56連接。在一個例證操作中，當照相機進行HSYNC或VSYNC (水平或垂直同步)時，照相機 數(shù)據(jù)無效。在這些時間中，可以在不干擾鍵區(qū)或照相機操作的情況下傳送鍵區(qū)數(shù)據(jù)。作為 示例，本發(fā)明使用HSYNC時段來交錯或多路復(fù)用鍵區(qū)數(shù)據(jù)和照相機數(shù)據(jù)。組合的數(shù)據(jù)被串 行化，并在柔性電纜中通過DS線路和CKS信號一起被發(fā)送。
從屬去串行化器32接收多路復(fù)用的鍵區(qū)和照相機數(shù)據(jù)，把所述數(shù)據(jù)去串行化成 并行數(shù)據(jù)，并利用多路分解器72分離鍵區(qū)數(shù)據(jù)和照相機數(shù)據(jù)。鍵區(qū)數(shù)據(jù)被重新生成為微處 理器識別的并行形式74。照相機并行數(shù)據(jù)也被重新生成為圖1中所示的微處理器40識別 的并行形式。在一個實施例中，在DS組中可包括另一條導(dǎo)線，當傳送鍵區(qū)或照相機數(shù)據(jù)時，所 述另一條導(dǎo)線發(fā)送信號。本領(lǐng)域的技術(shù)人員已知，也可使用其它方法，比如在DS線上傳送 的第一個字節(jié)可以總是指示接下來是指定數(shù)量的照相機(或鍵區(qū))數(shù)據(jù)的模式指示符。其 它技術(shù)在本領(lǐng)域中也是已知的。圖3圖解說明一組典型的照相機和鍵區(qū)波形，所述一組典型的照相機和鍵區(qū)波形 舉例說明本發(fā)明。沿著頂部的是對于典型的照相機-CMOS或CCD成像器可得到的TIME序 列。每個字節(jié)用十六進制格式表示的第一行80的數(shù)據(jù)信號是來自照相機的例證數(shù)據(jù)信號。 這些信號的分組81指示HSYNC真、水平同步、時段。在HSYNC 82為低電平的時候，照相機 數(shù)據(jù)信號由字節(jié)F0、F1、F2、F3、F4和F5指示。對照相機來說，這些線路上的數(shù)據(jù)是沒有意 義的。不過，HSYNC時間在本發(fā)明中被用于通過主串行化器/去串行化器，把鍵區(qū)數(shù)據(jù)發(fā)送 給微處理器。注意數(shù)據(jù)Data 84和HSYNC 86晚于在80和82的跡線，時間相偏地(offset in time)出現(xiàn)。該時差舉例說明通過主串行化器電子器件的延時。另外，注意在HSYNC 86 期間，來自照相機的F2和F3數(shù)據(jù)字節(jié)已被表示成項目92的兩字節(jié)組00和04替換。下一 行88表示在12比特或十六進制004上的鍵區(qū)數(shù)據(jù)。鍵區(qū)只使用1.5字節(jié)，從而使開始的 4比特等于0，以致字節(jié)0004被發(fā)送給去串行化器。在本實施例中，通過替換HSYNC期間的 照相機數(shù)據(jù)的F2和F3字節(jié)，發(fā)送鍵區(qū)數(shù)據(jù)，不過可以使用HSYNC期間的任意數(shù)據(jù)字節(jié)，只 要它們是一致的。本領(lǐng)域的技術(shù)人員已知，在VSYNC期間也可傳送鍵區(qū)數(shù)據(jù)。例證地，在04鍵區(qū)數(shù)據(jù)字節(jié)之后的數(shù)據(jù)字節(jié)上，主串行化器中的內(nèi)部邏輯在優(yōu)選實施例中，可按照幾種模式來操作該系統(tǒng)。在第一種模式(低速鍵區(qū))下， PLL 58被禁用，當某一按鍵被按下時，按鍵振蕩器52穿過鍵區(qū)矩陣，串行線上的電平。鍵區(qū) 數(shù)據(jù)是利用LVCMOS (低電壓CMOS)傳送的。第二種模式(高速照相機/鍵區(qū))啟用PLL 58 (它變成被鎖定)。當HSYNC信號 26為低電平時，鍵區(qū)數(shù)據(jù)被捕捉和傳送。當HYSYNC 26為高電平時，照相機數(shù)據(jù)被傳送。第三種模式(高速照相機)不傳送任何照相機數(shù)據(jù)。不過控制器傳送鍵區(qū)數(shù)據(jù)， 鍵區(qū)數(shù)據(jù)多路復(fù)用器提供低電平的偽HYSYNC信號。本領(lǐng)域的技術(shù)人員已知，就本發(fā)明來說，可以使用其它定時安排以及其它多路復(fù) 用安排。例如，本公開使用振蕩器來檢測和解碼按鍵按壓，不過可以使用邏輯信號，包括電 壓信號和/或電流信號。另外，可以使用的微處理器很多。另外，可以使用具有專用功能的 極大的硅集成電路，以及單片計算機。本例證例子中公開了 PLL，不過本領(lǐng)域的技術(shù)人員已知，可以使用無PLL的操作。例如，可以使用晶體時鐘或等同物(取決于照相機定時要求)，以及其它種類的定時電路。盡管以電子電路的形式表示了實現(xiàn)方式，不過本領(lǐng)域的技術(shù)人員明白其它電子電 路可實現(xiàn)相同的功能，采用軟件、固件和/或硬件及其組合的系統(tǒng)可被用于實現(xiàn)等同的功 能。
權(quán)利要求
一種交錯高速數(shù)據(jù)和低速數(shù)據(jù)的系統(tǒng)，所述系統(tǒng)包括接收并行的高速數(shù)據(jù)的第一接口；接收并行的低速數(shù)據(jù)的第二接口；按時序交錯所述并行的高速數(shù)據(jù)和低速數(shù)據(jù)的多路復(fù)用器；和從所述多路復(fù)用器接收交錯時序的并行數(shù)據(jù)，并以串行數(shù)據(jù)方式輸出交錯時序的并行數(shù)據(jù)的串行化器。
2.按照權(quán)利要求1所述的系統(tǒng)，其中所述高速數(shù)據(jù)定義第一時段，在所述第一時段內(nèi)， 所述高速數(shù)據(jù)是沒有意義的，其中所述多路復(fù)用器在所述第一時段內(nèi)接收所述低速數(shù)據(jù)。
3.按照權(quán)利要求2所述的系統(tǒng)，其中所述第一時段包含水平同步時段HSYNC。
4.按照權(quán)利要求1所述的系統(tǒng)，還包括與所述串行化器耦接的電纜，其中所述電纜傳送串行化數(shù)據(jù)和時鐘； 與所述電纜耦接，并被布置成接收所述串行化數(shù)據(jù)和時鐘，并輸出組合的并行數(shù)據(jù)的 去串行化器；接收所述組合的并行數(shù)據(jù)，并把并行的高速數(shù)據(jù)和低速數(shù)據(jù)分開的多路分解器； 把并行的高速數(shù)據(jù)發(fā)送給微處理器的高速數(shù)據(jù)再生電路；和 把并行的低速數(shù)據(jù)發(fā)送給微處理器的低速數(shù)據(jù)再生電路。
5.按照權(quán)利要求4所述的系統(tǒng)，其中所述高速數(shù)據(jù)再生電路和低速數(shù)據(jù)再生電路鏡像 生成所述高速數(shù)據(jù)和低速數(shù)據(jù)的電路的操作和響應(yīng)。
6.按照權(quán)利要求1所述的系統(tǒng)，其中所述第一接口和第二接口鏡像微處理器的操作和 響應(yīng)。
7.按照權(quán)利要求1所述的系統(tǒng)，還包括和所述串行化數(shù)據(jù)一起傳送的時鐘，并且該時 鐘能夠被用于加載每個串行數(shù)據(jù)比特。
8.按照權(quán)利要求1所述的系統(tǒng)，其中所述高速數(shù)據(jù)的來源是照相機，所述低速數(shù)據(jù)的 來源是鍵區(qū)或鍵盤。
9. 一種交錯照相機數(shù)據(jù)和鍵區(qū)數(shù)據(jù)的方法，所述方法包括下述步驟 接收高速并行數(shù)據(jù)；接收低速并行數(shù)據(jù)； 按時序交錯所述高速數(shù)據(jù)和低速數(shù)據(jù)； 使交錯時序的并行數(shù)據(jù)串行化；按串行數(shù)據(jù)的方式輸出被串行化的交錯時序的并行數(shù)據(jù)。
10.按照權(quán)利要求9所述的方法，其中所述交錯步驟包括把所述低速數(shù)據(jù)放入所述高 速數(shù)據(jù)沒有意義的第一時段中的步驟。
11.按照權(quán)利要求10所述的方法，其中所述第一時段包含水平同步時段HSYNC。
12.按照權(quán)利要求9所述的方法，還包括下述步驟 在電纜上傳送交錯的串行數(shù)據(jù)和時鐘；接收串行數(shù)據(jù)和時鐘，并使之去串行化； 從去串行化器輸出并行數(shù)據(jù)；把來自去串行化器的并行數(shù)據(jù)分離成并行高速數(shù)據(jù)和并行低速數(shù)據(jù)； 把并行高速數(shù)據(jù)提供給微處理器；把并行低速數(shù)據(jù)提供給微處理器。
13.按照權(quán)利要求12所述的方法，其中把并行高速數(shù)據(jù)和并行低速數(shù)據(jù)提供給微處理器的步驟鏡像生成高速數(shù)據(jù)和低速數(shù)據(jù)的電路的操作和響應(yīng)。
14.按照權(quán)利要求9所述的方法，其中接收并行高速數(shù)據(jù)和低速數(shù)據(jù)的步驟鏡像微處理器的操作和響應(yīng)。
15.按照權(quán)利要求9所述的方法，還包括從照相機獲得高速數(shù)據(jù)，從鍵盤獲得低速數(shù)據(jù)。
16.按照權(quán)利要求10所述的方法，其中所述第一時段是HSYNC時段。
全文摘要
一種交錯高速數(shù)據(jù)和低速數(shù)據(jù)的系統(tǒng)，所述高速數(shù)據(jù)和低速數(shù)據(jù)被串行化，并被傳送給微處理器。高速數(shù)據(jù)的典型來源是照相機，低速數(shù)據(jù)的來源是鍵盤。高速數(shù)據(jù)和低速數(shù)據(jù)并行地與微處理器連接。本發(fā)明鏡像相對于微處理器的并行接口，并鏡像相對于高速數(shù)據(jù)的來源(照相機)和低速數(shù)據(jù)的來源(鍵區(qū))的并行接口。所述系統(tǒng)格式化來自所述來源的并行數(shù)據(jù)，并在連接許多蜂窩電話機或其它手持設(shè)備的兩個部件的柔性電纜上通常與時鐘一起對數(shù)據(jù)進行串行傳送。
文檔編號G06F3/14GK101802771SQ200880019684
公開日2010年8月11日 申請日期2008年4月30日 優(yōu)先權(quán)日2007年5月3日
發(fā)明者奧斯卡·弗雷塔斯, 詹姆斯·布默 申請人:快捷半導(dǎo)體有限公司