專利名稱：用于在處理器中設(shè)置高速緩存策略的方法和設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明大體上涉及處理器中的高速緩沖存儲器操作，且特定來說，涉及確定高速緩 存策略。
背景技術(shù)：
通過在處理器中在本地包括將一級或一級以上高速緩沖存儲器以用于存儲頻繁存 取或最近使用的信息而改進處理器性能。處理器高速緩沖存儲器為小型快速存儲器，其 存儲主存儲器(例如DRAM或硬盤驅(qū)動器)中所存儲的選定信息的副本。當(dāng)指令存取 一存儲器位置時，所述處理器首先檢査所述存儲器位置是否被復(fù)制于本地高速緩沖存儲 器中。特定來說，將與存儲器存取相關(guān)聯(lián)的地址與高速緩沖存儲器中的所有標(biāo)記進行比 較。如果所要存儲器位于所述高速緩沖存儲器中，則發(fā)生高速緩沖存儲器命中。否則， 發(fā)生高速緩沖存儲器未命中。
當(dāng)發(fā)生高速緩沖存儲器命中時，處理器立即讀取或?qū)懭肜缢R別的高速緩沖存儲 器線中的數(shù)據(jù)或指令等信息。在發(fā)生高速緩沖存儲器未命的情況下，從較高級高速緩沖 存儲器或主存儲器檢索所要信息。而且，常規(guī)上將新條目分配于高速緩沖存儲器中以存 儲新檢索的信息。新條目包含識別導(dǎo)致高速緩沖存儲器未命中的地址的標(biāo)記和從主存儲 器檢索的信息的副本。
為容納新高速緩沖存儲器條目，從高速緩沖存儲器驅(qū)逐現(xiàn)有條目。用于選擇從高速 緩沖存儲器驅(qū)逐的條目的試探法是基于替代策略，例如，最近最少使用或先進先出。其 它高速緩存策略(也被稱為高速緩沖存儲器屬性)還用于確定如何存取、使用并維持高 速緩沖存儲器。其它高速緩存策略包括寫入策略、分配策略、高速緩沖存儲器級策略和 定制策略。
寫入策略確定寫入到高速緩沖存儲器塊的信息何時也寫入到主存儲器。舉例來說， 當(dāng)使用寫穿策略時，同時更新高速緩沖存儲器和主存儲器。當(dāng)采用寫回策略時，僅在對 應(yīng)的高速緩沖存儲器塊被替代時才更新主存儲器。 一次寫入策略使用寫穿策略以用于第 一次寫入到特定高速緩沖存儲器塊且使用寫回策略以用于隨后寫入到同一塊。高速緩沖存儲器分配策略確定何時寫入高速緩沖存儲器塊。舉例來說，如果與特定 高速緩沖存儲器塊相關(guān)聯(lián)的分配策略為"僅在讀取時分配"，則在寫入期間不干擾所述 塊。相反，當(dāng)分配策略為"在讀取和寫入時分配"時，在寫入與讀取期間均更新高速緩 沖存儲器塊。對于具有例如一級指令與數(shù)據(jù)高速緩沖存儲器和至少一個較高級高速緩沖 存儲器的多級高速緩沖存儲器的處理器來說，高速緩沖存儲器級策略確定哪一級高速緩 沖存儲器用于存儲信息。舉例來說，指令可存儲于第一級指令高速緩沖存儲器中，而其 它信息可僅存儲于二級高速緩沖存儲器中。
常規(guī)上將高速緩存策略存儲于頁表中。在具有在處理器本地存儲的頻繁存取或最近 使用的條目的主存儲器中維持頁表，例如，維持于翻譯旁視緩沖器(TLB)中。每一頁 表條目將虛擬地址映射到對應(yīng)物理地址。特定來說，頁表存儲虛擬頁號和對應(yīng)物理頁號 的清單。虛擬頁號識別分配到在處理器上執(zhí)行的程序的虛擬存儲器的各自塊，而物理頁 號識別含有由程序使用的實際信息的物理存儲器的對應(yīng)塊。
當(dāng)處理器存取特定存儲器位置時，使用被提供為存取的部分的虛擬地址的虛擬頁號 部分來搜尋頁表條目。從匹配的頁表條目檢索物理頁號。物理頁號和頁偏移形成用于存 取所要存儲器位置的物理地址。
如果本地處理器高速緩沖存儲器內(nèi)不含有所要存儲器位置，則存取主存儲器。存儲 于匹配的頁表條目中的高速緩存策略信息確定是否將從主存儲器讀取或?qū)懭氲街鞔鎯?器的作為存儲器存取的部分的信息在本地存儲于高速緩沖存儲器中，且如果如此，則確 定如何在高速緩沖存儲器中維持信息。因此，常規(guī)上，在每一頁(或每一塊)的基礎(chǔ)上 設(shè)置高速緩存策略并將高速緩存策略應(yīng)用于高速緩沖存儲器。此外，常規(guī)上由操作系統(tǒng) 編程高速緩存策略。因而，高速緩存策略通常應(yīng)用于處理器上運行的所有程序且在可由 特定類型的主存儲器裝置使用時導(dǎo)致效率低下。舉例來說，"僅在讀取時分配"高速緩 沖存儲器分配策略可優(yōu)化例如圖形應(yīng)用程序等一些程序的高速緩沖存儲器利用率，但對 于其它程序并非如此。

發(fā)明內(nèi)容
根據(jù)本文中所教示的方法和設(shè)備，使用與在特定存儲器操作期間所存取的目標(biāo)存儲 器裝置相關(guān)聯(lián)的高速緩存策略信息來確定處理器高速緩存策略。因此，高速緩沖存儲器 操作可經(jīng)裁剪以適于特定存儲器裝置設(shè)置而非整體高速緩存策略設(shè)置。通過基于與存儲 器操作期間所存取的目標(biāo)存儲器裝置相關(guān)聯(lián)的高速緩存策略信息來確定當(dāng)前存儲器操 作的高速緩存策略而改進處理器性能。根據(jù)處理器的一個實施例，所述處理器包含至少一個高速緩沖存儲器和存儲器管理 單元。所述至少一個高速緩沖存儲器經(jīng)配置以在所述處理器本地存儲信息。所述存儲器 管理單元經(jīng)配置以設(shè)置所述至少一個高速緩沖存儲器的一個或一個以上高速緩存策略。 所述存儲器管理單元基于與經(jīng)配置以存儲由所述處理器使用的信息的一個或一個以上 目標(biāo)存儲器裝置相關(guān)聯(lián)的高速緩存策略信息來設(shè)置所述一個或一個以上高速緩存策略。
根據(jù)系統(tǒng)的一個實施例，所述系統(tǒng)包含處理器，其具有經(jīng)配置以在處理器本地存 儲信息的至少一個高速緩沖存儲器； 一個或一個以上目標(biāo)存儲器裝置，其耦合到所述處 理器；以及存儲器管理單元，其被包括于所述處理器中。所述一個或一個以上目標(biāo)存儲 器裝置經(jīng)配置以存儲由所述處理器使用的信息。所述存儲器管理單元經(jīng)配置以基于與所 述一個或一個以上目標(biāo)存儲器裝置相關(guān)聯(lián)的高速緩存策略信息來設(shè)置所述至少一個高 速緩沖存儲器的一個或一個以上高速緩存策略。
當(dāng)然，本發(fā)明不限于上述特征和優(yōu)點。在閱讀以下詳細(xì)描述后且在參看附圖后，所 屬領(lǐng)域的技術(shù)人員將認(rèn)識到額外特征和優(yōu)點。


圖1為說明包括具有用于確定高速緩存策略的電路的處理器的系統(tǒng)的實施例的框圖。
圖2為說明用于提供與存儲器裝置相關(guān)聯(lián)的高速緩存策略信息的地址解碼器電路的 實施例的框圖。
圖3為說明包括具有用于確定高速緩存策略的電路的處理器的系統(tǒng)的另一實施例的 框圖。
圖4為說明用于在處理器中確定高速緩存策略的電路的實施例的框圖。 圖5為說明用于在處理器中確定高速緩存策略的程序邏輯的實施例的邏輯流程圖。 圖6為說明圖4的電路如何響應(yīng)于示范性寫入操作來確定高速緩存策略的圖。 圖7為說明圖4的電路如何響應(yīng)于示范性讀取操作來確定高速緩存策略的圖。
具體實施例方式
圖1說明系統(tǒng)10的實施例，所述系統(tǒng)IO包括總線12，所述總線12將處理器14耦 合到一個或一個以上外圍裝置16和主存儲器，例如硬盤驅(qū)動器(HDD) 18和例如同步 DRAM (SDRAM) 20和同步圖形RAM (SGRAM) 22等DRAM。處理器14包括處理 器核心24、數(shù)據(jù)高速緩沖存儲器26和指令高速緩沖存儲器28、二級高速緩沖存儲器(L2)30和總線接口單元32。處理器核心24提供對指令流和指令執(zhí)行的集中控制。數(shù)據(jù)高速 緩沖存儲器26和指令高速緩沖存儲器28分別存儲數(shù)據(jù)和指令。L2高速緩沖存儲器30 提供數(shù)據(jù)高速緩沖存儲器26和指令高速緩沖存儲器28與處理器14外部的主存儲器(例 如，HDD 18、 SDRAM 20和SGRAM 22)之間的高速存儲器緩沖器?？偩€接口單元32 提供用于在處理器14與處理器14外部的裝置(例如，外圍裝置16和主存儲器18、 20、 22)之間傳送數(shù)據(jù)、指令、地址和控制信號的機構(gòu)。
主存儲器18、 20、 22被表示為在處理器14上運行的程序的虛擬存儲器。即，物理 存儲器的頁被分配為虛擬存儲器以供在程序執(zhí)行期間由程序使用。在(例如)如圖1中 所示的主存儲器18、 20、 22中維持頁表34以使得能夠在虛擬地址空間與物理地址空間 之間進行映射。包括于處理器14中的存儲器管理單元(MMU) 36存取頁表34且處置 由處理器14發(fā)布的存儲器存取，包括虛擬存儲器管理、存儲器保護、高速緩沖存儲器 控制和總線仲裁。作為虛擬存儲器管理的一部分，MMU 36將在處理器14本地頻繁或 最近參考的頁表條目(PTE)維持于(例如)翻譯旁視緩沖器(TLB) 38中。
當(dāng)處理器14存取由虛擬地址識別的所要存儲器位置時，MMU 36存取TLB 38以確 定TLB38是否含有匹配的條目。如果含有，則使用存儲于匹配的TLB條目中的地址翻 譯信息將虛擬地址翻譯成物理地址。否則，在頁表34中搜索匹配的條目?？傊琈MU 36基于所得物理地址在以物理方式標(biāo)記的高速緩沖存儲器26、 28、 30中的一者中起始 高速緩沖存儲器查找操作。如果高速緩沖存儲器26、 28、 30中的一者含有所要存儲器 位置，則存取對應(yīng)的高速緩沖存儲器線且例如通過從高速緩沖存儲器線讀取或?qū)懭氲礁?速緩沖存儲器線而完成存儲器存取。否則，MMU 36起始對主存儲器18、 20、 22的存 儲器存取以用于存取所要存儲器位置。
通過提供識別所要存儲器位置的物理地址來存取主存儲器18、 20、 22。含有所要存 儲器位置的存儲器裝置在本文中被稱為目標(biāo)存儲器裝置。根據(jù)本文中所揭示的各種實施 例，目標(biāo)存儲器裝置可包含系統(tǒng)中所包括的任一可尋址存儲器模塊、裝置或庫。舉例來 說，目標(biāo)存儲器裝置可依據(jù)正由處理器14執(zhí)行的特定程序而為SDRAM 20、 SGRAM 22 或其它存儲器裝置(未圖示)中的一者。
響應(yīng)于外部存儲器存取，將與對應(yīng)目標(biāo)存儲器裝置相關(guān)聯(lián)的高速緩存策略信息提供 到包括于MMU 36中或與MMU 36相關(guān)聯(lián)的高速緩存策略設(shè)置電路40。高速緩存策略 設(shè)置電路40基于與對應(yīng)目標(biāo)存儲器裝置相關(guān)聯(lián)的高速緩存策略信息來確定當(dāng)前存儲器 操作的高速緩存策略設(shè)置。因此，當(dāng)處理器14存取特定外部存儲器位置時，高速緩存 策略經(jīng)裁剪以適于含有所要存儲器位置的對應(yīng)目標(biāo)存儲器裝置。舉例來說，如果存儲器操作針對于SGRAM裝置22中的一者，則當(dāng)目標(biāo)裝置充當(dāng) 多媒體應(yīng)用程序的視頻幀緩沖器時，與目標(biāo)SGRAM裝置相關(guān)聯(lián)的高速緩沖存儲器分配 策略可為"僅在讀取時分配"。處理器14可在多媒體應(yīng)用程序執(zhí)行期間頻繁地寫入到目 標(biāo)SGRAM裝置，但極少從所述裝置讀取。因此，目標(biāo)SGRAM裝置的高速緩沖存儲器 分配策略可指示"僅在讀取時分配"以用于改進處理器性能。目標(biāo)存儲器裝置的高速緩 存策略信息也可指示特定替代策略、寫入策略、分配策略、高速緩沖存儲器級策略和/ 或一個或一個以上定制策略。
在一個實施例中，由存儲器控制器42提供與目標(biāo)存儲器裝置相關(guān)聯(lián)的高速緩存策 略信息，所述存儲器控制器42提供總線12與各種DRAM裝置20、 22之間的接口，如 圖1中所示。根據(jù)此實施例，存儲器控制器42包括地址解碼器電路44，所述地址解碼 器電路44用于對由處理器14作為存儲器存取的部分(例如，讀取或?qū)懭?而提供的的 物理存儲器地址進行解碼。由地址解碼器電路44產(chǎn)生的高速緩存策略信息隨著作為特 定存儲器存取的部分而提供的物理存儲器地址而變。物理地址識別含有存儲器位置的作 為當(dāng)前存儲器操作的目標(biāo)的存儲器裝置。
圖2說明地址解碼器電路44的一個實施例。根據(jù)此實施例，解碼器電路44包括地 址解碼器46、多路復(fù)用器48和表50,所述表50具有與由存儲器控制器42支持的相應(yīng) 存儲器裝置20、 22相關(guān)聯(lián)的各種條目52。每一表條目52含有與對應(yīng)的存儲器裝置相關(guān) 聯(lián)的高速緩存策略信息。
當(dāng)處理器14存取外部存儲器時，作為存取的部分而包括的物理地址識別由存儲器 控制器42支持的存儲器裝置20、 22中的一者。地址解碼器46對物理地址進行解碼， 從而致使多路復(fù)用器48選擇含有與由物理地址識別的目標(biāo)存儲器裝置相關(guān)聯(lián)的高速緩 存策略信息的條目52。存儲器控制器42經(jīng)由總線12和總線接口單元32將選定的高速 緩存策略信息提供到MMU 36 (例如，如圖1中的從地址解碼器電路44到MMU 36的 虛線所示)。高速緩存策略設(shè)置電路40使用接收到的高速緩存策略信息來設(shè)置當(dāng)前存儲 器操作的高速緩存策略。因此，可根據(jù)目標(biāo)存儲器裝置在每一高速緩沖存儲器線的基礎(chǔ) 上設(shè)置高速緩存策略。
在另一實施例中，由如圖3中所示的處理器14中所包括的地址解碼器電路54來提 供高速緩存策略信息。根據(jù)此實施例，地址解碼器電路54基于虛擬地址或物理地址來 提供高速緩存策略信息，例如，如先前所描述且根據(jù)圖2。在又一實施例中，由存儲器 控制器42支持的存儲器裝置20、 22中的一者或一者以上將其高速緩存策略信息存儲于 (例如)裝置ID寄存器或其它寄存器(未圖示)中。當(dāng)由存儲器控制器42存取目標(biāo)存儲器裝置時，存取策略信息被提供到控制器42并被轉(zhuǎn)發(fā)到處理器14，如先前所描述。 或者，在沒有征求的情況下，(例如)在系統(tǒng)啟動期間或在處理器H復(fù)位后自動地將高 速緩存策略信息提供到處理器14。此外，處理器14可在接收后存儲經(jīng)裁剪的高速緩存 策略信息，因此避免在隨后存取對應(yīng)的目標(biāo)存儲器裝置時需要請求同一信息。而是，處 理器14在內(nèi)部檢索并使用經(jīng)裁剪的高速緩存策略信息。無論如何，高速緩存策略設(shè)置 電路40均使用目標(biāo)存儲器裝置高速緩存策略信息來設(shè)置存儲器操作期間的高速緩存策 略。
圖4說明MMU36中所包括的或與MMU36相關(guān)聯(lián)的高速緩存策略設(shè)置電路40的 實施例。根據(jù)此實施例，高速緩存策略設(shè)置電路40包括用于設(shè)置針對于當(dāng)前存儲器操 作的高速緩存策略的選擇電路56。更詳細(xì)來說，從TLB 38或頁表34檢索與被提供為存 儲器存取的部分的虛擬地址匹配的頁表條目(PTE) 58 (例如，如圖1中從頁表34到 MMU36的虛線所示)。基于存儲于匹配的PTE 58 (在此處物理地址識別所要存儲器位 置)中的地址翻譯信息60而將虛擬地址翻譯成對應(yīng)的物理地址。
如果所要存儲器位置不位于處理器高速緩沖存儲器26、 28、 30中的一者中，則MMU 36起始外部存儲器存取。響應(yīng)于請求，存儲器控制器42基于所翻譯的物理地址來識別 含有所要存儲器位置的目標(biāo)存儲器裝置。處理器14經(jīng)由存儲器控制器42而獲得對目標(biāo) 存儲器裝置的存取。目標(biāo)存儲器裝置執(zhí)行所要存儲器操作(例如，讀取或?qū)懭?。另外， 與目標(biāo)存儲器裝置相關(guān)聯(lián)的高速緩存策略信息被作為存儲器操作的部分而提供到高速 緩存策略設(shè)置電路40并存儲于緩沖器62中，例如，如圖5的步驟IOO所說明。
選擇電路56處理從匹配的PTE 58檢索的高速緩存策略信息64和存儲于緩沖器62 中的目標(biāo)存儲器裝置的高速緩存策略信息，例如，如由圖5的步驟102所說明。使用目 標(biāo)裝置的信息蓋寫從匹配的PTE 58檢索到的高速緩存策略信息64且將其用作當(dāng)前高速 緩存策略設(shè)置。然而，如果未為目標(biāo)存儲器裝置提供高速緩存策略信息，則替代地使用 從匹配的PTE 58檢索到的高速緩存策略信息64。
在圖6中說明高速緩存策略設(shè)置電路40如何確定高速緩存策略的純說明性實例。 處理器核心24發(fā)布對虛擬地址X的存儲器寫入請求。MMU 36從TLB 38或頁表34檢 索匹配的PTE且使用其將虛擬地址X轉(zhuǎn)換成對應(yīng)的物理地址X'。 MMU 36接著使用物 理地址X'來探測以物理方式標(biāo)記的高速緩沖存儲器26、 28、 30中的一者或一者以上。 在此實例中，高速緩沖存儲器26、 28、 30均不含有如由高速緩沖存儲器未命中所指示 的所要存儲器位置。因此，MMU 36基于物理地址X'向存儲器控制器42發(fā)布外部存儲 器寫入請求。存儲器控制器42選擇含有由物理地址X'識別的存儲器位置的目標(biāo)存儲器裝置。目標(biāo)存儲器裝置執(zhí)行所要寫入操作且向控制器42通知完成寫入。
此外，物理地址X'被解碼且如先前描述(例如)由地址解碼器電路44或54來檢索 對應(yīng)于目標(biāo)存儲器裝置的高速緩存策略信息?；蛘?，目標(biāo)存儲器裝置將其高速緩存策略 信息提供到存儲器控制器42。無論如何，均向MMU 36通知已完成寫入操作。此外， 高速緩存策略設(shè)置電路40被提供有目標(biāo)存儲器裝置的高速緩存策略信息。在此實例中， 高速緩存策略信息指示"僅在讀取時分配"。因此，寫入操作在處理器14中完成且MMU 36不在處理器高速緩沖存儲器26、 28、 30中的一者中分配高速緩沖存儲器線。
圖7通過展示由處理器核心24發(fā)布的對同一虛擬地址X的后續(xù)讀取請求而繼續(xù)示 范性說明。謹(jǐn)記，目標(biāo)存儲器裝置的高速緩存策略信息指示針對由物理地址X'識別的存 儲器位置的"僅在讀取時分配"。因此，先前未針對物理地址X'來分配高速緩沖存儲器 線。因此，在當(dāng)前讀取操作期間發(fā)生高速緩沖存儲器未命中。
此外，當(dāng)目標(biāo)存儲器裝置完成讀取操作時，因為目標(biāo)裝置的高速緩存策略信息指示 應(yīng)分配高速緩沖存儲器線，所以讀取操作未在處理器14中完成。因此，高速緩存策略 設(shè)置電路40設(shè)置當(dāng)前高速緩沖存儲器分配策略，使得MMU 36指令處理器高速緩沖存 儲器26、 28、 30中的一者針對物理地址X'來分配高速緩沖存儲器線。另外，與目標(biāo)存 儲器裝置相關(guān)聯(lián)的高速緩沖存儲器級策略可指示哪一級高速緩沖存儲器(例如， 一級高 速緩沖存儲器26、 28或L2高速緩沖存儲器30中的一者)應(yīng)分配高速緩沖存儲器線。 也可基于目標(biāo)裝置的高速緩存策略信息來設(shè)置其它高速緩存策略。無論如何，還將對應(yīng) 數(shù)據(jù)提供到處理器核心24以供處理。
在牢記變化和應(yīng)用的以上范圍的情況下，應(yīng)理解，本發(fā)明不受前述描述限制，也不 受附圖限制。而是，本發(fā)明僅受所附權(quán)利要求書和其合法等效物的限制。
權(quán)利要求
1.一種確定高速緩存策略的方法，其包含接收與經(jīng)配置以存儲由處理器使用的信息的一個或一個以上目標(biāo)存儲器裝置相關(guān)聯(lián)的高速緩存策略信息；以及基于所述高速緩存策略信息來設(shè)置一個或一個以上高速緩存策略。
2. 根據(jù)權(quán)利要求1所述的方法，其中接收所述高速緩存策略信息包含接收未征求的 高速緩存策略信息。
3. 根據(jù)權(quán)利要求1所述的方法，其中接收所述高速緩存策略信息包含引導(dǎo)對所述目標(biāo)存儲器裝置中的一者的存儲器存??；以及 響應(yīng)于所述存儲器存取而接收高速緩存策略信息。
4. 根據(jù)權(quán)利要求3所述的方法，其中響應(yīng)于所述存儲器存取而接收高速緩存策略信息包含接收由所述存儲器存取所針對的所述目標(biāo)存儲器裝置提供的高速緩存策略信息。
5. 根據(jù)權(quán)利要求3所述的方法，其中響應(yīng)于所述存儲器存取而接收高速緩存策略信息包含接收由地址解碼器基于與所述存儲器存取相關(guān)聯(lián)的地址而提供的高速緩存策略信息。
6. 根據(jù)權(quán)利要求3所述的方法，其中設(shè)置所述一個或一個以上高速緩存策略包含存取與所述存儲器存取相關(guān)聯(lián)的頁表條目；以及使用響應(yīng)于所述存儲器存取而接收的所述高速緩存策略信息來超馳由所述頁表 條目指示的一個或一個以上高速緩存策略。
7. —種處理器，其包含.-至少一個高速緩沖存儲器，其經(jīng)配置以在所述處理器本地存儲信息；以及 存儲器管理單元，其經(jīng)配置以基于與經(jīng)配置以存儲由所述處理器使用的信息的一個或一個以上目標(biāo)存儲器裝置相關(guān)聯(lián)的高速緩存策略信息來設(shè)置所述至少一個高速緩沖存儲器的一個或一個以上高速緩存策略。
8. 根據(jù)權(quán)利要求7所述的處理器，其中所述存儲器管理單元經(jīng)配置以處理未征求的高 速緩存策略信息。
9. 根據(jù)權(quán)利要求7所述的處理器，其中所述存儲器管理單元經(jīng)配置以引導(dǎo)對所述目標(biāo) 存儲器裝置中的一者的存儲器存取且處理響應(yīng)于所述存儲器存取而接收的高速緩 存策略信息。
10. 根據(jù)權(quán)利要求9所述的處理器，其中所述存儲器管理單元經(jīng)配置以處理由所述存儲 器存取所針對的所述目標(biāo)存儲器裝置提供的高速緩存策略信息。
11. 根據(jù)權(quán)利要求9所述的處理器，其中所述存儲器管理單元經(jīng)配置以處理由地址解碼 器基于與所述存儲器存取相關(guān)聯(lián)的地址而提供的高速緩存策略信息。
12. 根據(jù)權(quán)利要求11所述的處理器，其中所述地址解碼器被包括于所述處理器中。
13. 根據(jù)權(quán)利要求9所述的處理器，其中所述存儲器管理單元經(jīng)配置以存取與所述存儲 器存取相關(guān)聯(lián)的頁表條目，且使用響應(yīng)于所述存儲器存取而接收的所述高速緩存策 略信息來超馳由所述頁表條目指示的一個或一個以上高速緩存策略。
14. 一種系統(tǒng)，其包含處理器，其具有經(jīng)配置以在所述處理器本地存儲信息的至少一個高速緩沖存儲器；一個或一個以上目標(biāo)存儲器裝置，其耦合到所述處理器且經(jīng)配置以存儲由所述處 理器使用的信息；以及存儲器管理單元，其被包括于所述處理器中且經(jīng)配置以基于與所述一個或一個以 上目標(biāo)存儲器裝置相關(guān)聯(lián)的高速緩存策略信息來設(shè)置所述至少一個高速緩沖存儲 器的一個或一個以上高速緩存策略。
15. 根據(jù)權(quán)利要求14所述的系統(tǒng)，其中所述存儲器管理單元經(jīng)配置以處理未征求的高 速緩存策略信息。
16. 根據(jù)權(quán)利要求14所述的系統(tǒng)，其中所述存儲器管理單元經(jīng)配置以引導(dǎo)對所述目標(biāo) 存儲器裝置中的一者的存儲器存取且處理響應(yīng)于所述存儲器存取而接收的高速緩 存策略信息。
17. 根據(jù)權(quán)利要求16所述的系統(tǒng)，其中所述存儲器管理單元經(jīng)配置以處理由所述存儲 器存取所針對的所述目標(biāo)存儲器裝置提供的高速緩存策略信息。
18. 根據(jù)權(quán)利要求16所述的系統(tǒng)，其進一步包含地址解碼器，所述地址解碼器經(jīng)配置 以基于與所述存儲器存取相關(guān)聯(lián)的地址來提供所述高速緩存策略信息。
19. 根據(jù)權(quán)利要求18所述的系統(tǒng)，其中所述地址解碼器被包括于所述處理器中。
20. 根據(jù)權(quán)利要求16所述的系統(tǒng)，其中所述存儲器管理單元經(jīng)配置以存取響應(yīng)于所述 存儲器存取而存取的頁表條目且使用響應(yīng)于所述存儲器存取而接收的所述高速緩 存策略信息來超馳由所述頁表條目指示的一個或一個以上高速緩存策略。
全文摘要
根據(jù)本文中所教示的方法和設(shè)備，使用與在存儲器操作期間所存取的目標(biāo)存儲器裝置相關(guān)聯(lián)的高速緩存策略信息來確定處理器高速緩存策略。根據(jù)處理器的一個實施例，所述處理器包含至少一個高速緩沖存儲器和存儲器管理單元。所述至少一個高速緩沖存儲器經(jīng)配置以在所述處理器本地存儲信息。所述存儲器管理單元經(jīng)配置以設(shè)置所述至少一個高速緩沖存儲器的一個或一個以上高速緩存策略。所述存儲器管理單元基于與經(jīng)配置以存儲由所述處理器使用的信息的一個或一個以上目標(biāo)存儲器裝置相關(guān)聯(lián)的高速緩存策略信息來設(shè)置所述一個或一個以上高速緩存策略。
文檔編號G06F12/12GK101589374SQ200880002746
公開日2009年11月25日 申請日期2008年1月24日 優(yōu)先權(quán)日2007年1月24日
發(fā)明者邁克爾·威廉·莫羅 申請人:高通股份有限公司