專利名稱：實時時鐘電路的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種時鐘電路，特別涉及一種實時時鐘電路。
背景技術(shù)：
實時時鐘電路RTC通常包括主電源、備用電池和時鐘芯片，時鐘芯片一 般都具有電源供電輸入端和電池供電輸入端，時鐘芯片在系統(tǒng)斷電時由電池
供電。時鐘芯片有兩種狀態(tài)被訪問狀態(tài)和非訪問狀態(tài)。 一般而言，由電源 供電時，時鐘芯片允許處理器對其進(jìn)行正常訪問；由電池供電時，為使電池 電流降至最小，以及避免數(shù)據(jù)被破壞，系統(tǒng)會禁止時鐘芯片與外部處理器之 間的通信。

實用新型內(nèi)容
本實用新型的目的在于提供一種實時時鐘電路，精確度高，可靠性強。 為了達(dá)到上述目的，本實用新型提供的技術(shù)方案是， 一種實時時鐘電路，
包括時鐘芯片、第一二極管、第二二極管和第一法拉電容，所述時鐘芯片設(shè)
有主電源引腳VDD、電池引腳Vbat和接地引腳Vss;
所述第一二極管與第二二極管串聯(lián)，所述第一二極管的正極與外部主用
電源Vcc連接，所述第二二極管的負(fù)極與時鐘芯片的主電源引腳VDD連接； 所述電池引腳VBAT與主電源引腳VDD連接；
所述第一法拉電容的正極連接第一二極管的負(fù)極，其負(fù)極與地連接，所
述接地引腳Vss與地連接。
上述實時時鐘電路，其中，還包括有第二法拉電容、第一電容和第二電
容；
所述時鐘芯片還設(shè)有串行時鐘輸入引腳SCL、串行數(shù)據(jù)輸入/輸出引腳 SDA、方波/輸出驅(qū)動器引腳SQW/OUT和晶體引腳Xp X2;
所述串行時鐘輸入引腳SCL和串行數(shù)據(jù)輸入/輸出引腳SDA分別串聯(lián)一電阻與外部主用電源Vcc連接；
所述晶體引腳Xi依次串聯(lián)第二法拉電容、第一電容后與地連接；在所述 第二法拉電容的正極與地之間連接一第二電容；
所述晶體引腳X2與第二法拉電容的負(fù)極連接。
上述實時時鐘電路，其中，通過所述主電源引腳Vdd和接地引腳Vss輸 入5v直流電源Vcc。
上述實時時鐘電路，其中，所述電池引腳vbat接入一個3v電池。
上述實時時鐘電路，其中，所述晶體引腳Xi、 X2分別為標(biāo)準(zhǔn)32.768KHz 石英晶體的連接端。
上述實時時鐘電路，其中，所述第一法拉電容的電容為0.33法拉。
上述實時時鐘電路，其中，所述時鐘芯片包括振蕩器和分頻器模塊、方 波輸出模塊、電源控制模塊、串行總線接口模塊、控制邏輯模塊、地址寄存 器、時鐘寄存器和用戶寄存器；
所述振蕩器和分頻器模塊分別與方波輸出模塊和時鐘寄存器連接，由振 蕩器和分頻器模塊引出晶體引腳&和晶體引腳X2;
所述方波輸出模塊與控制邏輯模塊連接，由方波輸出模塊引出方波/輸出 驅(qū)動器引腳SQW/OUT;
所述電源控制模塊分別與各模塊及各存儲器連接，為各模塊、各存儲器
提供電壓，由電源控制模塊引出主電源引腳vdd、電池引腳vbat和接地引腳
Vss;
所述串行總線接口模塊分別與控制邏輯模塊和地址寄存器連接，由串行 總線接口模塊引出串行時鐘輸入引腳SCL和串行數(shù)據(jù)輸入/輸出弓I腳SDA; 所述地址寄存器還與用戶寄存器連接。
上述實時時鐘電路，其中，所述用戶寄存器為帶備用電池的56字節(jié)非易 失性寄存器。
本實用新型由于采用上述技術(shù)方案，使之與現(xiàn)有技術(shù)相比，具有以下優(yōu) 點和積極效果
1、本實用新型實時時鐘電路由于其晶體引腳X,和晶體引腳X2采用標(biāo)準(zhǔn) 32.768KHz石英晶體，且晶體引腳^和晶體引腳乂2的微調(diào)負(fù)載電容同振蕩 電路負(fù)載電容之間能很好地匹配，因此本實用新型實時時鐘電路的時鐘精度高。
2、本實用新型實時時鐘電路由于在其主電源引腳Vdd與接地引腳Vss間
接入一法拉電容，能在整機斷電時繼續(xù)供電，因此提高了實時時鐘電路的可 靠性。
3、本實用新型實時時鐘電路由于其時鐘芯片的用戶寄存器為帶備用電池 的56字節(jié)非易失性寄存器，因此提高了實時時鐘電路的可靠性。


圖1是本實用新型實時時鐘電路的結(jié)構(gòu)示意圖。
圖2是本實用新型實時時鐘電路的時鐘芯片的結(jié)構(gòu)示意圖。
具體實施方式
以下結(jié)合附圖具體說明本實用新型的較優(yōu)實施方式。
參見圖1， 一種實時時鐘電路，包括時鐘芯片1，第一二極管21、第二 二極管22和第一法拉電容31。
所述時鐘芯片1設(shè)有8個引腳，分別為主電源輸入引腳VDD、電池輸入 引腳Vbat、接地引腳Vss、串行時鐘輸入引腳SCL、串行數(shù)據(jù)輸入/輸出引腳 SDA、方波/輸出驅(qū)動器引腳SQW/OUT、晶體引腳&和晶體引腳X2。
所述第一二極管21與第二二極管22串聯(lián)，所述第一二極管21的正極與 外部主用電源Vcc連接，所述第二二極管22的負(fù)極與時鐘芯片1的主電源輸 入引腳VDD連接；所述電池輸入引腳VBAT與主電源輸入弓I腳VDD連接。
所述第一法拉電容31的正極連接第一二極管21的負(fù)極，其負(fù)極與地連 接，所述接地引腳Vss與第一法拉電容31的負(fù)極(即地)連接。
所述串行時鐘輸入引腳SCL和串行數(shù)據(jù)輸入/輸出引腳SDA分別串聯(lián)一 電阻與外部主用電源Vcc連接。
所述晶體引腳&依次串聯(lián)第二法拉電容32、第一電容41后與地連接； 在所述第二法拉電容32的正極與地之間連接一第二電容42。
所述晶體引腳X2與第二法拉電容32的負(fù)極連接。
所述晶體引腳Xp X2分別為標(biāo)準(zhǔn)32.768KHz石英晶體的連接端，內(nèi)部 振蕩電路所指定的晶體負(fù)載電容(CL)為12.5pF。
6參見圖2，時鐘芯片l的內(nèi)部結(jié)構(gòu)。
所述時鐘芯片1包括振蕩器和分頻器模塊11、方波輸出模塊12、電源控 制模塊13、串行總線接口模塊14、控制邏輯模塊15、地址寄存器16、時鐘 寄存器17和用戶寄存器18。
所述振蕩器和分頻器模塊11分別與方波輸出模塊12和時鐘寄存器17 連接，由振蕩器和分頻器模塊11引出晶體引腳Xi和晶體引腳X2。
所述方波輸出模塊12與控制邏輯模塊15連接，由方波輸出模塊12引出 方波/輸出驅(qū)動器引腳SQW/OUT。
所述電源控制模塊13分別與各模塊及各存儲器連接，為各模塊、各存儲
器提供電壓，由電源控制模塊13引出主電源引腳VDD、電池引腳VBAT和接
地引腳Vss。
所述串行總線接口模塊14分別與控制邏輯模塊15和地址寄存器16連 接，由串行總線接口模塊14引出串行時鐘輸入引腳SCL和串行數(shù)據(jù)輸入/輸 出引腳SDA。
所述地址寄存器16還與用戶寄存器18連接。 所述用戶寄存器18為帶備用電池的56字節(jié)非易失性寄存器。 通過所述主電源引腳Vdd和接地引腳Vss輸入5v直流電源Vcc，所述電 池引腳VBAT接入一個3V電池，如標(biāo)準(zhǔn)3v鋰電池。額定寫保護(hù)開關(guān)電壓由內(nèi) 部電路設(shè)置為1.25xVBAT，在此電壓下，不能訪問時鐘寄存器17和用戶寄存 器18，但計時功能不受低輸入電壓的影響；當(dāng)Vcc下降到低于Vbat吋，時
鐘寄存器17和用戶寄存器18切換到由VBAT端的外部電源供電；當(dāng)Vcc大于
VBAT+0.2V時，本實用新型實時時鐘電路將從由電池供電切換到由Vcc供電； 當(dāng)Vcc大于1.25xVbat吋，器件可識別輸入數(shù)據(jù)。
本實用新型實時時鐘電路支持i2c總線傳遞協(xié)議。發(fā)送數(shù)據(jù)到總線上的
器件為傳送器，接收數(shù)據(jù)的器件為接收器，控制信息的器件為主器件，受控 制的器件為從器件，主器件控制總線，產(chǎn)生串行時鐘，控制總線通道，并產(chǎn) 生起動START和停止STOP條件。本實用新型實時時鐘電路在I2C總線上 是作為一個從器件工作的。
本實用新型實時時鐘電路可以在兩種模式下工作
1、從接收器模式(寫模式)本實用新型實時時鐘電路通過串行時鐘輸入引腳SCL和串行數(shù)據(jù)輸入/輸出引腳SDA接收串行數(shù)據(jù)和時鐘。在接收到每 一個字節(jié)后，就發(fā)送一個應(yīng)答位，而起動START和停止STOP為串行傳遞的 始末端。在接收到從地址和方向位后，硬件自動執(zhí)行地址識別。在主器件產(chǎn) 生起動START條件后，接收到的第一個字節(jié)是地址字節(jié)，此地址字節(jié)包含有 7位的地址1101000，跟隨在指示位(R/ W)之后(此時為寫操作，該位為 0)。在收到并譯出地址信息后，本實用新型實時時鐘電路就在SDA線上輸出 應(yīng)答位。在本實用新型實時時鐘電路識別從地址+寫入位后，主器件將發(fā)送 一個寄存器地址到本實用新型實時時鐘電路，以此在本實用新型實時時鐘電 路上設(shè)置寄存器指針，之后，主器件將開始發(fā)送數(shù)據(jù)字節(jié)(本實用新型實時 時鐘電路在接受完每個字節(jié)之后都將返回一個應(yīng)答位)，所有數(shù)據(jù)字節(jié)傳輸 完成后，主器件將產(chǎn)生一個停止STOP條件來中斷數(shù)據(jù)的寫入。
2、從發(fā)送器模式(讀模式)對第一個字節(jié)的接收和處理，同從接收 器模式一樣。然而在這種模式中，指示位將指示傳輸?shù)刂肥菬o效的。當(dāng)SCL 上有串行時鐘輸入時，串行數(shù)據(jù)通過停止在SDA上傳輸，起動START條件和 停止STOP條件用于識別串行傳輸?shù)氖寄┒?。在由主器件產(chǎn)生的起動START 條件后接收到的第一個字節(jié)為地址，包含一個7位的地址1101000，跟隨在 指示位(R/~W)之后(此時為讀操作，該位為l)。在接收并譯出地址信息 后，器件將在SDA線上輸入一個應(yīng)答。然后，本實用新型實時時鐘電路將開 始傳送以寄存器指針?biāo)付ǖ募拇嫫鞯刂窞槠鹗嫉臄?shù)據(jù)。如果在讀模式初始 化前沒有寫入寄存器指針，則讀出的第一個地址是存儲在寄存器指針中的最 后一個。當(dāng)要終止讀操作時，本實用新型實時時鐘電路必須接收一個"不應(yīng) 答"。
本實用新型實時時鐘電路有一個內(nèi)置的電壓判斷電路，具有檢測電源掉電 功能，在電源掉電時，可自動切換到由電池供電。
所述第一法拉電容31作為備用電源供電，正常情況下由外部主用電源Vcc 供電同時對第一法拉電容31進(jìn)行充電，而整機斷電后由第一法拉電容31進(jìn) 行供電。所述第一法拉電容31的電容為0.33法拉。
本實用新型實時時鐘電路精確度高，可靠性強，可用于復(fù)費率電度表、 IC卡水表、IC卡煤氣表、移動電話、便攜儀器、傳真機、電池電源產(chǎn)品和電 視機。
權(quán)利要求1、一種實時時鐘電路，包括時鐘芯片(1)，所述時鐘芯片(1)設(shè)有主電源引腳VDD、電池引腳VBAT和接地引腳VSS，其特征在于，還包括第一二極管(21)、第二二極管(22)和第一法拉電容(31)；所述第一二極管(21)與第二二極管(22)串聯(lián)，所述第一二極管(21)的正極與外部主用電源VCC連接，所述第二二極管(22)的負(fù)極與時鐘芯片(1)的主電源引腳VDD連接；所述電池引腳VBAT與主電源引腳VDD連接；所述第一法拉電容(31)的正極連接第一二極管(21)的負(fù)極，其負(fù)極與地連接，所述接地引腳VSS與地連接。
2、 如權(quán)利要求1所述的實時時鐘電路，其特征在于，還包括有第二法 拉電容(32)、第一電容(41)和第二電容(42);所述時鐘芯片(1)還設(shè)有串行時鐘輸入引腳SCL、串行數(shù)據(jù)輸入/輸出 引腳SDA、方波/輸出驅(qū)動器引腳SQW/OUT和晶體引腳X^ X2;所述串行時鐘輸入引腳SCL和串行數(shù)據(jù)輸入/輸出引腳SDA分別串聯(lián)一電阻與外部主用電源Vo:連接；所述晶體引腳&依次串聯(lián)第二法拉電容(32)、第一電容(41)后與地 連接；在所述第二法拉電容(32)的正極與地之間連接一第二電容(42); 所述晶體引腳X2與第二法拉電容(32)的負(fù)極連接。
3、 如權(quán)利要求1所述的實時時鐘電路，其特征在于，通過所述主電源 引腳Vdd和接地引腳Vss輸入5v直流電源Vcc。
4、 如權(quán)利要求1所述的實時時鐘電路，其特征在于，所述電池引腳VBAT 接入一個3v電池。
5、 如權(quán)利要求2所述的實時時鐘電路，其特征在于，所述晶體引腳X,、 X2分別為標(biāo)準(zhǔn)32.768KHz石英晶體的連接端。
6、 如權(quán)利要求1所述的實時時鐘電路，其特征在于，所述第一法拉電 容(31)的電容為0.33法拉。
7、 如權(quán)利要求l所述的實時時鐘電路，其特征在于，所述時鐘芯片(1) 包括振蕩器和分頻器模塊(11)、方波輸出模塊(12)、電源控制模塊(13)、 串行總線接口模塊(14)、控制邏輯模塊(15)、地址寄存器(16)、時鐘寄存器(17)和用戶寄存器(18);所述振蕩器和分頻器模塊(11)分別與方波輸出模塊(12)和時鐘寄存器(17)連接，由振蕩器和分頻器模塊(11)引出晶體引腳X!和晶體引腳x2;所述方波輸出模塊(12)與控制邏輯模塊(15)連接，由方波輸出模塊 (12)引出方波/輸出驅(qū)動器引腳SQW/OUT;所述電源控制模塊(13)分別與各模塊及各存儲器連接，為各模塊、各存儲器提供電壓，由電源控制模塊(13)引出主電源引腳VDD、電池引腳V^ 和接地引腳Vss;所述串行總線接口模塊(14)分別與控制邏輯模塊(15)和地址寄存器 (16)連接，由串行總線接口模塊(14)引出串行時鐘輸入引腳SCL和串行 數(shù)據(jù)輸入/輸出引腳SDA;所述地址寄存器(16)還與用戶寄存器(18)連接。
8、如權(quán)利要求7所述的實時時鐘電路，其特征在于，所述用戶寄存器(18) 為帶備用電池的56字節(jié)非易失性寄存器。
專利摘要本實用新型涉及一種實時時鐘電路，包括時鐘芯片、第一二極管、第二二極管和第一法拉電容，所述時鐘芯片設(shè)有主電源引腳V_DD、電池引腳V_BAT、接地引腳V_SS、串行時鐘輸入引腳SCL、串行數(shù)據(jù)輸入/輸出引腳SDA、方波/輸出驅(qū)動器引腳SQW/OUT和晶體引腳X₁、X₂；所述第一二極管與第二二極管串聯(lián)，所述第一二極管的正極與外部主用電源V_CC連接，所述第二二極管的負(fù)極與時鐘芯片的主電源引腳V_DD連接；所述第一法拉電容的正極連接第一二極管的負(fù)極，其負(fù)極與地連接。本實用新型實時時鐘電路精確度高，可靠性強，可用于復(fù)費率電度表、IC卡水表、IC卡煤氣表、移動電話、便攜儀器、傳真機、電池電源產(chǎn)品和電視機。
文檔編號G06F1/14GK201262720SQ20082015339
公開日2009年6月24日 申請日期2008年9月24日 優(yōu)先權(quán)日2008年9月24日
發(fā)明者劉紅梅 申請人:上海國寬信息科技有限公司