專利名稱：：一種基于fpga的網(wǎng)絡計算機的制作方法
技術領域：
：本實用新型涉及嵌入式電子芯片領域，具體的講是一種基于現(xiàn)場可編程門陣列(FPGA)的網(wǎng)絡計算機。
背景技術：
：隨著社會科技的發(fā)展，計算機應用于越來越多的場景，但是針對于不同工作的需求，也許只是用了現(xiàn)代高性能計算機的一部分計算能力，從而造成了成本和生產(chǎn)上的浪費，如圖l所示為現(xiàn)有技術中計算機系統(tǒng)的結(jié)構示意圖?，F(xiàn)有技術中出現(xiàn)了功能簡化的計算機系統(tǒng)，即網(wǎng)絡計算機，針對于各種不同的應用，目前網(wǎng)絡計算機的技術總體可以分為以下兩類一類是傳統(tǒng)的以x86為基礎的精減PC的技術。另外一類是采用專用芯片的嵌入式系統(tǒng)技術。采用以x86為基礎的精減PC技術是在PC機的技術基礎上，采用小型本地閃存替代硬盤，減少本地內(nèi)存配置，并釆用精減指令集的CPU，并且采用精減版操作系統(tǒng)的一種專用商業(yè)PC機。采用這種架構技術的網(wǎng)絡計算機，由于PC系統(tǒng)所必須的硬件模塊并沒有減少，只是在功能模塊的配置上進行了一些精減，因此，其復雜程度并沒有降低。在制造成本上不會比傳統(tǒng)的PC機降低多少。另外，因為這種架構的網(wǎng)絡計算機必須采用某些固定的芯片組，因此，在功率消耗上，也不會有很大程度的改進。采用專用芯片的嵌入式系統(tǒng)技術是目前在網(wǎng)絡計算機產(chǎn)品中被廣泛釆用的另一種架構技術。傳統(tǒng)的嵌入式系統(tǒng)技術一般都采用固定的芯片或芯片組，如基于微處理器(ARM:AdvancedreducedinstructionsetcomputerMachines)的嵌入式系統(tǒng)以及采用PowerPC架構的嵌入式系統(tǒng)等等。這種采用固定芯片組的技術雖然相比較于x86技術而言，在成本和技術復雜程度上有了一定的降低，但是在擴展性上，比如說如果需要在一個固定的架構上添加一些硬件或是軟件的功能模塊，采用專用芯片的這種架構就無能為力了，并且采用了ARM或者PowerPC的嵌入式系統(tǒng)依然功耗較高。
實用新型內(nèi)容本實用新型的目的在于提供一種基于FPGA的網(wǎng)絡計算機，為了解決現(xiàn)有技術中普通計算機系統(tǒng)功耗過高，硬件容易造成浪費，并且成本過高的不足。為了解決上述現(xiàn)有問題，本實用新型實施例提供了一種基于FPGA的網(wǎng)絡計算機，其特征在于該FPGA芯片內(nèi)部包括交換總線及總線控制器，還包括USB處理模塊、顯示繪圖陣列模塊、以太網(wǎng)模塊、數(shù)字音頻模塊或存儲控制器中的兩種或者多種，該交換總線用于傳送所述FPGA芯片中各個功能模塊的數(shù)據(jù)，所述總線控制器與所述交換總線相連接，用于控制所述交換總線傳送數(shù)據(jù)。根據(jù)本實用新型實施例所述的一種基于FPGA的網(wǎng)絡計算機的一個進一步的方面，還包括powerPC芯片，與所述FPGA芯片相連接，該powerPC芯片內(nèi)部包括多個硬件芯片組，分別用于實現(xiàn)所述網(wǎng)絡計算機的FPGA芯片沒有實現(xiàn)的功能，例如在FPGA芯片中沒有具有以太網(wǎng)模塊，則通過所述powerPC芯片的以太網(wǎng)芯片組實現(xiàn)以太網(wǎng)的連接。根據(jù)本實用新型實施例所述的一種基于FPGA的網(wǎng)絡計算機的一個進一步的方面，所述FPGA芯片內(nèi)部還包括用軟件模擬的處理器內(nèi)核，與所述交換總線相連接，用于向所述FPGA芯片內(nèi)的其他功能模塊發(fā)送控制邏輯。根據(jù)本實用新型實施例所述的一種基于FPGA的網(wǎng)絡計算機的一個進一步的方面，所述FPGA芯片內(nèi)部還包括用軟件模擬的Ps/2模塊，用于處理采用Ps/2接口的外部設備的數(shù)據(jù)。根據(jù)本實用新型實施例所述的一種基于FPGA的網(wǎng)絡計算機的一個進一步的方面，該網(wǎng)絡計算機還包括以下接口與所述FPGA芯片的各個軟件模擬的模塊相對應USB接口，該USB接口與所述FPGA芯片的相應管腳相連接，用于與所述FPGA進行數(shù)據(jù)通信，所述FPGA芯片的USB處理模塊處理所述USB接口的數(shù)據(jù)；顯示繪圖陣列接口，該顯示繪圖陣列接口與所述FPGA芯片的相應管腳相連接，用于將所述FPGA芯片的顯示繪圖陣列模塊處理的數(shù)據(jù)輸出到所述網(wǎng)絡計算機外部的顯示裝置；以太網(wǎng)接口，該以太網(wǎng)接口與所述FPGA芯片的相應管腳相連接，用于傳送所述FPGA芯片的以太網(wǎng)模塊處理的數(shù)據(jù)；數(shù)字音頻接口，該數(shù)字音頻接口與所述FPGA芯片的相應管腳相連接，用于傳送所述FPGA芯片的數(shù)字音頻模塊處理的數(shù)據(jù)；存儲控制器接口，該存儲控制器接口與所述FPGA芯片的相應管腳相連接，用于所述FPGA芯片與存儲器進行數(shù)據(jù)傳輸。根據(jù)本實用新型實施例所述的一種基于FPGA的網(wǎng)絡計算機的一個進一步的方面，所述FPGA芯片內(nèi)部還包括聯(lián)合測試接口模塊，與所述交換總線相連接，用于對所述FPGA芯片內(nèi)的各器件進行測試。根據(jù)本實用新型實施例所述的一種基于FPGA的網(wǎng)絡計算機的一個進一步的方面，所述FPGA芯片內(nèi)部還包括片內(nèi)用戶邏輯模塊，與所述交換總線相連接，用于啟動所述FPGA芯片。根據(jù)本實用新型實施例所述的一種基于FPGA的網(wǎng)絡計算機的一個進一步的方面，所述FPGA芯片內(nèi)部還包括定時器，與所述交換總線相連接，用于向所述FPGA芯片內(nèi)部的其他功能模塊提供時鐘數(shù)據(jù)。本實用新型方法實施例的有益效果在于，采用一個FPGA實現(xiàn)多種計算機的功能模塊，由于沒有采用相應的多個硬件模塊，只是對FPGA進行軟件上的編成實現(xiàn)了多種功能，所以本實用新型的網(wǎng)絡計算機制造成本低；并且因此也能夠?qū)崿F(xiàn)產(chǎn)品節(jié)能環(huán)保，由于當計算機升級時，沒有采用多個硬件模塊而使得硬件浪費減少，不會造成更多的環(huán)境污染，并且本實用新型實施例的FGPA實現(xiàn)多種計算機的功能模塊，耗電量低。此處所說明的附圖用來提供對本實用新型的進一步理解，構成本申請的一部分，并不構成對本實用新型的限定。在附圖中-圖1所示為現(xiàn)有技術中計算機系統(tǒng)的結(jié)構示意圖2所示為本實用新型基于FPGA的網(wǎng)絡計算機第一實施例的功能模塊示意圖3所示為本實用新型基于FPGA的網(wǎng)絡計算機第一實施例的電路圖；圖4所示為本實用新型實施例Ps/2鼠標接口的示意圖；圖5所示為VGA接口的示意圖6所示為本實用新型基于FPGA的網(wǎng)絡計算機第二實施例的功能模塊示意圖7所示為本實用新型基于FPGA的網(wǎng)絡計算機第二實施例的電路圖；圖8所示為本實用新型實施例網(wǎng)絡接口的示意圖。具體實施方式為使本實用新型的目的、技術方案和優(yōu)點更加清楚，以下結(jié)合附圖對本實用新型的具體實施例進行詳細說明。在此，本實用新型的示意性實施例及其說明用于解釋本實用新型，但并不作為對本實用新型的限定。本實用新型實施例提供一種基于FPGA的網(wǎng)絡計算機。以下結(jié)合附圖對本實用新型進行詳細說明。如圖2所示為本實用新型基于FPGA的網(wǎng)絡計算機第一實施例的功能模塊示意圖，包括FPGA芯片100，利用該FPGA芯片內(nèi)部邏輯電路實現(xiàn)的處理器內(nèi)核101，利用該FPGA芯片內(nèi)部邏輯電路實現(xiàn)的存儲控制器102，利用該FPGA芯片內(nèi)部邏輯電路實現(xiàn)的交換總線控制器103，利用該FPGA芯片內(nèi)部邏輯電路實現(xiàn)的交換總線104,利用該FPGA芯片內(nèi)部邏輯電路實現(xiàn)的異步串行收發(fā)器105，利用該FPGA芯片內(nèi)部邏輯電路實現(xiàn)的定時器106，利用該FPGA芯片內(nèi)部邏輯電路實現(xiàn)的顯示繪圖陣列(VGA:VideoGraphicsArray)模塊107，利用該FPGA芯片內(nèi)部邏輯電路實現(xiàn)的USB處理模塊108，利用該FPGA芯片內(nèi)部邏輯電路實現(xiàn)的以太網(wǎng)模塊109(ETHPHY)，利用該FPGA芯片內(nèi)部邏輯電路實現(xiàn)的同步串行接口模塊(SPI)110，利用該FPGA芯片內(nèi)部邏輯電路實現(xiàn)的片內(nèi)用戶邏輯111，利用該FPGA芯片內(nèi)部邏輯電路實現(xiàn)的數(shù)字音頻模塊112，聯(lián)合測i式(JTAG:JointTestActionGroup)接口模塊113。利用該FPGA芯片內(nèi)部邏輯電路實現(xiàn)的Ps/2處理模塊114。上述通過FPGA芯片內(nèi)部邏輯電路實現(xiàn)各種功能是指，根據(jù)現(xiàn)有的硬件功能模塊對數(shù)據(jù)的處理的方法，使用所述FPGA芯片的編輯工具，讓FPGA芯片模擬所述硬件的功能，例如可以使用硬件描述語言(HDL)對所述FPGA芯片進行FPGA芯片內(nèi)部邏輯電路的搭建，使該FPGA芯片實現(xiàn)硬件VGA設備的視頻數(shù)據(jù)處理功能。所述處理器內(nèi)核IOI、存儲控制器102、總線控制器103、異步串行收發(fā)器105、定時器106、VGA模塊107、USB處理模塊108、以太網(wǎng)模塊109、同步串行接口模塊IIO、片內(nèi)用戶邏輯lll、數(shù)字音頻模塊112、JTAG接口模塊113和Ps/2處理模塊114分別與所述FPGA內(nèi)部交換總線104相連接。所述處理器內(nèi)核101用于實現(xiàn)軟CPU的功能，處理外部輸入的數(shù)據(jù)并控制所述FPGA上的其它功能模塊。該處理器內(nèi)核101可以使用現(xiàn)有技術中的軟核CPU實現(xiàn)。所述存儲控制器102用于對外部同步動態(tài)隨機存取存儲器(SDRAM:SynchronousDynamicRandomAccessMemory)，夕卜部只讀內(nèi)存(ROM:Read-OnlyMemory)，外部Flash進行數(shù)據(jù)傳輸控制。8所述總線控制器103用于控制總線上數(shù)據(jù)的傳輸。該總線控制器可以使用HDL語言在FPGA芯片上模擬通常計算機的總線控制器的控制功能。所述FPGA內(nèi)部交換總線104用于向所述FPGA內(nèi)部各個功能模塊提供總線通道。所有功能模塊通過NPI接口方式與所述FPGA內(nèi)部交換總線104相連接。所述異步串行收發(fā)器105用于管理所述FPGA進行調(diào)試時的數(shù)據(jù)USB。所述定時器106用于向其它功能模塊提供時鐘。所述VGA模塊107用于處理視頻數(shù)據(jù)，并通過VGA接口與外部的顯示器或者視頻采集裝置進行數(shù)據(jù)通信。所述USB處理模塊108用于處理用戶USB設備的數(shù)據(jù)。所述以太網(wǎng)模塊109用于接收與發(fā)送網(wǎng)絡接口傳輸?shù)臄?shù)據(jù)，對所述傳輸數(shù)據(jù)進行調(diào)制與解調(diào)，實現(xiàn)網(wǎng)卡的功能，所述網(wǎng)絡接口例如為RJ45接口。所述同步串行接口模塊110用于管理所述FPGA進行調(diào)試時的數(shù)據(jù)USB。所述片內(nèi)用戶邏輯111用于引導所述FPGA芯片啟動。所述數(shù)字音頻模塊112用于處理音頻數(shù)據(jù)，并通過音頻接口與外部的揚聲器或者音頻采集裝置進行數(shù)據(jù)通信。所述JTAG接口模塊113用于連接外部的JTAG調(diào)試器，利用該JTAG調(diào)試器對所述FPGA芯片內(nèi)各個器件的測試。這里所述的器件不同于上述功能模塊，指FPGA芯片內(nèi)的物理器件。所述Ps/2處理模塊114，用于控制Ps/2接口外設的輸入與輸出，例如Ps/2接口的鼠標與鍵盤。如圖3所示為本實用新型基于FPGA的網(wǎng)絡計算機第一實施例的電路圖。包括如圖2所示的FPGA芯片200，其內(nèi)部使用軟件實現(xiàn)了多種功能模塊，包括對于存儲器的控制器，異步串行收發(fā)器，VGA模塊，USB處理模塊，以太網(wǎng)模塊，同步串行接口模塊，數(shù)字音頻模塊，JTAG接口模塊和Ps/2處理模塊；在該FPGA芯片外部還具有USB和Ps/2接口201(其中包括了USB接口管腳和Ps/2接口的管腳)，數(shù)字音頻接口202，以太網(wǎng)接口203，JTAG接口204，與非閃存接口(NANDFlash)205,SD醒接口206，VGA接口207，SPI接口208，UART接口209。所述USB和Ps/2接口201，數(shù)字音頻接口202，以太網(wǎng)接口203，JTAG接口204，與非閃存接口(NANDFlash)205，SDRAM接口206，VGA接口207，SPI接口208，UART接口209均與所述FPGA芯片200上的相應管腳相連接。所述USB和Ps/2接口201通過相應管腳與所述FPGA芯片200的USB模塊的管腳(USB—1—n管腳、USB」^管腳)和Ps/2模塊引出的管腳(KB—d管腳和MS—CK管腳)相連接，通過該USB和Ps/2接口201接入外部鼠標、鍵盤等Ps/2或者USB接口的設備。其中，所述KB一d管腳代表Ps/2接口鍵盤的一組管腳數(shù)據(jù)(KB—d)和時鐘(KB—CK)管腳，所述MS—CK管腳代表Ps/2接口鼠標的一組管腳數(shù)據(jù)(MS_d)和時鐘(MS_CK)管腳。所述數(shù)字音頻接口202通過相應管腳與所述FPGA芯片200的數(shù)字音頻模塊引出的管腳相連接，通過該數(shù)字音頻接口202進行音頻的輸入與輸出。所述以太網(wǎng)接口203通過相應管腳與所述FPGA芯片200的以太網(wǎng)模塊引出的管腳相連接，通過該以太網(wǎng)接口203與網(wǎng)絡接口相連接，進行網(wǎng)絡數(shù)據(jù)的通信，所述網(wǎng)絡接口例如可以為RJ45接口。所述JTAG接口204通過相應管腳與所述FPGA芯片200的JTAG接口模塊相連接，通過該JTAG接口204接入JTAG調(diào)試器，以實現(xiàn)對所述FPGA芯片中的各個器件，例如晶體管、與非門等器件進行測試。所述NANDFlash接口205與SDRAM接口206的相應管腳與所述FPGA芯片200的存儲控制器相連接，通過該NANDFlash接口205與SDRAM接口206與外部的例如Flash、SDRAM等存儲裝置傳輸數(shù)據(jù)。通過所述NANDFlash接口205獲取外部Flash中的操作系統(tǒng)和預裝軟件，通過SDRAM接口206使得該FPGA芯片能夠利用外部的SDRAM存儲器，提供運行軟件的內(nèi)存空間。所述VGA接口207通過相應管腳與所述FPGA芯片200的VGA模塊相連接，通過VGA接口207進行視頻數(shù)據(jù)的輸入與輸出。所述SPI接口208通過相應管腳與所述FPGA芯片200的同步串行接口模塊相連接，通過該SPI接口208使得所述FPGA芯片200的同步串行接口模塊與外部的同步串行數(shù)據(jù)進行通信。所述UART接口209通過相應管腳與所述FPGA芯片200的異步串行收發(fā)器相連接，通過該UART接口209使得所述FPGA芯片200的異步串行收發(fā)器與外部的異步串行數(shù)據(jù)進行通信。作為優(yōu)選的實施例，表1對所述FPGA芯片部分功能模塊的接口管腳進行定義。表l<table>tableseeoriginaldocumentpage11</column></row><table><table>tableseeoriginaldocumentpage12</column></row><table>如圖4所示為本實用新型實施例Ps/2鼠標接口的示意圖，其中Ps/2接口的管腳1與第一實施例的FPGA芯片Ps/2模塊的MS一D管腳連接，用于傳送數(shù)據(jù)；Ps/2接口的管腳3與地線連接；Ps/2接口的管腳4與電源VCC連接；Ps/2接口的管腳5與FPGA的MS—CK管腳連接，用于傳送時鐘信息。如圖5所示為VGA接口的示意圖，其中VGA接口的管腳l、2、3分別與FPGA芯片的VGAred、VGAgreen、VGAblue管腳相連接，用于傳送顯示所用的紅、綠、藍色彩數(shù)據(jù)；VGA接口的管腳13、14分別與FPGA芯片VGA模塊的水平同步信號(VGA—HSVNC)、垂直同步信號(VGA一VSVNC)管腳連接，用于傳送水平同步和垂直同步信號。通過以上實施例，使用一片F(xiàn)PGA芯片模擬多種硬件功能，通過該FPGA芯片與外部接口的連接，使得該FPGA實現(xiàn)網(wǎng)絡計算機的功能，并且由于所有功能使用軟件在FPGA芯片內(nèi)部實現(xiàn)所以在硬件上成本很低。如圖6所示為本實用新型基于FPGA的網(wǎng)絡計算機第二實施例的功能模塊示意圖，包括powerPC(PerformanceOptimizedWithEnhancedRISC)芯片300，F(xiàn)PGA芯片301，NAND接口302，SD讀卡器接口303，USB接口304，以太網(wǎng)接口305，UART接口306，第一JTAG接口307，數(shù)字音頻接口308，Ps/2接口309，VGA接口310，顯存(VIDSD)接口311，第二JTAG接口312，網(wǎng)絡接口313。所述NAND接口302，SD讀卡器接口303，USB接口304，UART接口306，第一JTAG接口307，以太網(wǎng)接口305分別與所述powerPC芯片300相連接，所述網(wǎng)絡接口313與所述以太網(wǎng)接口305相連接，在所述powerPC芯片300內(nèi)部具有相應的硬件芯片組支持各接口的數(shù)據(jù)控制與處理;所述FPGA芯片301與所述powerPC芯片300相連接，接受所述powerPC芯片300的控制；所述Ps/2接口309，數(shù)字音頻接口308，VGA接口310，顯存(VIDSD)接口311，第二JTAG接口312分別與所述FPGA芯片301相連接，在所述FPGA芯片301內(nèi)部具有相應的軟件功能模塊支持所述各外部接口的數(shù)據(jù)控制與處理。由于powerPC芯片300內(nèi)部具有支持各功能模塊的芯片組，所以處理速度比較快，但是缺點是成本比較高，而且由于內(nèi)部的芯片組是由硬件構成，所以powerPC芯片300所能夠完成的功能受到局限，其通過控制FPGA芯片301，則可以通過對FPGA芯片301進行各種不同功能的實現(xiàn)，例如本例中所述powerPC芯片300不具有VGA視頻處理能力，音頻數(shù)據(jù)處理能力和Ps/2的串行數(shù)據(jù)處理能力，但是通過FPGA芯片301內(nèi)部的軟件功能模塊實現(xiàn)了上述功能，powerPC芯片300通過控制和調(diào)用該FPGA芯片301實現(xiàn)了上述功能，因此本實施例中的powerPC芯片300和FPGA芯片301構成的網(wǎng)絡計算機可以以較快的速度和較低的成本實現(xiàn)普通計算機的基本功能。如圖7所示為本實用新型基于FPGA的網(wǎng)絡計算機第二實施例的電路圖。13本實施例針對于現(xiàn)有技術中的powerPC芯片與外設接口的連接不做詳細描述，F(xiàn)PGA芯片與外設接口的描述可以參考本實用新型第一實施例，在本例中只對powerPC芯片與FPGA芯片之間的接口電路進行描述，兩者之間的接口管腳定義如表2所示。表2<table>tableseeoriginaldocumentpage14</column></row><table>如圖8所示為本實用新型實施例網(wǎng)絡接口的示意圖，其中網(wǎng)絡接口313的管腳1、2、3、6分別與以太網(wǎng)接口305的差分發(fā)送信號正MDI—TP管腳、差分發(fā)送信號負MDI—TN管腳、差分接收信號正MDI—R管腳、差分接收信號負PMDI—RN管腳相連接，LEDl和LED2分別與以太網(wǎng)接口305的LEDl和LED2管腳相連接。本實用新型有益效果在于，釆用一個FPGA實現(xiàn)多種計算機的功能模塊，由于沒有釆用相應的多個硬件模塊，只是對FPGA進行軟件上的編成實現(xiàn)了多種功能，所以本實用新型的網(wǎng)絡計算機制造成本低；并且因此也能夠?qū)崿F(xiàn)產(chǎn)品節(jié)能環(huán)保，由于當計算機升級時，沒有采用多個硬件模塊而使得硬件浪費減少，不會造成更多的環(huán)境污染，并且本實用新型實施例的FGPA實現(xiàn)多種計算機的功能模塊，耗電量低，相當于普通PC的1/40(耗電量5瓦，最高不超過6瓦，普通PC耗電量200瓦)；間接節(jié)省空調(diào)開支80%以上，外形小巧、重量不到200克，節(jié)約占地空間和運輸成本；采用無風扇設計，運行無噪音；產(chǎn)品符合RoHS(RestrictionofHazardousSubstances)毒害物質(zhì)限制使用的綠色標準，不產(chǎn)生任何有害廢棄物；運維管理簡單耗電量低，可以避免由產(chǎn)生熱能過多，部件老化加速，所以故障率低；靈活可隨時實現(xiàn)在固定架構上添加硬件和軟件的功能模塊。以上所述的具體實施方式，對本實用新型的目的、技術方案和有益效果進行了進一步詳細說明，所應理解的是，以上所述僅為本實用新型的具體實施方式而已，并不用于限定本實用新型的保護范圍，凡在本實用新型的精神和原則之內(nèi)，所做的任何修改、等同替換、改進等，均應包含在本實用新型的保護范圍之內(nèi)。權利要求1.一種基于FPGA的網(wǎng)絡計算機，其特征在于該FPGA芯片內(nèi)部包括交換總線及總線控制器，還包括USB處理模塊、顯示繪圖陣列模塊、以太網(wǎng)模塊、數(shù)字音頻模塊或存儲控制器中的兩種或者多種，該交換總線用于傳送所述FPGA芯片中各個功能模塊的數(shù)據(jù)，所述總線控制器與所述交換總線相連接，用于控制所述交換總線傳送數(shù)據(jù)。2.根據(jù)權利要求1所述的一種基于FPGA的網(wǎng)絡計算機，其特征在于，還包括powerPC芯片，與所述FPGA芯片相連接，該powerPC芯片內(nèi)部包括復數(shù)個硬件芯片組。3.根據(jù)權利要求1所述的一種基于FPGA的網(wǎng)絡計算機，其特征在于，所述FPGA芯片內(nèi)部還包括處理器內(nèi)核，與所述交換總線相連接，用于向所述FPGA芯片內(nèi)的其他功能模塊發(fā)送控制邏輯。4.根據(jù)權利要求3所述的一種基于FPGA的網(wǎng)絡計算機，其特征在于，所述FPGA芯片內(nèi)部還包括Ps/2處理模塊，用于處理采用Ps/2接口的外部設備的數(shù)據(jù)。5.根據(jù)權利要求1所述的一種基于FPGA的網(wǎng)絡計算機，其特征在于，該網(wǎng)絡計算機還包括以下接口與所述FPGA芯片的各個模塊相對應USB接口，該USB接口與所述FPGA芯片的USB處理模塊的相應管腳相連接，用于與所述FPGA進行數(shù)據(jù)通信，所述FPGA芯片的USB處理模塊處理所述USB接口的數(shù)據(jù)；顯示繪圖陣列接口，該顯示繪圖陣列接口與所述FPGA芯片的顯示繪圖陣列模塊的相應管腳相連接，用于將所述FPGA芯片的顯示繪圖陣列模塊處理的數(shù)據(jù)輸出到所述網(wǎng)絡計算機外部的顯示裝置；以太網(wǎng)接口，該以太網(wǎng)接口與所述FPGA芯片的以太網(wǎng)模塊的相應管腳相連接，用于傳送所述FPGA芯片的以太網(wǎng)模塊處理的數(shù)據(jù)；數(shù)字音頻接口，該數(shù)字音頻接口與所述FPGA芯片的數(shù)字音頻模塊的相應管腳相連接，用于傳送所述FPGA芯片的數(shù)字音頻模塊處理的數(shù)據(jù)；存儲控制器接口，該存儲控制器接口與所述FPGA芯片的存儲控制器的相應管腳相連接，用于所述FPGA芯片與存儲器進行數(shù)據(jù)傳輸。6.根據(jù)權利要求1所述的一種基于FPGA的網(wǎng)絡計算機，其特征在于，所述FPGA芯片內(nèi)部還包括聯(lián)合測試接口模塊，與所述交換總線相連接，用于對所述FPGA芯片內(nèi)的各器件進行測試。7.根據(jù)權利要求1所述的一種基于FPGA的網(wǎng)絡計算機，其特征在于，所述FPGA芯片內(nèi)部還包括片內(nèi)用戶邏輯模塊，與所述交換總線相連接，用于啟動所述FPGA芯片。8.根據(jù)權利要求1所述的一種基于FPGA的網(wǎng)絡計算機，其特征在于，所述FPGA芯片內(nèi)部還包括定時器，與所述交換總線相連接，用于向所述FPGA芯片內(nèi)部的其他功能模塊提供時鐘數(shù)據(jù)。專利摘要本實用新型涉及嵌入式計算機領域，為了解決現(xiàn)有技術中計算機的功耗較高，硬件浪費多，并且不方便擴展處理器功能的不足，提出了一種基于FPGA的網(wǎng)絡計算機，其特征在于該FPGA芯片內(nèi)部包括使用軟件模擬的交換總線及總線控制器，還包括使用軟件模擬的輸入輸出模塊、顯示繪圖陣列模塊、以太網(wǎng)模塊、數(shù)字音頻模塊或存儲控制器中的兩種或者多種，該交換總線用于傳送所述FPGA芯片中各個功能模塊的數(shù)據(jù)，所述總線控制器與所述交換總線相連接，用于控制所述交換總線傳送數(shù)據(jù)。本實用新型的有益效果在于，降低嵌入式計算機的系統(tǒng)復雜度，降低功耗，并且使網(wǎng)絡計算機有很好的擴展能力。文檔編號G06F1/16GK201285527SQ20082012346公開日2009年8月5日申請日期2008年11月3日優(yōu)先權日2008年11月3日發(fā)明者殷江,趙煦蘇申請人:北京瑞智創(chuàng)通系統(tǒng)科技有限公司