專利名稱：一種服務(wù)器安全監(jiān)控管理用soc芯片邏輯驗證方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種集成電路設(shè)計領(lǐng)域，具體的說是一種服務(wù)器安全監(jiān)控管理
SOC (System On Chip,片上系統(tǒng))芯片的邏輯驗證方法。
背景技術(shù)：
隨著微電子技術(shù)的發(fā)展，芯片的集成度越來越高，soc芯片的設(shè)計應(yīng)用越
來越普遍，但其驗證和測試工作卻越來越復(fù)雜。任何一款芯片，都要經(jīng)過算法
設(shè)計、系統(tǒng)設(shè)計、RTL設(shè)計、布局規(guī)劃和綜合、布局、布線、驗證到流片這樣 一個復(fù)雜的過程，其中驗證這一步充斥在所有的步驟中。因此，可以說驗證是 芯片生產(chǎn)過程中最重要的部分。以往芯片的邏輯驗證多通過專用集成電路 ASIC。因為專用集成電路ASIC功能單一，不可復(fù)用，必然造成研發(fā)成本的大 大提高。而現(xiàn)場可編程門陣列FPGA的出現(xiàn)，則改進了專用集成電路ASIC功能 單一、不可復(fù)用的缺點，使得芯片開發(fā)流程更加靈活簡便。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一種服務(wù)器安全監(jiān)控管理soc芯片的邏輯 驗證方法，使用這種方法，可以提高soc芯片設(shè)計性能，縮短soc芯片的開發(fā)周期。
為了解決上述問題，本專利提供一種服務(wù)器安全監(jiān)控管理soc芯片邏輯驗
證方法，該方法是利用現(xiàn)場可編程門陣列FPGA搭建一個服務(wù)器安全監(jiān)控管理 SOC芯片邏輯驗證方法，該方法包括軟件平臺和硬件平臺，硬件平臺包括由FPGA 來做模型的載體的芯片邏輯驗證模型、各類功能模塊及其接口模塊，其中功能 模塊及其接口模塊與芯片邏輯驗證模型相連。軟件平臺用來實現(xiàn)對芯片邏輯驗 證模型、功能模塊及其接口模塊的配置和相關(guān)數(shù)據(jù)處理，并將信號輸入到接口 模塊，通過各個功能模塊產(chǎn)生芯片邏輯驗證模型的輸入信號，通過芯片邏輯驗 證模型產(chǎn)生對軟件的控制信號，通過各個功能模塊及其接口模塊轉(zhuǎn)化為軟件顯 示標量。
驗證步驟如下
(1)由硬件描述語言描述芯片邏輯驗證模型，使其符合SOC芯片邏輯功能;
(2) 軟件平臺通過功能模塊及其接口，對PPGA進行配置，配置的結(jié)果是使 FPGA成為SOC芯片邏輯驗證模型，與所需驗證的SOC芯片邏輯功能相同；
(3) 軟件平臺產(chǎn)生驗證開始命令，通過功能模塊及其接口模塊將信號送入 芯片邏輯驗證模型。信號經(jīng)過芯片邏輯驗證模型的邏輯處理送出至功能模塊及 其接口模塊，通過各個功能模塊及其接口模塊轉(zhuǎn)化為軟件顯示標量；
(4) 軟件平臺產(chǎn)生驗證結(jié)束命令，通過功能模塊及其接口模塊將信號送入 芯片邏輯驗證模型，模型接收到結(jié)束命令后產(chǎn)生數(shù)據(jù)接收完成信號，結(jié)束驗證。
其中，步驟(l)、 (2)中的芯片邏輯功能通過軟件平臺的仿真波形輸出及示波 器的波形輸出來驗證其邏輯功能。步驟(3)、 (4)中，所有信號是通過數(shù)據(jù)采集后， 得出的驗證結(jié)論。
本發(fā)明的有益效果是，本發(fā)明的方法是利用FPGA搭建SOC芯片邏輯驗證 模型，運用軟件平臺和硬件平臺相結(jié)合的系統(tǒng)驗證方法，檢驗SOC芯片邏輯的 正確性，并可以及時對邏輯設(shè)計中的錯誤和問題加以糾正，從而提高了SOC芯 片的設(shè)計性能，縮短了開發(fā)周期。


圖1是服務(wù)器安全監(jiān)控管理SOC芯片邏輯驗證模型結(jié)構(gòu)示意圖； 圖2是硬件平臺結(jié)構(gòu)示意圖3是SOC芯片邏輯驗證方法流程圖。
具體實施例方式
圖1是服務(wù)器安全監(jiān)控管理S0C邏輯驗證模型示意圖。其中，PWM模塊3、 SMBUS驅(qū)動模塊4、 LCD驅(qū)動模塊5、 SPI控制模塊6、 I2S控制模塊7、 DSU串 口 8、 JTAG9、 Ethernet驅(qū)動模塊10、 PS/2驅(qū)動模塊11、 USB主設(shè)備模塊12 和LPC控制模塊13通過AMBA總線與32位RISC處理器相連。
D/A轉(zhuǎn)換模塊14與I2S控制模塊7相連，VGA控制模塊15、 SDRAM存儲器 16通過EMI總線與32位RISC處理器相連，LPC Flashl7通過LPC總線與LPC 控制模塊13相連。上述模塊除了 D/A轉(zhuǎn)換模塊14、 VGA控制模塊15、 SDRAM 存儲器16和LPC Flashl7均以代碼的形式配置到FPGA中，形成SOC邏輯驗證 模型l。
圖2是硬件平臺結(jié)構(gòu)示意圖。其中，風扇風速控制18與PWM模塊3相連， 6路SMBUS19與SMBUS驅(qū)動模塊4相連，LCD屏20與LCD驅(qū)動模塊5相連、A/D 轉(zhuǎn)換器21與SPI控制模塊6相連，PC機及軟件平臺與DSU串口 8和JTAG9相
連，以太網(wǎng)絡(luò)PHY電路23與Ethernet驅(qū)動模塊1(5相連，鍵盤/鼠標24與PS/2 驅(qū)動模塊11相連，U盤25與USB主設(shè)備模塊12相連，VGA輸出26與VGA控 制模塊15相連，音頻輸出27與D/A轉(zhuǎn)換模塊14相連。PC機及軟件平臺22 通過JTAG9對SOC邏輯驗證模型進行配置；通過DSU串口 8，使PC機及軟件平 臺22與SOC邏輯驗證模型之間相互通信，進行調(diào)試。
綜上及參照圖3所示，本專利使芯片驗證流程簡化，提高了SOC芯片的設(shè) 計性能，縮短了開發(fā)周期，因而，具有很好的推廣使用價值。
權(quán)利要求
1. 一種服務(wù)器安全監(jiān)控管理用SOC芯片邏輯驗證方法，其特征在于該方法是利用現(xiàn)場可編程門陣列FPGA搭建一個服務(wù)器安全監(jiān)控管理SOC芯片系統(tǒng)，該系統(tǒng)包括軟件平臺和硬件平臺，硬件平臺包括由現(xiàn)場可編程門陣列FPGA作模型的載體的芯片邏輯驗證模型、各類功能模塊及其接口模塊，其中功能模塊及其接口模塊與芯片邏輯驗證模型相連，軟件平臺用來實現(xiàn)對芯片邏輯驗證模型、功能模塊及其接口模塊的配置和相關(guān)數(shù)據(jù)處理，并將信號輸入到接口模塊，通過各個功能模塊產(chǎn)生芯片邏輯驗證模型的輸入信號，通過芯片邏輯驗證模型產(chǎn)生對軟件的控制信號，通過各個功能模塊及其接口模塊轉(zhuǎn)化為軟件顯示標量。
2、 根據(jù)權(quán)利要求1所述的SOC芯片邏輯驗證方法，其特征在于現(xiàn)場可 編程門陣列FPGA通過軟件平臺進行配置，實現(xiàn)需驗證SOC芯片的邏輯功能， 邏輯功能由硬件描述語言實現(xiàn)。
3、 根據(jù)權(quán)利要求1所述的SOC芯片邏輯驗證方法，其特征在于，驗證步 驟如下(1) 由硬件描述語言描述芯片邏輯驗證模型，使其符合SOC芯片邏輯功能；(2) 軟件平臺通過功能模塊及其接口 ，對現(xiàn)場可編程門陣列FPGA進行配置， 配置的結(jié)果是使現(xiàn)場可編程門陣列FPGA成為SOC芯片邏輯驗證模型，與所需 驗證的SOC芯片邏輯功能相同；(3) 軟件平臺產(chǎn)生驗證開始命令，通過功能模塊及其接口模塊將信號送入 芯片邏輯驗證模型，信號經(jīng)過芯片邏輯驗證模型的邏輯處理送出至功能模塊及 其接口模塊，通過各個功能模塊及其接口模塊轉(zhuǎn)化為軟件顯示標量；(4) 軟件平臺產(chǎn)生驗證結(jié)束命令，通過功能模塊及其接口模塊將信號送入 芯片邏輯驗證模型，模型接收到結(jié)束命令后產(chǎn)生數(shù)據(jù)接收完成信號，結(jié)束驗證。
4、 根據(jù)權(quán)利要求3所述的SOC芯片邏輯驗證方法，其特征還在于步驟 (3)、 (4)中，所有信號是通過數(shù)據(jù)采集后，得出的驗證結(jié)論。
5、 根據(jù)權(quán)利要求3所述的SOC芯片邏輯驗證方法，其特征在于步驟(l)、 (2)中的芯片邏輯功能通過軟件平臺的仿真波形輸出及示波器的波形輸出來驗 證其邏輯功能。
6、 根據(jù)權(quán)利要求1所述的SOC芯片邏輯驗證方法，其特征在于，服務(wù)器 安全監(jiān)控管理用SOC邏輯驗證模型，包括PWM模塊、SMBUS驅(qū)動模塊、LCD驅(qū) 動模塊、SPI控制模塊、12S控制模i關(guān)、bSU串口、 JTAG、 Ethernet驅(qū)動模塊、 PS/2驅(qū)動模塊、USB主設(shè)備模塊、LPC控制模塊、D/A轉(zhuǎn)換模塊、VGA控制模 塊、SDRAM存儲器和LPC Flash,其中，PWM模塊、SMBUS驅(qū)動模塊、LCD驅(qū)動 模塊、SPI控制模塊、12S控制模塊、DSU串口、 JTAG9、 Ethernet驅(qū)動模塊、 PS/2驅(qū)動模塊、USB主設(shè)備模塊和LPC控制模塊通過AMBA總線與32位RISC 處理器相連，D/A轉(zhuǎn)換模塊與12S控制模塊相連，VGA控制模塊、SDRAM存儲器 通過EMI總線與32位RISC處理器相連，LPC Flash通過LPC總線與LPC控制 模塊相連，上述模塊除了 D/A轉(zhuǎn)換模塊、VGA控制模塊、SDRAM存儲器和LPC Flash夕卜，均以代碼的形式配置到現(xiàn)場可編程門陣列FPGA中，形成S0C邏輯驗 證模型。
7、根據(jù)權(quán)利要求1所述的SOC芯片邏輯驗證方法，其特征在于，硬件平 臺結(jié)構(gòu)包括，風扇風速控制、6路SMBUS、 LCD屏、A/D轉(zhuǎn)換器、PC機及軟件平 臺、以太網(wǎng)絡(luò)PHY電路、鍵盤/鼠標、U盤、VGA輸出、音頻輸出，其中，風 扇風速控制與PWM模塊相連，6路SMBUS與SMBUS驅(qū)動模塊相連，LCD屏與LCD 驅(qū)動模塊相連、A/D轉(zhuǎn)換器與SPI控制模塊相連，PC機及軟件平臺與DSU串口 和JTAG相連，以太網(wǎng)絡(luò)PHY電路與Ethernet驅(qū)動模塊相連，鍵盤/鼠標與PS/2 驅(qū)動模塊相連，U盤與USB主設(shè)備模塊相連，VGA輸出與VGA控制模塊相連， 音頻輸出與D/A轉(zhuǎn)換模塊相連，PC機及軟件平臺通過JTAG對SOC邏輯驗證模 型進行配置；通過DSU串口 ，使PC機及軟件平臺與SOC邏輯驗證模型之間相 互通信，進行調(diào)試。
全文摘要
本發(fā)明提供一種服務(wù)器安全監(jiān)控管理用SOC芯片邏輯驗證方法，該方法是利用現(xiàn)場可編程門陣列FPGA搭建一個服務(wù)器安全監(jiān)控管理SOC芯片系統(tǒng)，該系統(tǒng)包括軟件平臺和硬件平臺、硬件平臺包括由現(xiàn)場可編程門陣列FPGA作模型載體的芯片邏輯驗證模型、各類功能模塊其接口模塊，其中功能模塊及其接口模塊與芯片邏輯驗證模型相連，軟件平臺用來實現(xiàn)對芯片邏輯驗證模型、功能模塊及其接口模塊的配置和相關(guān)數(shù)據(jù)處理，并將信號輸入到接口模塊，通過各個功能模塊產(chǎn)生芯片邏輯驗證模型的輸入信號，通過芯片邏輯驗證模型產(chǎn)生對軟件的控制信號，通過各個功能模塊及其接口模塊轉(zhuǎn)化為軟件顯示標量。
文檔編號G06F17/50GK101377793SQ20081013987
公開日2009年3月4日 申請日期2008年9月22日 優(yōu)先權(quán)日2008年9月22日
發(fā)明者于治樓, 凱 姜, 梁智豪 申請人:浪潮電子信息產(chǎn)業(yè)股份有限公司