專(zhuān)利名稱(chēng)：基于多個(gè)flash存儲(chǔ)卡的硬盤(pán)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)字存儲(chǔ)技術(shù)領(lǐng)域，尤其是指一種基于多個(gè)FLASH存儲(chǔ)卡的硬盤(pán)。
背景技術(shù)：
硬盤(pán)是一種通過(guò)磁介質(zhì)實(shí)現(xiàn)快速存儲(chǔ)和訪(fǎng)問(wèn)數(shù)據(jù)的非易失性存儲(chǔ)設(shè)備，接 口傳輸速率高，從最初的ST-506/412,到ESDI, IDE, ATA，再到最新的SATA，其傳
輸速率從10Mbps發(fā)展到150MB/s。硬盤(pán)是計(jì)算機(jī)的一個(gè)重要組成部分，隨著技
術(shù)的發(fā)展，硬盤(pán)的應(yīng)用越來(lái)越廣泛，也可以用在數(shù)碼相機(jī)，數(shù)碼播放器和數(shù)碼
游戲機(jī)中。
傳統(tǒng)的硬盤(pán)結(jié)構(gòu)是通過(guò)快速轉(zhuǎn)動(dòng)的多個(gè)盤(pán)片實(shí)現(xiàn)的，數(shù)據(jù)都是記錄在盤(pán)片 上的。硬盤(pán)盤(pán)片一般都是采用塑料或者玻璃作為基質(zhì)，然后在基質(zhì)上面涂上薄 薄一層磁性材料。當(dāng)前，最高的單碟容量已經(jīng)達(dá)到了 20GB。以后硬盤(pán)的單碟容 量還將繼續(xù)增大，這對(duì)硬盤(pán)驅(qū)動(dòng)盤(pán)片轉(zhuǎn)動(dòng)的技術(shù)提出了越來(lái)越高的要求。所以 說(shuō)傳統(tǒng)硬盤(pán)在很大程度上依賴(lài)于其內(nèi)部的機(jī)械設(shè)備的運(yùn)作。這也導(dǎo)致了傳統(tǒng)硬 盤(pán)在體積，耗電，發(fā)熱量，防震等方面有著先天性的不足，雖然隨著技術(shù)的更 新可以不斷進(jìn)行改善，但始終無(wú)法從根本上解決問(wèn)題。即便是日立推出的微硬 盤(pán)(Microdrive),硬盤(pán)的體積大為縮小，但是其制作工藝復(fù)雜，容量有限，其 結(jié)構(gòu)也只是對(duì)傳統(tǒng)硬盤(pán)的縮小化而已，并沒(méi)有從根本上解決上述問(wèn)題。新的硬 盤(pán)技術(shù)的發(fā)展和應(yīng)用迫在眉睫。
閃存(FLASH)存儲(chǔ)器具有非揮發(fā)性(掉電后仍可保持?jǐn)?shù)據(jù))、快速讀/寫(xiě)、低功耗及易攜帶等優(yōu)點(diǎn)，已經(jīng)作為一種重要的存儲(chǔ)媒質(zhì)應(yīng)用于數(shù)字存儲(chǔ)產(chǎn)品中。
隨著FLASH生產(chǎn)工藝的發(fā)展和成熟，F(xiàn)LASH器件容量越來(lái)越大，價(jià)格越來(lái)越低， 這使得FLASH成為最可能實(shí)現(xiàn)硬盤(pán)的存儲(chǔ)器件。目前已有很多大的FLASH生產(chǎn) 公司發(fā)明生產(chǎn)了自己的FLASH硬盤(pán)。
現(xiàn)有的FLASH硬盤(pán)，其結(jié)構(gòu)都是基于包含一個(gè)CPU的基本框架，這個(gè)CPU管 理傳送到硬盤(pán)的數(shù)據(jù)，并實(shí)現(xiàn)對(duì)FLASH存儲(chǔ)器件的讀寫(xiě)操作，疲勞控制(Wearing) 算法和差錯(cuò)控制編碼(ECC)算法。這樣的結(jié)構(gòu)導(dǎo)致CPU功能太多，從而影響了 整個(gè)硬盤(pán)的性能和速度。

發(fā)明內(nèi)容
本發(fā)明提供了一種結(jié)構(gòu)靈活，內(nèi)部包含多個(gè)控制器的FLASH硬盤(pán)。具體是 基于多個(gè)FLASH存儲(chǔ)卡實(shí)現(xiàn)的。本發(fā)明能兼容現(xiàn)有硬盤(pán)規(guī)范，具備硬盤(pán)規(guī)范定 義的接口信號(hào)和傳輸速度，和硬盤(pán)主機(jī)(HOST)之間可通過(guò)硬盤(pán)標(biāo)準(zhǔn)規(guī)范通信。 其特征在于包括FLASH硬盤(pán)控制器和若干個(gè)FLASH存儲(chǔ)卡電路。FLASH硬盤(pán)控 制器由硬盤(pán)接口模塊，數(shù)據(jù)緩存器，邏輯電路，CPU和控制接口模塊組成。每個(gè) FLASH存儲(chǔ)卡電路都是由FLASH存儲(chǔ)卡控制器和一個(gè)或多個(gè)FLASH存儲(chǔ)單元組 成。FLASH存儲(chǔ)卡控制器一端通過(guò)控制接口模塊與數(shù)據(jù)緩存器相連，另外一端與 并聯(lián)或串聯(lián)在一起的FLASH存儲(chǔ)單元連在一起。
在本發(fā)明中，F(xiàn)LASH硬盤(pán)控制器負(fù)責(zé)硬盤(pán)主機(jī)(HOST)和存儲(chǔ)器件之間的通 信，這里的存儲(chǔ)器件由若干個(gè)FLASH存儲(chǔ)卡電路實(shí)現(xiàn)。FLASH硬盤(pán)控制器一端通 過(guò)存儲(chǔ)卡接口和FLASH存儲(chǔ)卡電路相連，另外一端通過(guò)標(biāo)準(zhǔn)硬盤(pán)接口與硬盤(pán)主 機(jī)(HOST)相連。本發(fā)明可以作為一個(gè)單獨(dú)的器件，也可以作為一個(gè)系統(tǒng)或者 是作為系統(tǒng)的一部分應(yīng)用。所述的CPU管理多個(gè)FLASH存儲(chǔ)卡電路存儲(chǔ)來(lái)自硬盤(pán)主機(jī)(HOST)的數(shù)據(jù)。 對(duì)具體FLASH存儲(chǔ)單元的讀寫(xiě)操作，疲勞控制算法和ECC算法，則是由各個(gè)FLASH 存儲(chǔ)卡電路中的FLASH存儲(chǔ)卡控制器進(jìn)行的。
所述的FLASH存儲(chǔ)卡電路是根據(jù)應(yīng)用的不同協(xié)議而設(shè)計(jì)的存儲(chǔ)設(shè)備。這里 所述的存儲(chǔ)卡協(xié)議是指符合下列一種或多種存儲(chǔ)卡接口標(biāo)準(zhǔn)的協(xié)議1、 Security Digital Memory Card (SD)標(biāo)準(zhǔn)規(guī)范或者M(jìn)iniSD或者M(jìn)icroSD標(biāo)準(zhǔn) 規(guī)范；2、 Multi-Media Card (MMC)和RS-MMC標(biāo)準(zhǔn)規(guī)范；3、 Memory Stick (MS) 或MS-Duo標(biāo)準(zhǔn)規(guī)范。
所述的控制器接口可以為SD，醒C， MS,或者自定義協(xié)議接口中的任意一種。
所述的FLASH硬盤(pán)控制器可以是一個(gè)單芯片的集成電路，也可以由多個(gè)集 成電路組合集成。
所述的FLASH硬盤(pán)控制器和硬盤(pán)主機(jī)(HOST)采用IDE (ATA)， SATA， USB2. 0/USB3. 0， IEEE1394或者是SCSI接口標(biāo)準(zhǔn)。
所述的FLASH硬盤(pán)，與硬盤(pán)主機(jī)(HOST)之間的通信過(guò)程如下
當(dāng)硬盤(pán)主機(jī)(HOST)向FLASH硬盤(pán)中寫(xiě)入數(shù)據(jù)時(shí)，首先，數(shù)據(jù)依照采用的 硬盤(pán)接口標(biāo)準(zhǔn)通過(guò)硬盤(pán)接口模塊被存入與數(shù)據(jù)緩存器中，CPU發(fā)送寫(xiě)入命令給 FLASH存儲(chǔ)卡電路，然后監(jiān)視來(lái)自FLASH存儲(chǔ)卡電路的信號(hào)，確認(rèn)收到響應(yīng)后， CPU把數(shù)據(jù)緩存器中的數(shù)據(jù)傳送給選定的FLASH存儲(chǔ)卡電路。最后，在FLASH存 儲(chǔ)卡電路內(nèi)部，由FLASH存儲(chǔ)卡控制器把數(shù)據(jù)寫(xiě)入到相應(yīng)的FLASH存儲(chǔ)單元中。
當(dāng)硬盤(pán)主機(jī)(HOST)從FLASH硬盤(pán)中讀出數(shù)據(jù)時(shí)，首先，存放數(shù)據(jù)的FLASH 存儲(chǔ)卡電路中的FLASH存儲(chǔ)卡控制器把FLASH存儲(chǔ)單元的數(shù)據(jù)讀出并傳送給 FLASH硬盤(pán)控制器，CPU通過(guò)控制接口模塊收集來(lái)自FLASH存儲(chǔ)卡電路的數(shù)據(jù)， 并把數(shù)據(jù)放入數(shù)據(jù)緩存器。最后，數(shù)據(jù)緩存器中的數(shù)據(jù)在CPU的控制下通過(guò)硬盤(pán)接口模塊傳送給硬盤(pán)主機(jī)(H0ST)。
本發(fā)明可以完全兼容現(xiàn)有的硬盤(pán)規(guī)范，在硬盤(pán)接口模塊接收硬盤(pán)主機(jī) (HOST)發(fā)來(lái)的數(shù)據(jù)，并在CPU管理下，由FLASH存儲(chǔ)卡控制器儲(chǔ)存于FLASH 存儲(chǔ)單元中，完成傳統(tǒng)硬盤(pán)的功能。本發(fā)明設(shè)計(jì)合理，通過(guò)CPU管理FLASH存 儲(chǔ)卡控制器而對(duì)FLASH存儲(chǔ)單元進(jìn)行讀寫(xiě)操作，能夠有效提升產(chǎn)品性能，提供 數(shù)據(jù)傳輸存儲(chǔ)速率。


圖l是本發(fā)明提供的結(jié)構(gòu)框圖2是圖1的結(jié)構(gòu)詳圖3是FLASH存儲(chǔ)卡電路結(jié)構(gòu)框圖4是本發(fā)明采用SATA硬盤(pán)接口，存儲(chǔ)卡采用SD協(xié)議的結(jié)構(gòu)詳圖5是本發(fā)明采用IDE硬盤(pán)接口，存儲(chǔ)卡采用MS協(xié)議的結(jié)構(gòu)詳圖6是本發(fā)明采用USB3. 0硬盤(pán)接口 ，存儲(chǔ)卡采用畫(huà)C協(xié)議的結(jié)構(gòu)詳圖。
具體實(shí)施例方式
下面通過(guò)實(shí)施例，并結(jié)合附圖，對(duì)本發(fā)明的技術(shù)方案作進(jìn)一步具體的說(shuō)明。
實(shí)施例
如圖1給出了本發(fā)明的結(jié)構(gòu)框圖，是由FLASH硬盤(pán)控制器1和若干個(gè)FLASH 存儲(chǔ)卡電路2組成。FLASH硬盤(pán)控制器1負(fù)責(zé)硬盤(pán)主機(jī)(HOST)和存儲(chǔ)器件之間 的通信，這里的存儲(chǔ)器件由若干個(gè)FLASH存儲(chǔ)卡電路2實(shí)現(xiàn)。FLASH硬盤(pán)控制器 1 一端通過(guò)存儲(chǔ)卡接口和FLASH存儲(chǔ)卡電路2相連，另外一端通過(guò)標(biāo)準(zhǔn)硬盤(pán)接口 如IDA (ATA), SATA接口或者USB接口等與硬盤(pán)主機(jī)(HOST)相連。根據(jù)圖2， FLASH硬盤(pán)控制器1由硬盤(pán)接口模塊11，數(shù)據(jù)緩存器12，邏輯 電路13， CPU14和控制接口模塊15組成?？刂破鹘涌?15可以為SD，腿C， MS， 或者自定義協(xié)議接口中的任意一種，并且不限與此?？刂平涌谀K15負(fù)責(zé)FLASH 硬盤(pán)控制器1與FLASH存儲(chǔ)卡電路2之間的通信，數(shù)據(jù)緩存器12中的數(shù)據(jù)和 FLASH存儲(chǔ)卡電路2中的數(shù)據(jù)在CPU14的控制下通過(guò)控制接口模塊15進(jìn)行交互。 CPU14可管理多個(gè)FLASH存儲(chǔ)卡電路2，控制各個(gè)FLASH存儲(chǔ)卡電路2中的FLASH 存儲(chǔ)卡控制器21對(duì)FLASH存儲(chǔ)單元中22進(jìn)行讀寫(xiě)操作。
本實(shí)施例中，F(xiàn)LASH硬盤(pán)控制器l可以是一個(gè)單芯片的集成電路，也可以由
多個(gè)集成電路組合集成。
每個(gè)FLASH存儲(chǔ)卡電路2都有一條連到FLASH硬盤(pán)控制器1的通道，N個(gè) FLASH存儲(chǔ)卡電路2同時(shí)工作，也就是同時(shí)有N個(gè)并行的FLASH存儲(chǔ)卡通道用來(lái) 傳輸和保存數(shù)據(jù)，這種結(jié)構(gòu)就可以支持硬盤(pán)接口 IDE和SATA的速率達(dá)到 150MB/s。每個(gè)FLASH存儲(chǔ)卡控制器負(fù)責(zé)處理1/N的總數(shù)據(jù)，數(shù)據(jù)總線(xiàn)可以是 4/8/16/32bit，因此，對(duì)FLASH的處理速度大大提高，可以實(shí)現(xiàn)硬盤(pán)的高速讀 寫(xiě)要求。
每個(gè)FLASH存儲(chǔ)卡電路2由FLASH存儲(chǔ)卡控制器21和一個(gè)或多個(gè)FLASH存 儲(chǔ)單元22組成。圖3給出了FLASH存儲(chǔ)卡電路2典型的基本框圖，并且其結(jié)構(gòu) 并不限與此。FLASH存儲(chǔ)卡控制器21 —端通過(guò)控制接口模塊15與數(shù)據(jù)緩存器 12相連，另外一端與并聯(lián)或串聯(lián)在一起的FLASH存儲(chǔ)單元22連在一起。FLASH 存儲(chǔ)卡控制器21接管了本來(lái)由CPU14負(fù)責(zé)的工作，如對(duì)FLASH存儲(chǔ)單元22的 讀寫(xiě)操作，疲勞控制算法和差錯(cuò)控制編碼算法，CPU14只需管理FLASH存儲(chǔ)卡電 路并監(jiān)視來(lái)自FLASH存儲(chǔ)卡電路2的響應(yīng)信號(hào)，所以這時(shí)CPU14就有能力可以 管理多個(gè)FLASH存儲(chǔ)卡電路2。本發(fā)明提出的FLASH硬盤(pán)，與硬盤(pán)主機(jī)(HOST)之間的通信過(guò)程如下
當(dāng)硬盤(pán)主機(jī)(HOST)向FLASH硬盤(pán)中寫(xiě)入數(shù)據(jù)時(shí)，首先，數(shù)據(jù)依照采用的 硬盤(pán)接口標(biāo)準(zhǔn)通過(guò)硬盤(pán)接口模塊11被存入與數(shù)據(jù)緩存器12中，CPU14發(fā)送寫(xiě)入 命令給FLASH存儲(chǔ)卡電路2，然后監(jiān)視來(lái)自FLASH存儲(chǔ)卡電路2的信號(hào)，確認(rèn)收 到響應(yīng)后，CPU14把數(shù)據(jù)緩存器12中的數(shù)據(jù)傳送給選定的FLASH存儲(chǔ)卡電路2。 最后，在FLASH存儲(chǔ)卡電路2內(nèi)部，由FLASH存儲(chǔ)卡控制器21把數(shù)據(jù)寫(xiě)入到相 應(yīng)的FLASH存儲(chǔ)單元22中。
當(dāng)硬盤(pán)主機(jī)(HOST)從FLASH硬盤(pán)中讀出數(shù)據(jù)時(shí)，首先，存放數(shù)據(jù)的FLASH 存儲(chǔ)卡電路2中的FLASH存儲(chǔ)卡控制器21把FLASH存儲(chǔ)單元22的數(shù)據(jù)讀出并 傳送給FLASH硬盤(pán)控制器1， CPU14通過(guò)控制接口模塊15收集來(lái)自FLASH存儲(chǔ) 卡電路2的數(shù)據(jù)，并把數(shù)據(jù)放入數(shù)據(jù)緩存器12。最后CPU14再把數(shù)據(jù)緩存器12 的數(shù)據(jù)通過(guò)硬盤(pán)接口模塊ll傳遞給硬盤(pán)主機(jī)(HOST)。
具體操作時(shí)，硬盤(pán)主機(jī)(HOST)在向FLASH硬盤(pán)中寫(xiě)入數(shù)據(jù)時(shí)，第一個(gè)數(shù) 據(jù)包首先被送往存儲(chǔ)卡通道0和通道N/2，這里N是偶數(shù)。第二個(gè)數(shù)據(jù)包被送往 存儲(chǔ)卡通道l和N/2+l，依次類(lèi)推。因此，送往存儲(chǔ)卡通道N/2+i (i是整數(shù)) 的數(shù)據(jù)和送往通道i的數(shù)據(jù)是一樣的，那么，如果其中存儲(chǔ)卡一個(gè)在讀寫(xiě)的過(guò) 程中發(fā)生了錯(cuò)誤，F(xiàn)LASH硬盤(pán)控制器仍可以從另外一個(gè)存儲(chǔ)卡通道中得到正確的 數(shù)據(jù)。當(dāng)然，每個(gè)數(shù)據(jù)包也可以同時(shí)存入4個(gè)FLASH存儲(chǔ)卡通道中來(lái)保證數(shù)據(jù) 存儲(chǔ)的正確性。舉例來(lái)說(shuō)，假如有FLASH硬盤(pán)中有8個(gè)存儲(chǔ)卡通道，第一個(gè)數(shù) 據(jù)包送往通道0，同時(shí)也送入通道1， 2和3。第二個(gè)數(shù)據(jù)包送到通道4， 5， 6 和7，這樣，對(duì)每個(gè)數(shù)據(jù)包來(lái)說(shuō)，都有四個(gè)一樣的備份數(shù)據(jù)，這會(huì)大大避免了數(shù) 據(jù)的丟失。數(shù)據(jù)包按怎樣的順序、幾個(gè)備份存入FLASH存儲(chǔ)卡是由FLASH硬盤(pán) 控制器的算法決定的。圖4給出了本發(fā)明的一個(gè)應(yīng)用實(shí)例，這時(shí)硬盤(pán)接口模塊11實(shí)現(xiàn)的是SATA 標(biāo)準(zhǔn)接口，內(nèi)部采用8個(gè)SD卡作為存儲(chǔ)體，則相應(yīng)的控制接口模塊15采用SD 接口實(shí)現(xiàn)，F(xiàn)LASH存儲(chǔ)卡控制器21采用SD卡控制器實(shí)現(xiàn)。當(dāng)硬盤(pán)主機(jī)(HOST) 要向此FLASH硬盤(pán)寫(xiě)入數(shù)據(jù)時(shí)，首先，從硬盤(pán)主機(jī)(HOST)過(guò)來(lái)的數(shù)據(jù)通過(guò)SATA 接口傳到FLASH硬盤(pán)內(nèi)部，CPU14控制邏輯電路13把進(jìn)來(lái)的數(shù)據(jù)存放到數(shù)據(jù)緩 存器12中。如果數(shù)據(jù)緩存器12的數(shù)據(jù)己滿(mǎn)或者硬盤(pán)主機(jī)(HOST)停止發(fā)送數(shù) 據(jù)，CPU14就會(huì)把數(shù)據(jù)緩存器12中的數(shù)據(jù)通過(guò)SD接口發(fā)給已選中用來(lái)存儲(chǔ)數(shù)據(jù) 的SD卡，在SD卡控制器的管理下，把收到的數(shù)據(jù)寫(xiě)入的SD卡的FLASH存儲(chǔ)單 元中。類(lèi)似的，當(dāng)硬盤(pán)主機(jī)(HOST)從此FLASH硬盤(pán)中讀出數(shù)據(jù)時(shí)，CPU根據(jù)硬 盤(pán)主機(jī)(HOST)的要求，發(fā)送讀出命令給存放需要數(shù)據(jù)的SD卡，SD卡控制器從 相應(yīng)的FLASH單元中讀出數(shù)據(jù)，并通過(guò)SD接口發(fā)送給FLASH硬盤(pán)控制器，CPU14 收集這些數(shù)據(jù)并把它們存入數(shù)據(jù)緩存器12，然后在CPU14的控制下，邏輯電路 13把數(shù)據(jù)緩存器12的數(shù)據(jù)通過(guò)SATA接口發(fā)送給硬盤(pán)主機(jī)(HOST)，完成讀操作。 這里SD卡的個(gè)數(shù)并不限于8個(gè)，硬盤(pán)接口模塊也不限于SATA接口， FLASH存儲(chǔ) 卡也不限于SD卡。
圖5和圖6是本發(fā)明的另兩個(gè)具體實(shí)例，其中硬盤(pán)接口模塊11分別采用IDE 硬盤(pán)接口和USB3. 0接口 ， FLASH存儲(chǔ)卡電路采用MS卡和MMC卡，并且不限與此。
本文中所描述的具體實(shí)施例僅僅是對(duì)本發(fā)明精神作舉例說(shuō)明。本發(fā)明所屬 技術(shù)領(lǐng)域的技術(shù)人員可以對(duì)所描述的具體實(shí)施例做各種各樣的修改或補(bǔ)充或采 用類(lèi)似的方式替代，但并不會(huì)偏離本發(fā)明的精神或者超越所附權(quán)利要求書(shū)所定 義的范圍。
盡管本文較多地使用了 FLASH硬盤(pán)控制器l、 FLASH存儲(chǔ)卡電路2、硬盤(pán)接 口模塊ll、數(shù)據(jù)緩存器12、邏輯電路13、 CPU14、控制接口模塊15、 FLASH儲(chǔ)卡控制器21和FLASH存儲(chǔ)單元22等術(shù)語(yǔ)，但并不排除使用其它術(shù)語(yǔ)的可能 性。使用這些術(shù)語(yǔ)僅僅是為了更方便地描述和解釋本發(fā)明的本質(zhì)；把它們解釋 成任何一種附加的限制都是與本發(fā)明精神相違背的。
權(quán)利要求
1.一種基于FLASH的硬盤(pán)，能兼容現(xiàn)有硬盤(pán)規(guī)范，具備硬盤(pán)規(guī)范定義的接口信號(hào)和傳輸速度，和硬盤(pán)主機(jī)(HOST)之間可通過(guò)硬盤(pán)標(biāo)準(zhǔn)規(guī)范通信。其特征在于包括FLASH硬盤(pán)控制器(1)，由硬盤(pán)接口模塊(11)，數(shù)據(jù)緩存器(12)，邏輯電路(13)，CPU(14)和控制接口模塊(15)組成。若干個(gè)FLASH存儲(chǔ)卡電路(2)，每個(gè)FLASH存儲(chǔ)卡電路(2)都是由FLASH存儲(chǔ)卡控制器(21)和一個(gè)或多個(gè)FLASH存儲(chǔ)單元(22)組成。每個(gè)FLASH存儲(chǔ)卡控制器(21)一端都是通過(guò)控制接口模塊(15)與數(shù)據(jù)緩存器(12)相連，另外一端與各自并聯(lián)或串聯(lián)在一起的FLASH存儲(chǔ)單元(22)連在一起。
2. 根據(jù)權(quán)利要求1所述的FLASH硬盤(pán)，其特征在于，所述的FLASH硬盤(pán)控制 器(1)負(fù)責(zé)硬盤(pán)主機(jī)(HOST)和存儲(chǔ)器件之間的通信，這里的存儲(chǔ)器件由若干 個(gè)FLASH存儲(chǔ)卡電路(2)實(shí)現(xiàn)。FLASH硬盤(pán)控制器(1) 一端通過(guò)多個(gè)存儲(chǔ)卡接 口和多個(gè)FLASH存儲(chǔ)卡電路(2)相連，另外一端通過(guò)標(biāo)準(zhǔn)硬盤(pán)接口與硬盤(pán)主機(jī)(HOST)相連。
3. 根據(jù)權(quán)利要求1所述的FLASH硬盤(pán)控制器(1)，其特征在于，CPU (14) 管理多個(gè)FLASH存儲(chǔ)卡電路(2)和硬盤(pán)主機(jī)(HOST)之間的通信，對(duì)FLASH存 儲(chǔ)單元(22)具體的讀寫(xiě)操作，則是由各個(gè)FLASH存儲(chǔ)卡電路(2)中的FLASH 存儲(chǔ)卡控制器(21)進(jìn)行的。
4. 根據(jù)權(quán)利要求1所述的FLASH硬盤(pán)，其特征在于，所述的FLASH硬盤(pán)控 制器(1)可以是一個(gè)單芯片的集成電路，也可以由多個(gè)集成電路組合集成。
5. 根據(jù)權(quán)利要求2所述的FLASH硬盤(pán)控制器電路(1)，其特征在于，所述 的控制器接口 (15)可以為SD，畫(huà)C， MS，或者自定義協(xié)議接口中的任意一種。
6. 根據(jù)權(quán)利要求2所述的FLASH硬盤(pán)控制器電路(1),其特征在于，所述的硬盤(pán)接口模塊(11)可以是IDE (ATA)， SATA， USB2. 0/USB3. 0， IEEE1394或 者是SCSI接口標(biāo)準(zhǔn)。
7.根據(jù)權(quán)利要求1所述的FLASH硬盤(pán)，與硬盤(pán)主機(jī)(HOST)之間的通信過(guò)程 如下當(dāng)硬盤(pán)主機(jī)(HOST)向FLASH硬盤(pán)中寫(xiě)入數(shù)據(jù)時(shí)，首先，數(shù)據(jù)依照采用的 接口標(biāo)準(zhǔn)通過(guò)硬盤(pán)接口模塊(11)被存入與數(shù)據(jù)緩存器(12)中，CPU (14)發(fā) 送寫(xiě)入命令給FLASH存儲(chǔ)卡電路(2)，然后CPU (14)監(jiān)視來(lái)自FLASH存儲(chǔ)卡電 路(2)的信號(hào)，確認(rèn)收到響應(yīng)后，CPU (14)把數(shù)據(jù)緩存器(12)中的數(shù)據(jù)傳 送給選定的FLASH存儲(chǔ)卡電路(2)。最后，在FLASH存儲(chǔ)卡電路(2)內(nèi)部，由 FLASH存儲(chǔ)卡控制器(21)把收到的數(shù)據(jù)寫(xiě)入到相應(yīng)的FLASH存儲(chǔ)單元(22)中。當(dāng)硬盤(pán)主機(jī)(HOST)從FLASH硬盤(pán)中讀出數(shù)據(jù)時(shí)，首先，在存放數(shù)據(jù)的FLASH 存儲(chǔ)卡電路(2)內(nèi)部，F(xiàn)LASH存儲(chǔ)卡控制器(21)把相應(yīng)FLASH存儲(chǔ)單元(22) 的數(shù)據(jù)讀出，并傳送給FLASH硬盤(pán)控制器(l)， CPU(14)通過(guò)控制接口模塊(15) 收集來(lái)自FLASH存儲(chǔ)卡電路(2)的數(shù)據(jù)，并把數(shù)據(jù)放入數(shù)據(jù)緩存器(12)。最 后數(shù)據(jù)緩存器(12)中的數(shù)據(jù)在CPU (14)的控制下通過(guò)硬盤(pán)接口模塊傳送給硬 盤(pán)主機(jī)(HOST)。
全文摘要
本發(fā)明公開(kāi)了一種體積小、重量輕、耗電省、發(fā)熱量低、無(wú)運(yùn)行噪聲的基于多個(gè)FLASH存儲(chǔ)卡的硬盤(pán)，包括FLASH硬盤(pán)控制器和若干個(gè)FLASH存儲(chǔ)卡電路。FLASH硬盤(pán)控制器由硬盤(pán)接口模塊，數(shù)據(jù)緩存器，邏輯電路，CPU和控制接口模塊組成。CPU管理著多個(gè)FLASH存儲(chǔ)卡電路，每個(gè)FLASH存儲(chǔ)卡電路都是由FLASH存儲(chǔ)卡控制器和一個(gè)或多個(gè)FLASH存儲(chǔ)單元組成，F(xiàn)LASH存儲(chǔ)卡控制器通過(guò)SD，MMC，MS，或者自定義接口中的任意一種與數(shù)據(jù)緩存器和CPU通信。本發(fā)明能兼容現(xiàn)有硬盤(pán)規(guī)范，具備硬盤(pán)規(guī)范定義的接口信號(hào)和傳輸速度，和硬盤(pán)主機(jī)(HOST)之間可通過(guò)硬盤(pán)標(biāo)準(zhǔn)規(guī)范通信。本發(fā)明可以良好的性能取代傳統(tǒng)的硬盤(pán)。
文檔編號(hào)G06F3/08GK101593085SQ20081006208
公開(kāi)日2009年12月2日 申請(qǐng)日期2008年5月28日 優(yōu)先權(quán)日2008年5月28日
發(fā)明者付建云 申請(qǐng)人:付建云