專利名稱：采用微處理器架構(gòu)的通用芯片邏輯設(shè)計結(jié)構(gòu)及其方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路設(shè)計領(lǐng)域，特別涉及數(shù)字邏輯集成電路中的系統(tǒng)電路設(shè)計、soc 系統(tǒng)中的系統(tǒng)控制、外圍接口電路的設(shè)計技術(shù)領(lǐng)域，具體是指一種采用微處理器架構(gòu)的通 用芯片邏輯設(shè)計結(jié)構(gòu)及其方法。
背景技術(shù)：
現(xiàn)代社會中，集成電路的應(yīng)用和不斷發(fā)展， 一直是支撐和推動現(xiàn)代電子行業(yè)迅速喊起
的強大動力。在這個發(fā)展過程中，當(dāng)處理器對大規(guī)模運算疲于應(yīng)付時，DSP應(yīng)運而生，通 過內(nèi)嵌的硬件加速單元，將原先需要幾十個指令周期完成的任務(wù)，縮減到單周期運行，大 大提升了系統(tǒng)效率。
而當(dāng)在圖像處理和通信領(lǐng)域遇到更復(fù)雜的運算，則又需要做成ASIC (專用集成電路)， 來達到需求。而對于繁瑣的硬件系統(tǒng)，總線，接口等的控制更不是處理器或者DSP來得及 處理的。所以在對速度和即時性要求很高的應(yīng)用，ASIC都是很好的選擇。
然而，全部依靠硬件邏輯來實現(xiàn)功能同樣帶來了另外的問題，設(shè)計不再具有靈活性， 相應(yīng)的電路模塊只完成專用的功能，邏輯都被固化，有時候即使是很相近的2個應(yīng)用，也 不得不修改電路設(shè)計，哪怕只是修改一小部分邏輯，都不得不重新再流片。而且現(xiàn)在芯片 生產(chǎn)的成本還是價格不菲，動輒數(shù)十萬美金，這也就給芯片的開發(fā)帶來了更大的成本風(fēng)險， 而往往一款芯片面世后，會有更多的性能升級的需求，此時常常為增加一個功能不得不再 次流片。既增加了成本，削弱了本已經(jīng)微薄的芯片利潤，更帶來產(chǎn)品周期的延誤，嚴重的 甚至錯失市場良機。
如何在現(xiàn)有工藝水平下，同樣的生產(chǎn)成本上得到更大得更靈活的產(chǎn)出呢？這就要考慮 充分優(yōu)化現(xiàn)有芯片的設(shè)計結(jié)構(gòu)了 。
市場上目前看到的是，引領(lǐng)芯片技術(shù)的領(lǐng)袖企業(yè)——Intel,已經(jīng)不再一味的靠提升芯 片頻率來標榜性能了。而是對總體設(shè)計架構(gòu)的優(yōu)化升級，推出雙核，四核的多處理器核心 的芯片。 一方面現(xiàn)有的CPU已經(jīng)在當(dāng)前先進的工藝技術(shù)支持下能夠提供很高的處理性能， 另一方面隨著越來越多的應(yīng)用的開發(fā)，系統(tǒng)對多任務(wù)多線程的需求越來越多。簡單的提升芯片的頻率不能完全滿足應(yīng)用的需求，同時還帶來更大的功耗。多核心的架構(gòu)，其實也是 引入了硬件的并行計算的特點，在單核心的性能已經(jīng)發(fā)展到階段性極致的時候，進一步的 性能提升就要靠并行結(jié)構(gòu)來實現(xiàn)了 。當(dāng)然得到性能的同時，也增加了數(shù)倍的芯片面積。
而在處理器系統(tǒng)(在此暫且稱之為軟件系統(tǒng))開始釆納硬件優(yōu)點的同時，ASIC設(shè)計一 樣可以借鑒軟件系統(tǒng)的靈活性。相對于CPU的軟件處理，通過專用的固化的電路來實現(xiàn) 最優(yōu)的硬件性能和最經(jīng)濟的芯片面積。這也是目前ASIC大為流行的主要原因。但是正如 前面所提到的當(dāng)前處理器的性能發(fā)展迅速，能承擔(dān)更多的工作。而另一方面ASIC電路靈 活性的缺失電路面積的增加，而且芯片行業(yè)竟?fàn)幵絹碓郊ち?，往往成敗取決于芯片的成本 和芯片推向市場的速度。市場的需求是變化的，客戶的需求也是多樣的，這就要求能更快 的更便宜滿足市場推出產(chǎn)品。而一次又一次得流片，帶來的是掩膜費用的增加和工期的延 長，新的芯片不僅需要安排進繁忙的生產(chǎn)線，而且之后的測試將帶來更大的成本和時間的 消耗。顯然硬件也有借鑒軟件靈活性的潛在需求，在軟件和硬件中找到一個最佳平衡點十 分重要了。

發(fā)明內(nèi)容
本發(fā)明的目的是克服了上述現(xiàn)有技術(shù)中的缺點，提供一種能夠增加系統(tǒng)芯片設(shè)計的靈 活性和通用性、簡化硬件設(shè)計、降低芯片開發(fā)的成本和周期、工作性能穩(wěn)定可靠、適用范 圍較為廣泛的采用微處理器架構(gòu)的通用芯片邏輯設(shè)計結(jié)構(gòu)及其方法。
為了實現(xiàn)上述的目的，本發(fā)明的采用微處理器架構(gòu)的通用芯片邏輯設(shè)計結(jié)構(gòu)及其方法 如下
該采用微處理器架構(gòu)的通用芯片邏輯設(shè)計結(jié)構(gòu)，包括芯片內(nèi)部的存儲模塊和中央處理 單元，其主要特點是，所述的存儲模塊中設(shè)置有至少一個任務(wù)參數(shù)配置單元，所述的通用 芯片邏輯設(shè)計結(jié)構(gòu)中還包括任務(wù)掃描功能單元、電路參數(shù)配置單元和功能邏輯電路單元， 所述的任務(wù)掃描功能單元與所述的任務(wù)參數(shù)配置單元相連接，且該任務(wù)掃描功能單元通過 所述的電路參數(shù)配置單元與所述的功能邏輯電路單元相連接。
該采用微處理器架構(gòu)的通用芯片邏輯設(shè)計結(jié)構(gòu)中的任務(wù)參數(shù)配置單元組成任務(wù)列表， 所述的任務(wù)掃描功能單元為任務(wù)列表讀取控制單元。
該采用微處理器架構(gòu)的通用芯片邏輯設(shè)計結(jié)構(gòu)中的通用芯片邏輯設(shè)計結(jié)構(gòu)中還包括與 所述的任務(wù)參數(shù)配置單元相對應(yīng)的任務(wù)使能控制位。
該采用微處理器架構(gòu)的通用芯片邏輯設(shè)計結(jié)構(gòu)中的電路參數(shù)配置單元為電路參數(shù)配置寄存器。
該采用微處理器架構(gòu)的通用芯片邏輯設(shè)計結(jié)構(gòu)中的存儲模塊為RAM存儲器。 該利用上述的結(jié)構(gòu)進行通用芯片邏輯設(shè)計的方法，其主要特點是，所述的方法包括以 下步驟
(1)系統(tǒng)根據(jù)用戶操作，在存儲模塊中進行任務(wù)列表配置操作； (2 )所述的任務(wù)掃描功能單元對配置好的任務(wù)列表進行掃描讀取操作； (3 )如果能夠讀取到相應(yīng)的任務(wù)參數(shù)，則系統(tǒng)根據(jù)任務(wù)掃描功能單元掃描讀取到的任 務(wù)參數(shù)對所述的電路參數(shù)配置單元進行參數(shù)配置操作；否則，系統(tǒng)結(jié)束；
(4 )所述的功能邏輯電路單元根據(jù)電路參數(shù)配置單元的參數(shù)配置執(zhí)行相應(yīng)的功能； (5)返回上述步驟(2)。
該通用芯片邏輯設(shè)計的方法中的進行任務(wù)列表配置操作，具體為 中央處理單元根據(jù)用戶操作，將任務(wù)配置參數(shù)寫入存儲模塊中對應(yīng)的任務(wù)參數(shù)配置單 元中。
該通用芯片邏輯設(shè)計的方法中的任務(wù)掃描功能單元對配置好的任務(wù)列表進行掃描讀取 操作，包括以下步驟
(11 )任務(wù)掃描功能單元依次掃描任務(wù)列表中的任務(wù)參數(shù)配置單元；
(12) 如果當(dāng)前的任務(wù)參數(shù)配置單元有效，則讀取相應(yīng)的任務(wù)參數(shù)，并返回能夠讀取 到任務(wù)參數(shù)的結(jié)果；
(13) 如果當(dāng)前的任務(wù)參數(shù)配置單元無效，則重復(fù)上述步驟(ll)，直到任務(wù)掃描功能 單元遍歷任務(wù)列表的次數(shù)達到系統(tǒng)預(yù)設(shè)的最大遍歷次數(shù)或者任務(wù)列表中所有的任務(wù)參數(shù)配 置單元均無效后，返回不能夠讀取到任務(wù)參數(shù)的結(jié)果。
該通用芯片邏輯設(shè)計的方法中的通用芯片邏輯設(shè)計結(jié)構(gòu)中還包括與所述的任務(wù)參數(shù)配 置單元相對應(yīng)的任務(wù)使能控制位，所述的步驟(12)之前還包括以下步驟
(111 )任務(wù)掃描功能單元判斷當(dāng)前的任務(wù)參數(shù)配置單元所對應(yīng)的任務(wù)使能控制位是否 是系統(tǒng)預(yù)設(shè)的有效狀態(tài)；
(112 )如果是，則當(dāng)前的任務(wù)參數(shù)配置單元有效； (113)如果否，則當(dāng)前的任務(wù)參數(shù)配置單元無效。 該通用芯片邏輯設(shè)計的方法中的步驟(12)中還包括以下操作 將當(dāng)前的任務(wù)參數(shù)配置單元所對應(yīng)的任務(wù)使能控制位設(shè)置為無效。 該通用芯片邏輯設(shè)計的方法中的電路參數(shù)配置單元為電路參數(shù)配置寄存器，所述的對電路參數(shù)配置單元進行參數(shù)配置操作，具體為
所述的任務(wù)掃描功能單元將所讀取到的任務(wù)參數(shù)配置到電路參數(shù)配置寄存器中。 采用了該發(fā)明的采用微處理器架構(gòu)的通用芯片邏輯設(shè)計結(jié)構(gòu)及其方法，由于其中把有 通用性需求的硬件邏輯、并且軟件可以輕易編程的功能模塊讓CPU軟件編程來完成相應(yīng)的 功能，采用了處理器的方法來設(shè)計ASIC,從而給硬件設(shè)計以相當(dāng)?shù)墓δ莒`活性和可編程性， 既利用了現(xiàn)有高性能處理器閑置的處理能力，又增加了"i殳計的通用性，同時使用軟件實現(xiàn) 了部分功能，還帶來了芯片資源的節(jié)省，減少流片次數(shù)，縮減了掩膜開支，而且進一步縮 減了芯片的面積，簡化了硬件電路結(jié)構(gòu)，降低了芯片的成本，縮短了產(chǎn)品的開發(fā)周期，工 作性能穩(wěn)定可靠，適用范圍較為廣泛，為現(xiàn)代集成電路設(shè)計和制造技術(shù)的進一步發(fā)展奠定 了堅實的基礎(chǔ)。


圖1為本發(fā)明的采用微處理器架構(gòu)的通用芯片邏輯設(shè)計結(jié)構(gòu)的功能模塊架構(gòu)示意圖。 圖2為本發(fā)明的采用微處理器架構(gòu)的通用芯片邏輯設(shè)計方法的整體流程圖。 圖3為本發(fā)明的采用微處理器架構(gòu)的通用芯片邏輯設(shè)計結(jié)構(gòu)的具體實施方式
工作原理 示意圖。
具體實施例方式
為了能夠更清楚地理解本發(fā)明的技術(shù)內(nèi)容，特舉以下實施例詳細說明。
本發(fā)明的基本思想就是針對當(dāng)前以下的技術(shù)現(xiàn)狀
* 傳統(tǒng)的固化電路設(shè)計靈活性的缺失
*處理器性能的日新月異的提高，能承擔(dān)更多的功能
所推出的既要具備相當(dāng)?shù)撵`活性可編程性，又要具備ASIC電路的高性能的方案。在芯 片面積和速度，靈活性和專用性中找到的一個平衡點。簡單的講，用處理器的方法來設(shè)計 ASIC，給硬件設(shè)計已相當(dāng)?shù)撵`活性可編程性。既利用了現(xiàn)有高性能處理器閑置的處理能力， 又增加了設(shè)計的通用性，而且因為軟件實現(xiàn)了部分功能，還可以帶來芯片資源的節(jié)省，再 減少流片次數(shù)，縮減了掩膜開支的情況下，進一步的還縮減了芯片的面積，降低了每個芯 片的成本。
軟件和硬件的完美結(jié)合，帶來性價比最優(yōu)的芯片設(shè)計。DSP相對于傳統(tǒng)的RISC就是增 加了硬件加速的設(shè)計，結(jié)合了硬件和軟件的優(yōu)點來達到最優(yōu)的結(jié)合。更進一步，把有通用 性需求的硬件邏輯，并且軟件可以輕易編程的功能模塊讓CPU軟件編程來完成部分功能。來達到功能的靈活性，和硬件電路結(jié)構(gòu)的簡化。
請參閱圖1所示，該采用微處理器架構(gòu)的通用芯片邏輯設(shè)計結(jié)構(gòu)，包括芯片內(nèi)部的存 儲模塊和中央處理單元，其中，所述的存儲模塊中設(shè)置有至少一個任務(wù)參數(shù)配置單元，所 述的通用芯片邏輯設(shè)計結(jié)構(gòu)中還包括任務(wù)掃描功能單元、電路參數(shù)配置單元和功能邏輯電 路單元，所述的任務(wù)掃描功能單元與所述的任務(wù)參數(shù)配置單元相連接，且該任務(wù)掃描功能 單元通過所述的電路參數(shù)配置單元與所述的功能邏輯電if各單元相連接。
其中，所述的多個任務(wù)參數(shù)配置單元組成任務(wù)列表，其中的通用芯片邏輯設(shè)計結(jié)構(gòu)中 還包括與所述的任務(wù)參數(shù)配置單元相對應(yīng)的任務(wù)使能控制位，所述的任務(wù)掃描功能單元為
任務(wù)列表讀取控制單元；所述的電路參數(shù)配置單元為電路參數(shù)配置寄存器；所述的存儲模 塊為RAM存儲器。
再請參閱圖2所示，該利用上述的結(jié)構(gòu)進行通用芯片邏輯設(shè)計的方法，包括以下步驟 (1)系統(tǒng)根據(jù)用戶操作，在存儲模塊中進行任務(wù)列表配置操作，具體為
中央處理單元4艮據(jù)用戶操作，將任務(wù)配置參數(shù)寫入存儲模塊中對應(yīng)的任務(wù)參數(shù)配置 單元中；
(2 )所述的任務(wù)掃描功能單元對配置好的任務(wù)列表進行掃描讀取操作，包括以下步驟
(a) 任務(wù)掃描功能單元依次掃描任務(wù)列表中的任務(wù)參數(shù)配置單元；同時還包括以 下步驟
(i) 任務(wù)掃描功能單元判斷當(dāng)前的任務(wù)參數(shù)配置單元所對應(yīng)的任務(wù)使能控制位 是否是系統(tǒng)預(yù)設(shè)的有效狀態(tài)；
(ii) 如果是，則當(dāng)前的任務(wù)參數(shù)配置單元有效；
(iii) 如果否，則當(dāng)前的任務(wù)參數(shù)配置單元無效；
(b) 如果當(dāng)前的任務(wù)參數(shù)配置單元有效，則讀^^相應(yīng)的任務(wù)參數(shù)，并返回能夠讀 取到任務(wù)參數(shù)的結(jié)果，其中還包括以下操作
將當(dāng)前的任務(wù)參數(shù)配置單元所對應(yīng)的任務(wù)使能控制位設(shè)置為無效；
(c) 如果當(dāng)前的任務(wù)參數(shù)配置單元無效，則重復(fù)上述步驟(ll),直到任務(wù)掃描功 能單元遍歷任務(wù)列表的次數(shù)達到系統(tǒng)預(yù)設(shè)的最大遍歷次數(shù)或者任務(wù)列表中所有的 任務(wù)參數(shù)配置單元均無效后，返回不能夠讀取到任務(wù)參數(shù)的結(jié)果；
(3)如果能夠讀取到相應(yīng)的任務(wù)參數(shù)，則系統(tǒng)根據(jù)任務(wù)掃描功能單元掃描讀取到的任 務(wù)參數(shù)對所述的電路參數(shù)配置單元進行參數(shù)配置操作，具體為
所述的任務(wù)掃描功能單元將所讀取到的任務(wù)參數(shù)配置到電路參數(shù)配置寄存器中；否則，系統(tǒng)結(jié)束；
(4 )所述的功能邏輯電路單元根據(jù)電路參數(shù)配置單元的參數(shù)配置執(zhí)行相應(yīng)的功能； (5)返回上述步驟(2)。 在實際使用當(dāng)中，本發(fā)明的技術(shù)方案的實現(xiàn)過程如下
以類似處理器的原理，對電路模塊作預(yù)編程，結(jié)合部分精筒的邏輯電路，完成所有功 能的實現(xiàn)。
(1 )首先配置任務(wù)列表 需要處理器承擔(dān)的工作需要合理安排，本發(fā)明的技術(shù)方案中只是希望利用處理器閑置 的時間，所以要求盡可能少的中斷處理器，這就要求盡可能多的預(yù)配置任務(wù)隊列，另一方 面硬件電路要盡可能多的處理有循環(huán)特性的操作。
這些任務(wù)隊列的配置通過處理器寫入芯片的內(nèi)部RAM中，同時對每一個任務(wù)設(shè)有對應(yīng) 的控制位，用來使能該位置的任務(wù)。 (2)硬件電路的設(shè)計
硬件電路是本發(fā)明的關(guān)鍵所在，本發(fā)明同時也給出了一個新穎的硬件電路方案，包含 若干技巧,，具體如下硬件電路通過掃描使能控制位，順序的取出RAM中該任務(wù)的配置， 經(jīng)過簡單的譯碼后，執(zhí)行該任務(wù)。硬件電路有循環(huán)性可重復(fù)性操作的特點。這部分電路設(shè) 計的特點在本發(fā)明方案中主要體現(xiàn)4個方面
A) 任務(wù)掃描電路的設(shè)計，基本上是組合電路實現(xiàn)，并且能自動跳過任務(wù)列表中沒有被 使能的任務(wù)。邏輯實現(xiàn)上，用簡單的優(yōu)先級判決電路，每次按優(yōu)先級從控制字的最低位1 判斷到最高位，依次輸出控制字為1的所對應(yīng)的位數(shù)，比如控制字的bit3為1,則會輸出 Index為3。當(dāng)然并不是所有設(shè)計都需要用到掃描電路，某些不需要多任務(wù)的，則只需要在 RAM中配置參數(shù)，硬件根據(jù)參數(shù)實現(xiàn)編程好的控制時序。
B) 電路邏輯自動執(zhí)行完一個周期的任務(wù)后，如果是單次周期，則自動關(guān)掉執(zhí)行過的任 務(wù)，其實就是將控制字的該位清零，所以只會輸出 一次對應(yīng)的Index?；蛘吣芾^續(xù)觸發(fā)自己 或者另一個任務(wù)。比如控制字bit3控制的任務(wù)中，把控制字bitO置位l,形成自動循環(huán)編程 的效果，直到滿足預(yù)先設(shè)定的條件才結(jié)束；
C) 芯片內(nèi)部會有多個控制源可以配置任務(wù)列表，核心處理器可以，內(nèi)部DSP可以， 其它硬件模塊也可以根據(jù)優(yōu)先級的不同來驅(qū)動該可編程邏輯系統(tǒng)運行；
D) 被任務(wù)配置所驅(qū)動的硬件單元，具有一定的周期性循環(huán)性。因此可以通過配置小量 的任務(wù)參數(shù)，執(zhí)行大量的硬件周期操作。例如DMA中的數(shù)據(jù)長度，或者Nandflash讀寫控制中重復(fù)的讀寫時序等。
再請參閱圖1所示，其是本發(fā)明方案的基本框架圖。
首先在芯片內(nèi)部分配一塊RAM用于任務(wù)參數(shù)存放，芯片內(nèi)部的RAM能夠用來存儲多 個任務(wù)的配置，RAM可以通過CPU訪問讀寫。因為有硬件電路的配合，參數(shù)只需要占用 很小的RAM空間，對于任務(wù)掃描功能單元來說，其可以根據(jù)每個任務(wù)的使能控制位，掃描 任務(wù)列表，從RAM順序讀取任務(wù)參數(shù)到電路的配置中。
之后就是硬件電路具體工作的過程，其整體工作流程圖如圖2所示，其中掃描任務(wù)隊 列，并產(chǎn)生相應(yīng)的讀取時序，配置到硬件邏輯的參數(shù)寄存器中，然后硬件功能電路根據(jù)所 配置的參數(shù)執(zhí)行操作，完成后再檢查是否有下一個任務(wù)，有的話掃描到下一個任務(wù)。
對此，特具體舉例如下
任務(wù)控制字CREG，有0 ~ 15 —共16個比特位表示16個任務(wù)的使能，掃描邏輯將從0 掃描到15,如果當(dāng)前控制字為0110 0000 0000 1010,則任務(wù)l、 3、 13、 14有效，掃描邏輯 電路輸出的順序的4個周期為1、 3、 13、 14,會跳過沒有使能的任務(wù)序列，以此產(chǎn)生相應(yīng) 的讀寫參數(shù)RAM的起始地址。每次功能邏輯完成后，都會觸發(fā)掃描邏輯掃描到下一個有效 的任務(wù)位置。所以掃描的周期就是功能邏輯執(zhí)行任務(wù)的周期。
掃描電路的基本結(jié)構(gòu)舉例闡述如下
以8個任務(wù)來講，taskjist[7:0],每一位代表一個任務(wù)的使能，假設(shè)taskjndex = "task_list中使能比特的位置"，比如taskjist = 00010000,貝'J task—index = 4,當(dāng)task—list = "0001010000"，當(dāng)前第一個任務(wù)，會由按優(yōu)先級bitO - > bit7的循序選擇出為taskjndex = 4 ，那么下一個next—task—index = 6 ，則執(zhí)行完task4后，跳到task6執(zhí)行。
在本發(fā)明方案中，可以通過配置每次執(zhí)行完任務(wù)后是否清除任務(wù)使能位來實現(xiàn)單次或 者周期性的任務(wù)操作。
更為具體的以實現(xiàn)一個智能的多通道DMA系統(tǒng)為例本發(fā)明方案用于實現(xiàn)一個32通 道的DMA功能模塊。
其實現(xiàn)的基本功能模塊工作原理圖請參閱圖3所示，在芯片內(nèi)部的RAM中配置32個 DMA通道的參數(shù)，每個DMA參數(shù)占用4個地址來定義DMA的起始地址，目的地址，搬 移長度，任務(wù)完成后要觸發(fā)的下一個任務(wù)的序號，等等特性。這樣， 一共用了 32x4的RAM。 可以看成包括了 DMAO ~ DMA31 —共32個DMA任務(wù)通道。另外有一個32位的控制寄存 器CREG,每個比特控制一個DMA任務(wù)的使能。
在使用的過程中，電路邏輯模塊按照前面所闡述的掃描列表的方式，根據(jù)控制寄存器件模塊，每執(zhí)行完一個DMA任務(wù)，就 把自己的控制位清零，來保證只執(zhí)行了一次。再順序掃描下一組參數(shù)配置，以此執(zhí)行完所 有使能的DMA任務(wù)?？偟脑O(shè)計中有32個DMA通道可以順序被執(zhí)行，但DMA的硬件電 路卻始終只有一套。 一組硬件結(jié)構(gòu)結(jié)合軟件串行處理的原理，靈活的實現(xiàn)了 32個DMA配置。
而且該DMA還可以實現(xiàn)自己重新觸發(fā)自己，或者觸發(fā)別的DMA任務(wù)的功能。因為 DMA電路設(shè)計為始終從O執(zhí)行到31,之后再循環(huán)的根據(jù)依然有效的使能位，再次從O掃描 到31,直到32個控制位CREG中沒有一個有效才停止所有的操作。
所以，在圖3中，系統(tǒng)將RAM中的 一段緩存數(shù)據(jù)進行分配，專門存儲DMA1的N個 順序的配置內(nèi)容，可以讓DMAO把DMA1的參數(shù)從軟件設(shè)好的一段緩存中搬移到DMA1 的參數(shù)RAM中，每次搬移一組4個參數(shù)，DMAO執(zhí)行完畢后地址指針自動加到下一組配置 參數(shù)的地址，并且自動打開DMA1的使能位；DMA1就從自己對應(yīng)的參數(shù)RAM中讀取 DMAO搬過去的參數(shù)，執(zhí)行完后可以再使能DMAO ，也就是DMAO結(jié)束后打開DMA 1 ， DMA 1 結(jié)束后再重新打開DMAO,循環(huán)操作以這種方法可以在軟件實現(xiàn)變成后，讓DMA完成大 量復(fù)雜的工作，而并不占用多少CPU的資源。
以上以DMA為例作了說明，該方案也同樣可以應(yīng)用的外圍電路控制上，比如NandFlash 控制電路，因為其控制時序中大部分時鐘周期都是重復(fù)性的讀寫時序，而且控制信號很少， 可以簡單的在RAM中編程配置，簡單的硬件邏輯配合，就能輕易的實現(xiàn)支持不同廠商，不 同時序參數(shù)的NandFlash控制器。
采用了上述的采用微處理器架構(gòu)的通用芯片邏輯設(shè)計結(jié)構(gòu)及其方法，由于其中把有通 用性需求的硬件邏輯、并且軟件可以輕易編程的功能模塊讓CPU軟件編程來完成相應(yīng)的功 能，采用了處理器的方法來設(shè)計ASIC,從而給硬件設(shè)計以相當(dāng)?shù)墓δ莒`活性和可編程性， 既利用了現(xiàn)有高性能處理器閑置的處理能力，又增加了設(shè)計的通用性，同時使用軟件實現(xiàn) 了部分功能，還帶來了芯片資源的節(jié)省，減少流片次數(shù)，縮減了掩膜開支，而且進一步縮 減了芯片的面積，簡化了硬件電路結(jié)構(gòu)，降低了芯片的成本，縮短了產(chǎn)品的開發(fā)周期，工 作性能穩(wěn)定可靠，適用范圍較為廣泛，為現(xiàn)代集成電路設(shè)計和制造技術(shù)的進一步發(fā)展奠定 了堅實的基礎(chǔ)。
在此說明書中，本發(fā)明已參照其特定的實施例作了描述。但是，很顯然仍可以作出各 種修改和變換而不背離本發(fā)明的精神和范圍。因此，說明書和附圖應(yīng)被認為是說明性的而 非限制性的。
權(quán)利要求
1、一種采用微處理器架構(gòu)的通用芯片邏輯設(shè)計結(jié)構(gòu)，包括芯片內(nèi)部的存儲模塊和中央處理單元，其特征在于，所述的存儲模塊中設(shè)置有至少一個任務(wù)參數(shù)配置單元，所述的通用芯片邏輯設(shè)計結(jié)構(gòu)中還包括任務(wù)掃描功能單元、電路參數(shù)配置單元和功能邏輯電路單元，所述的任務(wù)掃描功能單元與所述的任務(wù)參數(shù)配置單元相連接，且該任務(wù)掃描功能單元通過所述的電路參數(shù)配置單元與所述的功能邏輯電路單元相連接。
2、 根據(jù)權(quán)利要求1所述的采用微處理器架構(gòu)的通用芯片邏輯設(shè)計結(jié)構(gòu)，其特征在于， 所述的任務(wù)參數(shù)配置單元組成任務(wù)列表，所述的任務(wù)掃描功能單元為任務(wù)列表讀取控制單 元。
3、 根據(jù)權(quán)利要求1所述的采用微處理器架構(gòu)的通用芯片邏輯設(shè)計結(jié)構(gòu)，其特征在于， 所述的通用芯片邏輯設(shè)計結(jié)構(gòu)中還包括與所述的任務(wù)參數(shù)配置單元相對應(yīng)的任務(wù)使能控制位。
4、 根據(jù)權(quán)利要求1所述的采用微處理器架構(gòu)的通用芯片邏輯設(shè)計結(jié)構(gòu)，其特征在于， 所述的電路參數(shù)配置單元為電路參數(shù)配置寄存器。
5、 根據(jù)權(quán)利要求1至4中任一項所述的采用微處理器架構(gòu)的通用芯片邏輯設(shè)計結(jié)構(gòu)， 其特征在于，所述的存儲模塊為RAM存儲器。
6、 一種利用權(quán)利要求1所述的結(jié)構(gòu)進行通用芯片邏輯設(shè)計的方法，其特征在于，所述 的方法包括以下步驟(1 )系統(tǒng)根據(jù)用戶操作，在存儲模塊中進行任務(wù)列表配置操作； (2 )所述的任務(wù)掃描功能單元對配置好的任務(wù)列表進行掃描讀取操作； (3 )如果能夠讀取到相應(yīng)的任務(wù)參數(shù)，則系統(tǒng)根據(jù)任務(wù)掃描功能單元掃描讀取到的任 務(wù)參數(shù)對所述的電路參數(shù)配置單元進行參數(shù)配置操作；否則，系統(tǒng)結(jié)束；(4) 所述的功能邏輯電路單元才艮據(jù)電路參數(shù)配置單元的參數(shù)配置執(zhí)行相應(yīng)的功能；(5) 返回上述步驟(2)。
7、 根據(jù)權(quán)利要求6所述的通用芯片邏輯設(shè)計的方法，其特征在于，所述的進行任務(wù)列 表配置操作，具體為中央處理單元根據(jù)用戶操作，將任務(wù)配置參數(shù)寫入存儲模塊中對應(yīng)的任務(wù)參數(shù)配置單 元中。
8、 根據(jù)權(quán)利要求6所述的通用芯片邏輯設(shè)計的方法，其特征在于，所述的任務(wù)掃描功能單元對配置好的任務(wù)列表進行掃描讀取操作，包括以下步驟(11) 任務(wù)掃描功能單元依次掃描任務(wù)列表中的任務(wù)參數(shù)配置單元；(12) 如果當(dāng)前的任務(wù)參數(shù)配置單元有效，則讀取相應(yīng)的任務(wù)參數(shù)，并返回能夠讀取 到任務(wù)參數(shù)的結(jié)果；(13 )如果當(dāng)前的任務(wù)參數(shù)配置單元無效，則重復(fù)上述步驟(11 )，直到任務(wù)掃描功能 單元遍歷任務(wù)列表的次數(shù)達到系統(tǒng)預(yù)設(shè)的最大遍歷次數(shù)或者任務(wù)列表中所有的任務(wù)參數(shù)配 置單元均無效后，返回不能夠讀取到任務(wù)參數(shù)的結(jié)果。
9、 根據(jù)權(quán)利要求8所述的通用芯片邏輯設(shè)計的方法，其特征在于，所述的通用芯片邏 輯設(shè)計結(jié)構(gòu)中還包括與所述的任務(wù)參數(shù)配置單元相對應(yīng)的任務(wù)使能控制位，所述的步驟(12)之前還包括以下步驟(111 )任務(wù)掃描功能單元判斷當(dāng)前的任務(wù)參數(shù)配置單元所對應(yīng)的任務(wù)使能控制位是否 是系統(tǒng)預(yù)設(shè)的有效狀態(tài)；(112)如果是，則當(dāng)前的任務(wù)參數(shù)配置單元有效； (113 )如果否，則當(dāng)前的任務(wù)參數(shù)配置單元無效。
10、 根據(jù)權(quán)利要求9所述的通用芯片邏輯設(shè)計的方法，其特征在于，所述的步驟(12) 中還包括以下操作將當(dāng)前的任務(wù)參數(shù)配置單元所對應(yīng)的任務(wù)使能控制位設(shè)置為無效。
11、 根據(jù)權(quán)利要求6所述的通用芯片邏輯設(shè)計的方法，其特征在于，所述的電路參數(shù) 配置單元為電路參數(shù)配置寄存器，所述的對電路參數(shù)配置單元進行參數(shù)配置操作，具體為所述的任務(wù)掃描功能單元將所讀取到的任務(wù)參數(shù)配置到電路參數(shù)配置寄存器中。
全文摘要
本發(fā)明涉及一種采用微處理器架構(gòu)的通用芯片邏輯設(shè)計結(jié)構(gòu)及方法，結(jié)構(gòu)包括芯片內(nèi)部的存儲模塊、中央處理單元、任務(wù)掃描功能單元、電路參數(shù)配置單元和功能邏輯電路單元，存儲模塊中設(shè)置至少一個任務(wù)參數(shù)配置單元，任務(wù)掃描功能單元與任務(wù)參數(shù)配置單元連接，任務(wù)掃描功能單元通過電路參數(shù)配置單元與功能邏輯電路單元連接。方法包括在存儲模塊中進行任務(wù)列表配置、對任務(wù)列表進行掃描讀取、根據(jù)任務(wù)參數(shù)對電路參數(shù)配置單元進行參數(shù)配置操作、功能邏輯電路單元根據(jù)參數(shù)配置執(zhí)行相應(yīng)功能。采用該種微處理器架構(gòu)的通用芯片邏輯設(shè)計結(jié)構(gòu)及其方法，具有靈活性和通用性，簡化硬件電路，降低了芯片成本，縮短了開發(fā)周期，工作性能穩(wěn)定可靠，適用范圍較廣泛。
文檔編號G06F17/50GK101625706SQ200810040328
公開日2010年1月13日 申請日期2008年7月8日 優(yōu)先權(quán)日2008年7月8日
發(fā)明者張晨光, 鄒求真 申請人:上海摩波彼克半導(dǎo)體有限公司