專利名稱：：通用陣列處理的制作方法通用陣列處理根據(jù)35U.S.C.§119的優(yōu)先權(quán)要求本專利申請要求2006年4月28日提交且被轉(zhuǎn)讓給本發(fā)明受讓人并因而被明確援引納入于此的題為"GeneralPurposeArrayProcessor(通用陣列處理器)"的臨時(shí)申請No.60/795,981的優(yōu)先權(quán)。背景領(lǐng)域本公開一般涉及陣列處理，尤其涉及通用陣列處理技術(shù)。背景在通信系統(tǒng)以及廣泛的各種其它系統(tǒng)中，可能要執(zhí)行大量矩陣運(yùn)算來處理數(shù)據(jù)。例如，各種各樣與復(fù)矩陣相關(guān)的算法可被用在通信系統(tǒng)中以編碼/解碼所傳輸?shù)男盘柡?或向/從多個(gè)通信信道分配數(shù)據(jù)或重構(gòu)數(shù)據(jù)(即，多路復(fù)用/解多路復(fù)用)。如此的算法可能執(zhí)行諸如傅立葉變換等的各種各樣與矩陣有關(guān)的算法，而后者可能要用大量按特定順序的矩陣算術(shù)運(yùn)算來實(shí)現(xiàn)。通信系統(tǒng)尤其在物理層操作中可能執(zhí)行大量矩陣運(yùn)算。通信系統(tǒng)的物理層可能提供與數(shù)據(jù)信道化和編碼以及與諸如數(shù)據(jù)鏈路層等高級數(shù)據(jù)層接口相關(guān)的功能集。由于當(dāng)今在諸如正交頻分復(fù)用(OFDM)等一些通信技術(shù)中使用了正交性，因此在數(shù)據(jù)接收和傳送期間執(zhí)行的與矩陣有關(guān)的運(yùn)算的數(shù)目可能是巨大的。不僅如此，多輸入多輸出(MIMO)技術(shù)的使用進(jìn)一步增加了通信系統(tǒng)中對矩陣運(yùn)算的依賴。傳統(tǒng)通信系統(tǒng)可能是從組件級來設(shè)計(jì)以通過專門的電路來執(zhí)行各種算法。例如，通信系統(tǒng)的諸物理層可能被設(shè)計(jì)成具有各自執(zhí)行沿物理層一數(shù)據(jù)路徑的特定算法的一組專門的組件。每個(gè)算法可被硬布線到專門的電路系統(tǒng)中，諸如傅立葉變換電路系統(tǒng)或其它算術(shù)和/或邏輯電路系統(tǒng)。對老的電氣電子工程師協(xié)會(IEEE)標(biāo)準(zhǔn)的傳承支持、以及通信系統(tǒng)不斷增加的復(fù)雜性已經(jīng)使得與對用以執(zhí)行可能期望通信系統(tǒng)執(zhí)行的所有潛在的矩陣相關(guān)算法的專門的電路系統(tǒng)的開發(fā)有關(guān)的資源變得緊張。具體而言，在使用傳統(tǒng)設(shè)計(jì)技術(shù)設(shè)計(jì)的應(yīng)用中，預(yù)算、空間、以及功率使用資源已經(jīng)捉襟見肘。概要本文公開了用于通用陣列處理的技術(shù)。在本公開的一個(gè)方面，認(rèn)識到通用陣列處理器可緩解系統(tǒng)設(shè)計(jì)緊張的資源。如此的通用陣列處理器可被配置成執(zhí)行可被用在多種矩陣相關(guān)算法中和/或被多種更高級的處理元件使用的多種矩陣相關(guān)運(yùn)算。在一些實(shí)施例中，這多種矩陣相關(guān)運(yùn)算可包括對矩陣的分量執(zhí)行的算術(shù)運(yùn)算。通用陣列處理器的一些實(shí)施例可被用在通信系統(tǒng)的物理層中。在一些實(shí)施例中，通用陣列處理器可使用諸如乘法器、ALU、多路復(fù)用器、以及寄存器等基本硬件組件來提供滿足自有資源所使用的多種常用運(yùn)算的功能集。在一些實(shí)施例中，自有資源可能例如執(zhí)行快速傅立葉變換、空間處理、最小均方誤差確定、信道確定、權(quán)重計(jì)算、和/或相位校正。在一些實(shí)施例中，此通用陣列處理器可被配置成執(zhí)行任何算法中涉及實(shí)和/或復(fù)矩陣乘法的部分。本公開的一個(gè)方面包括陣列處理器設(shè)備。在一些實(shí)施例中，該陣列處理器設(shè)備包括多個(gè)多路復(fù)用器、多個(gè)乘法器、多個(gè)算術(shù)邏輯單元(ALU)、以及至少一個(gè)操作碼控制元件。在一些實(shí)施例中，這多個(gè)多路復(fù)用器、多個(gè)乘法器、以及多個(gè)ALU被構(gòu)造和編排以形成兩條并行處理路徑，每條并行處理路徑被配置成根據(jù)操作碼控制元件接收到的操作碼執(zhí)行一組矩陣運(yùn)算。在一些實(shí)施例中，操作碼包括空載操作碼和乘法運(yùn)算操作碼中的至少一者。在一些實(shí)施例中，乘法運(yùn)算操作碼包括對以下至少一者的指示乘法運(yùn)算、帶外部加法的乘法運(yùn)算、帶外部減法的乘法運(yùn)算、帶累加的乘法運(yùn)算、帶結(jié)果求和的乘法運(yùn)算、帶結(jié)果求差的乘法運(yùn)算、帶結(jié)果求和與外部加法的乘法運(yùn)算、帶結(jié)果求和與外部減法的乘法運(yùn)算、帶結(jié)果求差與外部加法的乘法運(yùn)算、帶結(jié)果求差與外部加法的乘法運(yùn)算、帶結(jié)果求和與累加的乘法運(yùn)算、以及帶結(jié)果求差與累加的乘法運(yùn)算。在一些實(shí)施例中，這兩條并行處理路徑被配置成執(zhí)行以下每一者乘法運(yùn)算、帶外部加法的乘法運(yùn)算、帶外部減法的乘法運(yùn)算、帶累加的乘法運(yùn)算、帶結(jié)果求和的乘法運(yùn)算、帶結(jié)果求差的乘法運(yùn)算、帶結(jié)果求和與外部加法的乘法運(yùn)算、帶結(jié)果求和與外部減法的乘法運(yùn)算、帶結(jié)果求差與外部加法的乘法運(yùn)算、帶結(jié)果求差與外部加法的乘法運(yùn)算、帶結(jié)果求和與累加的乘法運(yùn)算、以及帶結(jié)果求差與累加的乘法運(yùn)算。在一些實(shí)施例中，這兩條并行處理路徑的第一并行處理路徑包括第一流水線化并行處理路徑，而這兩條并行處理路徑的第二并行處理路徑包括第二流水線化并行處理路徑。在一些實(shí)施例中，對第一并行處理路徑的第一流水線級的輸入可包括第二并行處理路徑的第二流水線級的輸出。在一些實(shí)施例中，操作碼控制元件被配置成基于操作碼選擇對第一流水線級的輸入和對第二流水線級的輸入。在一些實(shí)施例中，對第二并行處理路徑的第三流水線級的輸入可包括第一并行處理路徑的第四流水線級的輸出。在一些實(shí)施例中，第一流水線級包括乘法級而第二流水線級包括算術(shù)邏輯級。在一些實(shí)施例中，第一流水線級包括算術(shù)邏輯級而第二流水線級包括乘法級。在一些實(shí)施例中，第一流水線級包括第一算術(shù)邏輯級而第二流水線級包括第二算術(shù)邏輯級。在一些實(shí)施例中，這兩條并行處理路徑的第一并行處理路徑包括用于處理實(shí)矩陣值的處理路徑，而這兩條并行處理路徑的第二并行處理路徑包括用于處理虛矩陣值的處理路徑。在一些實(shí)施例中，這多個(gè)乘法器包括兩個(gè)乘法器。在一些實(shí)施例中，這兩條并行處理路徑的第一并行處理路徑包括這兩個(gè)乘法器的第一乘法器，而這兩條并行處理路徑的第二并行處理路徑包括這兩個(gè)乘法器的第二乘法器。在一些實(shí)施例中，這多個(gè)ALU包括兩個(gè)ALU。在一些實(shí)施例中，這兩條并行處理路徑的第一并行處理路徑包括這兩個(gè)ALU的第一ALU,而這兩條并行處理路徑的第二并行處理路徑包括這兩個(gè)ALU的第二ALU。在一些實(shí)施例中，第一ALU的第一輸入包括這多個(gè)乘法器的第一乘法器的輸出，第一ALU的第二輸入包括這多個(gè)乘法器的第二乘法器的輸出，而第二ALU的輸入包括第二乘法器的輸出。在一些實(shí)施例中，操作碼控制器被配置成基于操作碼選擇由這多個(gè)ALU中的至少一個(gè)執(zhí)行的算術(shù)運(yùn)算。在一些實(shí)施例中，操作碼控制器被配置成基于操作碼控制通過這多個(gè)多路復(fù)用器的數(shù)據(jù)流向。在一些實(shí)施例中，控制數(shù)據(jù)流向包括控制這兩條并行處理路徑之間的數(shù)據(jù)依存性以及外部數(shù)據(jù)輸入。在一些實(shí)施例中，MIMOOFDM接收機(jī)設(shè)備包括至少一個(gè)陣列處理器設(shè)備。在一些實(shí)施例中，該MIMOOFDM接收機(jī)設(shè)備包括多個(gè)陣列處理器設(shè)備。在一些實(shí)施例中，MIMOOFDM發(fā)射機(jī)設(shè)備包括至少一個(gè)陣列處理器設(shè)備。在一些實(shí)施例中，該MIMOOFDM發(fā)射機(jī)設(shè)備包括多個(gè)陣列處理器設(shè)備。本公開的一個(gè)方面包括陣列處理器設(shè)備。在一些實(shí)施例中，該陣列處理器設(shè)備包括用于基于操作碼控制通過兩條并行處理路徑的數(shù)據(jù)路徑的裝置；用于在這兩條并行處理路徑的每一條中對數(shù)據(jù)執(zhí)行兩個(gè)并行矩陣運(yùn)算的裝置；以及用于基于操作碼選擇這兩個(gè)并行矩陣運(yùn)算的裝置。在一些實(shí)施例中，操作碼包括空載操作碼和乘法運(yùn)算操作碼中的至少一者。在一些實(shí)施例中，乘法運(yùn)算操作碼包括對以下至少一者的指示乘法運(yùn)算、帶外部加法的乘法運(yùn)算、帶外部減法的乘法運(yùn)算、帶累加的乘法運(yùn)算、帶結(jié)果求和的乘法運(yùn)算、帶結(jié)果求差的乘法運(yùn)算、帶結(jié)果求和與外部加法的乘法運(yùn)算、帶結(jié)果求和與外部減法的乘法運(yùn)算、帶結(jié)果求差與外部加法的乘法運(yùn)算、帶結(jié)果求差與外部加法的乘法運(yùn)算、帶結(jié)果求和與累加的乘法運(yùn)算、以及帶結(jié)果求差與累加的乘法運(yùn)算。在一些實(shí)施例中，用于執(zhí)行兩個(gè)并行矩陣運(yùn)算的裝置包括用于執(zhí)行以下每一者的裝置乘法運(yùn)算、帶外部加法的乘法運(yùn)算、帶外部減法的乘法運(yùn)算、帶累加的乘法運(yùn)算、帶結(jié)果求和的乘法運(yùn)算、帶結(jié)果求差的乘法運(yùn)算、帶結(jié)果求和與外部加法的乘法運(yùn)算、帶結(jié)果求和與外部減法的乘法運(yùn)算、帶結(jié)果求差與外部加法的乘法運(yùn)算、帶結(jié)果求差與外部加法的乘法運(yùn)算、帶結(jié)果求和與累加的乘法運(yùn)算、以及帶結(jié)果求差與累加的乘法運(yùn)算。在一些實(shí)施例中，用于控制數(shù)據(jù)路徑的裝置包括用于控制這兩條并行處理路徑之間的數(shù)據(jù)依存性的裝置；以及用于控制對這兩條并行處理路徑的外部數(shù)據(jù)輸入的裝置。在一些實(shí)施例中，用于執(zhí)行兩個(gè)并行矩陣運(yùn)算的裝置包括用于處理實(shí)矩陣值的裝置以及用于與實(shí)矩陣值并行地處理虛矩陣值的裝置。在一些實(shí)施例中，用于基于操作碼控制數(shù)據(jù)路徑的裝置包括用于選擇多個(gè)多路復(fù)用器的輸出的裝置。在一些實(shí)施例中，用于基于操作碼選擇這兩個(gè)并行矩陣運(yùn)算的裝置包括用于選擇由至少一個(gè)ALU執(zhí)行的算術(shù)運(yùn)算的裝置。本公開的一個(gè)方面包括一種執(zhí)行矩陣運(yùn)算的方法。在一些實(shí)施例中，該方法包括基于操作碼控制通過兩條并行處理路徑的數(shù)據(jù)流向；基于操作碼在這兩條并行處理路徑的第一并行處理路徑中執(zhí)行第一矩陣運(yùn)算；以及基于操作碼在這兩條并行處理路徑的第二并行處理路徑中執(zhí)行第二矩陣運(yùn)算。在一些實(shí)施例中，操作碼包括空載操作碼和乘法運(yùn)算操作碼中的至少一者。在一些實(shí)施例中，乘法運(yùn)算操作碼包括對以下至少一者的指示乘法運(yùn)算、帶外部加法的乘法運(yùn)算、帶外部減法的乘法運(yùn)算、帶累加的乘法運(yùn)算、帶結(jié)果求和的乘法運(yùn)算、帶結(jié)果求差的乘法運(yùn)算、帶結(jié)果求和與外部加法的乘法運(yùn)算、帶結(jié)果求和與外部減法的乘法運(yùn)算、帶結(jié)果求差與外部加法的乘法運(yùn)算、帶結(jié)果求差與外部加法的乘法運(yùn)算、帶結(jié)果求和與累加的乘法運(yùn)算、以及帶結(jié)果求差與累加的乘法運(yùn)算。在一些實(shí)施例中，控制通過這兩條并行處理路徑的數(shù)據(jù)流向包括將這兩條并行處理路徑的第一并行處理路徑的第一流水線級的輸出定向至這兩條并行處理路徑的第二并行處理路徑的第二流水線級的輸入。在一些實(shí)施例中，控制通過這兩條并行處理路徑的數(shù)據(jù)流向包括基于操作碼選擇對第一并行處理路徑的第一流水線級和第二并行處理路徑的第二流水線級的輸入。在一些實(shí)施例中，第一流水線級包括乘法級而第二流水線級包括算術(shù)邏輯級。在一些實(shí)施例中，第一流水線級包括算術(shù)邏輯級而第二流水線級包括乘法級。在一些實(shí)施例中，第一流水線級包括第一算術(shù)邏輯級而第二流水線級包括第二算術(shù)邏輯級。在一些實(shí)施例中，控制通過這兩條并行處理路徑的數(shù)據(jù)流向包括將第二并行處理路徑的第三流水線級的輸出定向至第一并行處理路徑的第四流水線級的輸入。在一些實(shí)施例中，基于操作碼在這兩條并行處理路徑的第一并行處理路徑中執(zhí)行第一矩陣運(yùn)算包括處理實(shí)矩陣值，而基于操作碼在這兩條并行處理路徑的第二并行處理路徑中執(zhí)行第二矩陣運(yùn)算包括處理虛矩陣值。在一些實(shí)施例中，基于操作碼控制通過兩條并行處理路徑的數(shù)據(jù)流向包括基于操作碼控制多個(gè)多路復(fù)用器。在一些實(shí)施例中，控制通過這兩條并行處理路徑的數(shù)據(jù)流向包括控制這兩條并行處理路徑之間的數(shù)據(jù)依存性以及控制外部數(shù)據(jù)輸入。在一些實(shí)施例中，控制通過這兩條并行處理路徑的數(shù)據(jù)流向包括定向這兩條并行處理路徑的第一并行處理路徑的第一乘法器的輸出以及定向這兩條并行處理路徑的第二并行處理路徑的第二乘法器的輸出。在一些實(shí)施例中，定向第一乘法器的輸出包括將第一乘法器的輸出定向至第一并行處理路徑的第一ALU的第一輸入，而定向第二乘法器的輸出包括將第二乘法器的輸出定向至第一ALU的第二輸入和第二并行處理路徑的第二ALU的輸入。在一些實(shí)施例中，基于操作碼在這兩條并行處理路徑的第一并行處理路徑中執(zhí)行第一矩陣運(yùn)算包括基于該操作碼為第一ALU選擇第一運(yùn)算，而基于操作碼在這兩條并行處理路徑的第二并行處理路徑中執(zhí)行第二矩陣運(yùn)算包括基于該操作碼為第二ALU選擇第二運(yùn)算。本公開的一個(gè)方面包括一種包括存儲在其上的指令的機(jī)器可讀介質(zhì)。在一些實(shí)施例中，該指令包括用于基于操作碼選擇用于執(zhí)行并行矩陣運(yùn)算的兩條并行處理路徑各自相應(yīng)的乘法級中的數(shù)據(jù)依存性的第一指令集，以及用于基于操作碼選擇這兩條并行處理路徑各自相應(yīng)的算術(shù)邏輯級中各自相應(yīng)的算術(shù)邏輯運(yùn)算和數(shù)據(jù)依存性的第二指令集。在一些實(shí)施例中，操作碼包括空載操作碼和乘法運(yùn)算操作碼中的至少一者。在一些實(shí)施例中，乘法運(yùn)算操作碼包括對以下至少一者的指示乘法運(yùn)算、帶外部加法的乘法運(yùn)算、帶外部減法的乘法運(yùn)算、帶累加的乘法運(yùn)算、帶結(jié)果求和的乘法運(yùn)算、帶結(jié)果求差的乘法運(yùn)算、帶結(jié)果求和與外部加法的乘法運(yùn)算、帶結(jié)果求和與外部減法的乘法運(yùn)算、帶結(jié)果求差與外部加法的乘法運(yùn)算、帶結(jié)果求差與外部加法的乘法運(yùn)算、帶結(jié)果求和與累加的乘法運(yùn)算、以及帶結(jié)果求差與累加的乘法運(yùn)算。附圖簡述附圖無意按比例繪制。在附圖中，在各張插圖中示出的每個(gè)相同或近似相同的組件由相近標(biāo)號來表示。出于明晰目的，可能未在每幅附圖中標(biāo)記出每個(gè)組件。在附圖中-圖1示出了根據(jù)本公開的一些實(shí)施例的兩個(gè)通信站的框圖；圖2示出了根據(jù)本公開的一些實(shí)施例的數(shù)據(jù)處理器的示例性物理段；圖3示出了根據(jù)本公開的一些實(shí)施例的示例通用陣列處理器的框圖；以及圖4示出了根據(jù)本公開的一些實(shí)施例的可用于執(zhí)行通用陣列處理的示例過程。具體描述本公開的實(shí)施例在其應(yīng)用上并不被限定于以下描述中所闡述或附圖中所示出的構(gòu)造詳情以及組件及動作的編排。本公開能夠有其它實(shí)施例并且能夠以各種方式實(shí)踐或?qū)嵭小６?，本文所使用的措詞和術(shù)語是出于描述的目的而不應(yīng)被認(rèn)為是限定。本文中對"包括"、"含有"、或"具有"、"包含"、"涉及"及其變形的使用旨在涵括其后所列諸項(xiàng)及其等效形式以及增列項(xiàng)。本文中使用的措辭"示例性"以及變形是要表示"起到示例、實(shí)例、或例示的作用"。本文中描述為"示例性"的任何實(shí)施例或設(shè)計(jì)不必被解讀為優(yōu)于或勝過其他實(shí)施例或設(shè)計(jì)。本文所描述的通用陣列處理技術(shù)可被用于各種通信系統(tǒng)，諸如無線廣域網(wǎng)(WWAN)、無線城域網(wǎng)(WMAN)、諸如實(shí)現(xiàn)正EE802.11a、802.11g和/或802.1ln等的無線局域網(wǎng)(WLAN)等。術(shù)語"網(wǎng)絡(luò)"和"系統(tǒng)"在本文中可被可互換地使用。本文所描述的通用陣列處理技術(shù)還可與各種多址方案一起使用，諸如頻分多址(FDMA)、碼分多址(CDMA)、時(shí)分多址(TDMA)、空分多址(SDMA)、正交FDMA(OFDMA)、單載波FDMA(SC-FDMA)、正交頻分復(fù)用(OFDM)等。OFDMA網(wǎng)絡(luò)利用正交頻分復(fù)用(OFDM)。SC-FDMA網(wǎng)絡(luò)利用單載波頻分復(fù)用(SC-FDM)。OFDM和SC-FDM將系統(tǒng)帶寬分劃成多個(gè)(K個(gè))正交副載波，其可稱作頻調(diào)、和/或頻槽等。每一副載波可用數(shù)據(jù)作調(diào)制。一般而言，調(diào)制碼元在OFDM下可在頻域中發(fā)送，而在SC-FDM下可在時(shí)域中發(fā)送。圖1示出了無線通信網(wǎng)絡(luò)105中兩個(gè)站101和103的實(shí)施例的框圖。在圖l中，站101充當(dāng)數(shù)據(jù)發(fā)射機(jī)的，而站103充當(dāng)數(shù)據(jù)接收機(jī)的。應(yīng)該理解，在一些實(shí)施例中，單個(gè)站可充當(dāng)數(shù)據(jù)發(fā)射機(jī)和接收機(jī)兩者。站101和103各自可以是接入點(diǎn)、基站、節(jié)點(diǎn)、終端、移動站、用戶裝備、訂戶單元、和/或某個(gè)其它設(shè)備或其它網(wǎng)絡(luò)實(shí)體的一部分和/或可包含其一些或所有功能集。圖1所示實(shí)施例中的站101可裝備有多個(gè)天線。圖1所示實(shí)施例中的站103也可裝備有多個(gè)天線。在其中接收機(jī)站和發(fā)射機(jī)站各自具有多個(gè)輸入/輸出(例如，天線)的通信網(wǎng)絡(luò)可被稱為多輸入多輸出(MIMO)網(wǎng)絡(luò)。IEEE802.11n開發(fā)標(biāo)準(zhǔn)描述可在MIMO網(wǎng)絡(luò)的一些實(shí)現(xiàn)中使用的通信協(xié)議。每一發(fā)射天線和每一接收天線可以是物理天線或天線陣。應(yīng)該理解，站101和/或站103的其它實(shí)施例可包括單個(gè)天線而非多個(gè)天線。在發(fā)射機(jī)站101處，發(fā)射數(shù)據(jù)處理器107可從數(shù)據(jù)源109接收數(shù)據(jù)，并處理此數(shù)據(jù)以通過通信網(wǎng)絡(luò)105來輸出。此數(shù)據(jù)可包括數(shù)據(jù)碼元和/或?qū)ьl碼元。數(shù)據(jù)碼元和導(dǎo)頻碼元可以是源于諸如相移鍵控(PSK)或正交調(diào)幅(QAM)等調(diào)制方案的調(diào)制碼元。在一些實(shí)現(xiàn)中，發(fā)射數(shù)據(jù)處理器107可將經(jīng)編碼的數(shù)據(jù)信號多路復(fù)用以便通過多個(gè)輸出天線在多個(gè)流送中傳輸。在一些實(shí)施例中，此數(shù)據(jù)信號可能被接收機(jī)站103(例如，由多個(gè)接收天線)接收到。在接收機(jī)站103處，接收數(shù)據(jù)處理器111可從接收天線接收此數(shù)據(jù)信號，并處理此數(shù)據(jù)以供數(shù)據(jù)目的地113使用。接收數(shù)據(jù)處理器111和/或發(fā)射數(shù)據(jù)處理器107所執(zhí)行的處理中有一些可能包括物理層處理。物理層處理可能包括為傳送和/或在收到后處理原始數(shù)據(jù)比特。物理層處理可能包括通常與公知的開放式系統(tǒng)互連(OSI)通信模型的最低層相關(guān)聯(lián)的動作。在無線通信系統(tǒng)中，物理層處理可能包括從多個(gè)具有潛在可疑的可靠性的比特流確定組合比特流和/或?qū)⒈忍亓鞣殖啥鄠€(gè)比特流。如本領(lǐng)域所公知的，如此的處理可能包括多種矩陣運(yùn)算。在執(zhí)行物理層處理之后，信息(例如，經(jīng)處理的比特流)可被提供給更高通信層(例如，數(shù)據(jù)鏈路層，其可能包括MAC子層)和/或向遠(yuǎn)程位置傳送。在一些實(shí)現(xiàn)中，接收數(shù)據(jù)處理器111和發(fā)射數(shù)據(jù)處理器107之一或其兩者所執(zhí)行的處理可能包括更高層處理。在其它應(yīng)用中，如此的更高層處理可例如由數(shù)據(jù)源109和/或數(shù)據(jù)目的地113來執(zhí)行。圖2示出了可在或發(fā)射數(shù)據(jù)處理器107或接收數(shù)據(jù)處理器111中被用來執(zhí)行物理層處理的數(shù)據(jù)處理器的示例性物理段201。如圖所示，物理段201可包括物理/數(shù)據(jù)鏈路接口203，其允許經(jīng)物理段201處理的數(shù)據(jù)被輸出到數(shù)據(jù)鏈路段205進(jìn)行數(shù)據(jù)鏈路層處理和/或允許從數(shù)據(jù)鏈路層205接收數(shù)據(jù)以在傳送之前由物理段201進(jìn)行物理層處理。物理段201可被耦合至輸入和/或輸出設(shè)備213，通過后者可從/向遠(yuǎn)程通信系統(tǒng)接收和/或傳送信息。在一些實(shí)施例中，輸入和/或輸出設(shè)備213可包括接收機(jī)和/或發(fā)射機(jī)站101、103的天線。物理段201可包括多個(gè)通用陣列處理器207和自有資源209。多個(gè)通用陣列處理器207和自有資源209可由通信網(wǎng)絡(luò)211(例如，系統(tǒng)總線)來耦合。多個(gè)通用陣列處理器207和自有資源209可執(zhí)行與物理層處理有關(guān)的操作。在本公開的一些實(shí)施例中，自有資源209可包括配置成執(zhí)行可能包括一種或更多種矩陣相關(guān)運(yùn)算的一個(gè)或更多個(gè)物理層處理的控制元件。在一些實(shí)施例中，自有資源209可通過使用通用陣列處理器207執(zhí)行那些算法中的矩陣相關(guān)運(yùn)算當(dāng)中的至少一部分來執(zhí)行物理層處理算法。在一些實(shí)現(xiàn)中，自有資源209可向通用陣列處理器207傳達(dá)矩陣數(shù)據(jù)和操作碼。通用陣列處理器207可對該矩陣數(shù)據(jù)執(zhí)行此操作碼所指示的運(yùn)算并將結(jié)果傳送給自有資源209。例如，快速傅立葉變換自有資源可傳送數(shù)據(jù)和操作碼以請求通用陣列處理器207之一執(zhí)行與快速傅立葉的執(zhí)行有關(guān)的一個(gè)或更多個(gè)矩陣運(yùn)算。通用陣列處理器207中的這一個(gè)可執(zhí)行這一個(gè)或更多個(gè)矩陣運(yùn)算，并將結(jié)果提供給快速傅立葉變換自有資源，后者可使用該結(jié)果執(zhí)行任何剩余步驟以完成快速傅立葉變換。在一些實(shí)施例中，通用陣列處理器207中的這一個(gè)可被配置成執(zhí)行諸如乘法、加法、以及減法等算術(shù)運(yùn)算。如此的運(yùn)算例如可在通用陣列處理器的每個(gè)時(shí)鐘周期對矩陣的個(gè)別部分執(zhí)行。經(jīng)組合的多周期算術(shù)運(yùn)算系列可由該通用陣列處理器輸出并可被接收和處理以生成矩陣運(yùn)算的結(jié)果。例如，矩陣A:—alla12-與矩陣B:—611612—"21a22—621622—的矩陣乘法可用與矩陣乘法運(yùn)算有關(guān)的-系列標(biāo)量運(yùn)算來確定。如此的一系列運(yùn)算可確定結(jié)果矩陣C:all*611+al2*621al1*612+al2*622.a21*Wl+a22"21a21"12+a22*622，其四個(gè)值可由四次個(gè)別的標(biāo)量演算來確定。在一些實(shí)施例中，通用陣列處理器可被用來執(zhí)行針對緣于矩陣運(yùn)算的對矩陣的每一個(gè)值的每一次標(biāo)量演算。例如，all、a12、a21、a22、bll、b12、b21、和b22的值可按與矩陣C的每個(gè)值相對應(yīng)的組合被輸入到通用陣列處理器中。如下所描述的指示乘法和加法的操作碼可隨每一值組合被一同輸入。這四次演算中每一個(gè)的輸出可被自有資源接收并作為結(jié)果矩陣C來處理。在一些實(shí)施例中，通用陣列處理器207中的一個(gè)或更多個(gè)可被這些自有資源中的一個(gè)或更多個(gè)共享。在一些示例實(shí)現(xiàn)中，來自自有資源的共享輸入的數(shù)目的范圍可從3到6。如此的通用陣列處理器不是為每個(gè)自有資源使用專用和專門的陣列處理電路系統(tǒng)，而是可代之以提供可執(zhí)行這多個(gè)自有資源所使用的矩陣運(yùn)算的標(biāo)準(zhǔn)功能集。在一些實(shí)施例中，使用一個(gè)或更多個(gè)通用陣列處理器207來執(zhí)行矩陣運(yùn)算而不是為每個(gè)自有資源使用專門的電路系統(tǒng)可降低系統(tǒng)設(shè)計(jì)的總體硬件成本。此外，在一些實(shí)施例中，諸通用陣列處理器207可根據(jù)時(shí)間共享方案(例如，時(shí)分多址(TDMA)調(diào)度)被訪問。如此時(shí)間共享可利用在一些通信系統(tǒng)中可能體驗(yàn)到的在時(shí)鐘速度與數(shù)據(jù)采樣速度之間的差距(例如，200MHz對20MHz)。在具有如此的大差距的系統(tǒng)中，多個(gè)算法可以不是由專門的專用硬件執(zhí)行，而是可在諸通用陣列處理器207之間被時(shí)間復(fù)用而對處理速度沒有顯著負(fù)面影響。基于MIMO-OFDM處理時(shí)間線，可由簡單的TDMA仲裁器來給予這些各色自有資源對一個(gè)或更多個(gè)通用陣列處理器的控制。如此的TDMA仲裁器是本領(lǐng)域公知的。.在一些實(shí)施例中，諸通用陣列處理器207可被編排和配置成隨系統(tǒng)的設(shè)計(jì)要求而縮放。例如，如果2x2MMO設(shè)計(jì)包括iV個(gè)通用陣列處理器，則4x4MIMO設(shè)計(jì)可使用實(shí)質(zhì)上類似的具有2*^個(gè)通用陣列處理器的硬件架構(gòu)。所增加的數(shù)目個(gè)通用陣列處理器可導(dǎo)致處理吞吐量上有實(shí)質(zhì)上線性的增加。圖3示出了例如可被用作圖2中所示通用陣列處理器207之一的示例通用陣列處理器301的框圖。在一些實(shí)施例中，通用陣列處理器301可被配置成基于從自有資源接收到的操作碼來對從該自有資源接收到的矩陣相關(guān)數(shù)據(jù)執(zhí)行多種可能的算術(shù)運(yùn)算之一。在一些實(shí)施例中，這多種算術(shù)運(yùn)算可包括對MIMO-OFDM調(diào)制解調(diào)器在執(zhí)行矩陣運(yùn)算上可能有用的算術(shù)運(yùn)算。在一些實(shí)現(xiàn)中，這多種算術(shù)運(yùn)算可包括用以實(shí)現(xiàn)多種與數(shù)字信號處理有關(guān)的算法的運(yùn)算，這些算法有諸如快速傅立葉變換、空間處理、最小均方誤差確定、信道確定、權(quán)重計(jì)算、和/或相位校正等。在一個(gè)實(shí)現(xiàn)中，這些算術(shù)運(yùn)算可包括乘法、加法、減法和累加運(yùn)算。在一些實(shí)現(xiàn)中，如有需要，通用陣列處理器301可被配置成每時(shí)鐘周期完成至少一次乘法。在一些實(shí)施例中，由通用陣列處理器301執(zhí)行的單次乘法的等待時(shí)間可能包括多個(gè)流水線級。在一些實(shí)現(xiàn)中，流水線級的數(shù)目可能約為3。在一些實(shí)現(xiàn)中，后繼的時(shí)鐘周期可能被與在前周期的結(jié)果求和、存儲、累加和/或以其它方式相組合，由此增加了周期等待時(shí)間。在一些實(shí)施例中，通用陣列處理器301可包括兩條并行處理路徑303、305。在一些實(shí)現(xiàn)中，每條處理路徑303、305—般可執(zhí)行與一組輸入數(shù)據(jù)有關(guān)的處理運(yùn)算。在一些實(shí)現(xiàn)中，這兩條并行處理路徑可如以下更具體地描述的那樣根據(jù)操作碼來允許彼此之間的數(shù)據(jù)依存性和/或交換。在一些實(shí)施例中，這兩條并行處理路徑可包括多個(gè)計(jì)算元件，這些計(jì)算元件被如此編排以使得它們可被用于各種各樣的矩陣運(yùn)算。通過將這些計(jì)算元件編排成可用于各種各樣的矩陣運(yùn)算而不是為單獨(dú)的操作任用專門的元件，這些計(jì)算元件就可被重用以執(zhí)行這些各種各樣的運(yùn)算，由此節(jié)省成本和空間。使用兩條處理路徑303、305可允許通用陣列處理器301執(zhí)行實(shí)數(shù)據(jù)與復(fù)數(shù)據(jù)的并行處理。在一些實(shí)現(xiàn)中，第一處理路徑可對與正交調(diào)幅通信信號的I分量有關(guān)的數(shù)據(jù)執(zhí)行矩陣運(yùn)算，而第二處理路徑可對與正交調(diào)幅通信信號的Q分量有關(guān)的數(shù)據(jù)執(zhí)行矩陣運(yùn)算。在其它實(shí)施例中，通用陣列處理器可處理單個(gè)I或Q分量。在一些實(shí)施例中，一對通用陣列處理器則可并行地執(zhí)行I和Q處理兩者，或者單個(gè)通用陣列處理器可串行地執(zhí)行I和Q處理。在一些實(shí)施例中，每條并行處理路徑303、305可包括多個(gè)多路復(fù)用器、多個(gè)寄存器、乘法器以及算術(shù)邏輯單元。各組件可由通信網(wǎng)絡(luò)耦合以形成如圖3中所示的兩條并行處理路徑303、305。處理路徑303的多路復(fù)用器307和309以及處理路徑305的多路復(fù)用器311和313可從多個(gè)共享的自有資源(例如，接收自通信網(wǎng)絡(luò)211)之中選擇對各自相應(yīng)的處理路徑的輸入。相應(yīng)的操作碼可由操作碼多路復(fù)用器315選擇。在一些實(shí)施例中，如將在以下詳細(xì)描述的那樣，在通用陣列處理器301隨后的流水線級中，相應(yīng)的補(bǔ)充輸入可能在多路復(fù)用器317、319、及321處被選擇以用在由操作碼多路復(fù)用器315所選的操作碼所指示的運(yùn)算中。在一些實(shí)施例中，對多路復(fù)用器307、309、311、313、315、317、319、和321的輸入可能作為單個(gè)通信分組從共享通用陣列處理器301的多個(gè)自有資源之一接收。在一些實(shí)施例中，對多路復(fù)用器307、309、311、和313的輸入可能從自有資源的已寄存輸出接收。在一些實(shí)現(xiàn)中，因?yàn)樽杂匈Y源的物理放置可能產(chǎn)生不可預(yù)測的互連延遲，所以多路復(fù)用器307、309、311、313和315的輸出在選擇之后可能被寄存。在一些實(shí)施例中，多路復(fù)用器307、309、311、313和315的被選輸出可分別被輸入到寄存器323、325、327、329、和331中以便在通用陣列處理器301的后繼流水線級中使用。每個(gè)時(shí)鐘周期，新的輸入可能被提供給寄存器323、325、327、329、和331，并且老的存儲著的值可能被輸出。在一些實(shí)現(xiàn)中，每個(gè)寄存器可存儲與各自相應(yīng)的多路復(fù)用器的輸入的位寬相對應(yīng)的數(shù)目個(gè)比特。在一些實(shí)施例中，多路復(fù)用器317、319和321的被選輸出可分別被輸入到寄存器333、335、和337。在一些實(shí)現(xiàn)中，寄存器333、335、和337中的每一個(gè)可包括多個(gè)寄存器如此使得寄存器333、335、和337可存儲對應(yīng)于多個(gè)時(shí)鐘周期的多個(gè)輸入值。在一些實(shí)現(xiàn)中，寄存器333、335、和337中的每一個(gè)可存儲兩個(gè)時(shí)鐘周期的輸入。在每個(gè)時(shí)鐘周期，每個(gè)寄存器333、335、和337可能從各自相應(yīng)的多路復(fù)用器接收到新輸入。每個(gè)寄存器可如以下所描述的那樣用此新輸入取代存儲著的輸入值之一并輸出此存儲著的輸入以供通用陣列處理器301的其它組件使用。在一些實(shí)現(xiàn)中，在每個(gè)時(shí)鐘周期，最老的存儲著的輸入值可被取代(例如，根據(jù)先進(jìn)先出(FIFO)方案)。在一些實(shí)施例中，寄存器323的輸出可被提供給多路復(fù)用器339。在每個(gè)時(shí)鐘周期，對多路復(fù)用器339的輸入可包括來自寄存器323的輸出、以及算術(shù)邏輯單元(ALU)356和ALU361的輸出，此兩者將在以下更具體地描述。對輸入的選擇可如以下更具體地描述的那樣由第一操作碼解碼器341基于接收到的操作碼來作出。在一些實(shí)施例中，寄存器327的內(nèi)容可被提供給多路復(fù)用器343。在每個(gè)時(shí)鐘周期，對多路復(fù)用器343的輸入可包括來自寄存器327的輸出、以及來自ALU361的輸出，其將在以下更具體地討論。對輸入的選擇可由第一操作碼解碼器341基于接收到的操作碼來作出，這與對多路復(fù)用器339的輸入的選擇實(shí)質(zhì)上類似。在一些實(shí)現(xiàn)中，多路復(fù)用器339和343向乘法器345和347提供反饋路徑。如果例如通用陣列處理器301正在執(zhí)行的后續(xù)運(yùn)算可能參照先前運(yùn)算的結(jié)果，則這些多路復(fù)用器可選擇來自該先前運(yùn)算的結(jié)果(例如，ALU359和361中一者或其兩者的輸出)。如此的選擇可允許在執(zhí)行隨后的運(yùn)算時(shí)繞過自有資源以增加運(yùn)算速度。在一些實(shí)施例中，多路復(fù)用器343的輸出和寄存器325的內(nèi)容可被提供給乘法器345，而多路復(fù)用器343的輸出和寄存器329的內(nèi)容可被提供給乘法器347。乘法器345和347可對它們各自相應(yīng)接收到的輸入執(zhí)行乘法。在一些實(shí)現(xiàn)中，乘法器345和347可包括流水線化乘法器。流水線化乘法器是本領(lǐng)域公知的。在每個(gè)時(shí)鐘周期，乘法器345和347中的每一個(gè)可輸出各自相應(yīng)的乘法結(jié)果。乘法器345的輸出可被提供給移位元件349。在該輸出被提供給移位元件349的那個(gè)流水線級處，寄存器335的對應(yīng)內(nèi)容可被提供給移位元件333。該輸入可與多路復(fù)用器307被用以生成乘法器345的輸出的那個(gè)輸出在多路復(fù)用器307處被選擇時(shí)所在的同一時(shí)鐘周期上多路復(fù)用器319的被選輸出相對應(yīng)。在一些實(shí)現(xiàn)中，如將在以下描述的那樣，乘法器345的輸出的比特可在量級上被移位，且移位元件349可根據(jù)接收自寄存器335的值來將乘法器345的結(jié)果的比特移位，如此使得該結(jié)果的比特量級與ALU359所接受的期望比特量級相匹配。在一些實(shí)現(xiàn)中，例如，移位元件349可移位等于接收自寄存器335的值的量級的位數(shù)。在一些實(shí)現(xiàn)中，這些值的范圍可從0(SP，無移位)到Zo&W位，其中是移位元件349接收的位數(shù)。比特移位是本領(lǐng)域所公知的。移位元件349隨后可向ALU351提供經(jīng)移位的結(jié)果。乘法器347的輸出可被提供給移位復(fù)用元件351和多路復(fù)用器353。移位復(fù)用元件351可根據(jù)接收自寄存器335的值將結(jié)果的比特移位，類似于移位元件349。移位復(fù)用元件351還可從ALU361接收輸入，其也可根據(jù)接收自寄存器335的值被移位。在一些實(shí)施例中，移位復(fù)用元件351的輸出可由第二操作碼解碼器335根據(jù)接收到的操作碼來選取。移位復(fù)用元件351的輸出隨后可被提供給ALU361。除了乘法器347的輸出之外，多路復(fù)用器353還可接收包括ALU359的輸出和寄存器333的內(nèi)容在內(nèi)的輸入。來自寄存器333的輸入可對應(yīng)于在用以生成乘法器345的結(jié)果的那個(gè)輸入在多路復(fù)用器309處被選擇時(shí)所在的同一時(shí)鐘周期上在多路復(fù)用器317處被選擇的輸入。多路復(fù)用器353的輸出可由第二操作碼解碼器355根據(jù)接收到的操作碼來選擇。多路復(fù)用器353的輸出可被提供給ALU359。在一些實(shí)施例中，多路復(fù)用器357可從ALU361和寄存器337接收輸入。來自寄存器337的輸入可對應(yīng)于在用以生成乘法器345的結(jié)果的那個(gè)輸入在多路復(fù)用器307處被選擇時(shí)所在的同一時(shí)鐘周期上在多路復(fù)用器321處被選擇的輸入。多路復(fù)用器357的輸出可由第二操作碼解碼器355根據(jù)接收到的操作碼來選擇。多路復(fù)用器357的輸出可被提供給ALU361。在一些實(shí)施例中，ALU359可接收移位元件349和多路復(fù)用器353的輸出。在一些實(shí)施例中，ALU361可接收移位復(fù)用元件351和多路復(fù)用器元件357的輸出。ALU359和ALU361可對它們各自相應(yīng)的收到輸入執(zhí)行各自相應(yīng)的合需算術(shù)運(yùn)箅。合需的算術(shù)運(yùn)算可由第二操作碼解碼器355根據(jù)接收到的操作碼來選擇。在一些實(shí)現(xiàn)中，這些運(yùn)算可包括加法、恒等加法(例如，加零)、以及減法中的一種。ALU是本領(lǐng)域公知的。ALU359和ALU361可將該合需算術(shù)運(yùn)算的結(jié)果輸出到各自相應(yīng)的寄存器363和365。ALU359和361所執(zhí)行的算術(shù)運(yùn)算可能是通用陣列處理器301的每個(gè)時(shí)鐘周期的一個(gè)重要特性。在一些實(shí)現(xiàn)中，乘法器345和347的輸出可被作為獨(dú)立的結(jié)果來對待或者可由ALU組合在一起。此外，在一些實(shí)現(xiàn)中，乘法器345和347的輸出可以在多個(gè)時(shí)鐘周期上被并行累加，諸如在執(zhí)行矩陣乘法運(yùn)算的各部分中可能有用的那樣。在一些實(shí)現(xiàn)中，乘法器345和347的輸出還可經(jīng)由多路復(fù)用器353和357來與外部值一同被運(yùn)算。寄存器363可接受ALU359的輸出，且寄存器363可將該輸出提供給多路復(fù)用器333和353以及移位復(fù)用元件351以供在后繼時(shí)鐘周期中用在數(shù)據(jù)依存演算中。寄存器363還可將來自ALU359的輸出提供給請求了執(zhí)行導(dǎo)致這些輸出的運(yùn)算的自有資源(例如，通過通信網(wǎng)絡(luò)211來提供)。寄存器365可接受ALU361的輸出，且寄存器365可將ALU361的輸出提供給多路復(fù)用器357、343、以及339以供在后繼時(shí)鐘周期中用在數(shù)據(jù)依存演算中。寄存器365還可將該輸出提供給請求了執(zhí)行導(dǎo)致該輸出的運(yùn)算的自有資源(例如，通過通信網(wǎng)絡(luò)211來提供)。如上所提及的，各種多路復(fù)用器的輸出選擇以及ALU的運(yùn)算可由通用陣列處理器301接收到的操作碼來決定。操作碼可包括向第一和第二操作碼解碼器341和355指示要選擇哪些多路復(fù)用器輸入和要執(zhí)行哪些ALU運(yùn)算的多比特序列。在一些實(shí)現(xiàn)中，在第一操作碼解碼器已經(jīng)將操作碼解碼以供在通用陣列處理器301的相應(yīng)級中使用之后，寄存器367可存儲該操作碼值。對于下一流水線級，寄存器367可將該操作碼提供給操作碼解碼器355以供在該下一級期間使用。在該級之后，操作碼可被存儲在寄存器369中。當(dāng)結(jié)果由寄存器363和365向自有資源輸出時(shí)，對應(yīng)的操作碼也可由寄存器369輸出以(例如，向自有資源)指示有效運(yùn)算己經(jīng)完成。在一些實(shí)施例中，由第一和第二操作碼解碼器341和355執(zhí)行的對操作碼的解碼可根據(jù)產(chǎn)生對多路復(fù)用器和ALU的合需輸入的任何操作碼解碼方法來執(zhí)行。操作碼解碼是本領(lǐng)域所公知的。在其它實(shí)施例中，可使用任何數(shù)目的操作碼解碼器或其它用于控制ALU和/或多路復(fù)用器的機(jī)制。在一個(gè)實(shí)現(xiàn)中，識別出的操作碼可被劃分為兩部分，一部分由第一操作碼解碼器341解碼，一部分由第二操作碼解碼器355解碼。下表提供了第一操作碼解碼器部分的示例定義<table>tableseeoriginaldocumentpage22</column></row><table>339輸出365,343輸出365左手列指示接收到的操作碼的兩比特的值而右手列指示多路復(fù)用器339和343所選的輸出。例如，如果接收到的操作碼包括第一操作碼解碼器部分00，則多路復(fù)用器339可選擇輸出來自多路復(fù)用器307的輸入而多路復(fù)用器343可選擇輸出來自多路復(fù)用器311的輸入。下表提供了第二操作碼解碼器部分的示例定義:<table>tableseeoriginaldocumentpage23</column></row><table>左手列指示接收到的操作碼的4比特的值，而右手列指示ALU359、361中一個(gè)或更多個(gè)所輸出的一個(gè)或更多個(gè)結(jié)果。例如，如果接收到的操作碼包括第二操作碼解碼器部分0000，則ALU可輸出默認(rèn)的空載值(例如，全零)。在一些實(shí)現(xiàn)中，空載操作碼可被用作停頓機(jī)制如此使得在該空載期間，處理路徑仍可因前一運(yùn)算而處于活躍。作為另一示例，如果接收到的操作碼包括第二操作碼解碼器部分0001，則不帶任何累加的乘法運(yùn)算的結(jié)果可為每個(gè)ALU359、361的輸出。該輸出對于ALU359而言可與多路復(fù)用器307和309的輸出作乘法相對應(yīng)，而對于ALU361而言可與多路復(fù)用器311和313的輸出作乘法相對應(yīng)。如此的輸出在由ALU359和361中每一個(gè)執(zhí)行的運(yùn)算對應(yīng)于恒等加法(例如，輸入值加零)并且移位復(fù)用元件351的輸出被選擇為是乘法器347的輸出的情況下可能得到。如果第二操作碼解碼器部分代而包括0010，則輸出對于ALU359而言可與乘法器307和309的輸出作乘法再加上多路復(fù)用器317的輸出相對應(yīng)，而對于ALU361而言可與多路復(fù)用器311和313的輸出作乘法再加上多路復(fù)用器321的輸出相對應(yīng)。如此的輸出在由每個(gè)ALU執(zhí)行的運(yùn)算對應(yīng)于各自相應(yīng)的ALU輸入作加法、多路復(fù)用器353的輸出被選擇為是寄存器333的內(nèi)容、多路復(fù)用器357的輸出被選擇為是寄存器337的輸出、并且移位復(fù)用元件351的輸出被選擇為是乘法器347的輸出的情況下可能得到。作為又一示例，如果接收到的操作碼包括第二操作碼解碼器部分0111，則帶外部加法的乘加的結(jié)果可為ALU361的輸出。在一些實(shí)現(xiàn)中，ALU359的輸出可以為空載輸出值(例如，全零)。與上面描述的結(jié)果(即，第二操作碼解碼器部分OOOO、0001、以及0010的結(jié)果)相比，生成如此的結(jié)果可能花費(fèi)多一個(gè)時(shí)鐘周期。在一些實(shí)現(xiàn)中，如此的結(jié)果可通過由ALU359在第一時(shí)鐘周期期間執(zhí)行加法運(yùn)算來生成。在第一時(shí)鐘周期期間，多路復(fù)用器353的輸出可被選擇成包括乘法器347的輸出。而且，在一些實(shí)現(xiàn)中，多路復(fù)用器357的輸出可被選擇為是寄存器337的輸出，而由ALU361執(zhí)行的運(yùn)算可以是恒等加法。在第二時(shí)鐘周期期間，ALU361可執(zhí)行加法運(yùn)算，而移位復(fù)用元件351的輸出可被選擇為是來自寄存器363的輸入，而多路復(fù)用器357的輸出可被選擇為是來自寄存器365的輸入(即，來自前一時(shí)鐘周期的由ALU361作恒等加法的輸出)。容納使用不同數(shù)目個(gè)時(shí)鐘周期的運(yùn)算可能會在新輸入與先前輸入沖突時(shí)產(chǎn)生與數(shù)據(jù)重寫的牽連。在一些實(shí)現(xiàn)中，可納入停頓機(jī)制以當(dāng)正在執(zhí)行需要額外時(shí)鐘周期的運(yùn)算時(shí)停頓數(shù)據(jù)通過通用陣列處理器的行進(jìn)。如此的數(shù)據(jù)停頓是本領(lǐng)域所公知的。在其它實(shí)現(xiàn)中，自有資源可通過插入與運(yùn)算所需的額外時(shí)鐘周期相對應(yīng)的數(shù)目個(gè)空載運(yùn)算來控制如此的停頓。如此的實(shí)現(xiàn)可以不包括單獨(dú)的停頓機(jī)制。如此的空載(例如，NOP)指令插入是本領(lǐng)域公知的。在空載周期期間，ALU可以是活躍的并且可輸出受前一操作碼控制的運(yùn)算的結(jié)果。在一些實(shí)現(xiàn)中，通用陣列處理器301的各元件間的數(shù)據(jù)路徑可包括合需的位寬。合需的位寬可根據(jù)合需的性能和預(yù)算目標(biāo)來選擇。隨著位寬增大，成本可能增大而演算準(zhǔn)確度也會隨之增大。下表指示可對在其中原始位寬N被輸入到多路復(fù)用器307、309、311、及313中每一個(gè)的實(shí)施例使用的一組示例位寬。在各種實(shí)現(xiàn)中，N可包括任何值。在兩種示例實(shí)現(xiàn)中，N可包括16和18?？s減N可能增大經(jīng)處理數(shù)據(jù)的量化誤差并且減小通用陣列處理器301所使用的面積。<table>tableseeoriginaldocumentpage24</column></row><table><table>tableseeoriginaldocumentpage25</column></row><table>最左列指示數(shù)據(jù)路徑部分(例如，來自所標(biāo)識的元件的輸出)。中間列指示該部分的位寬。最右列指示對該數(shù)據(jù)路徑部分中各比特的格式化。例如，來自多路復(fù)用器307、309、311、313、317、和321的輸出可包括代表作為對各自相應(yīng)的多路復(fù)用器的輸入而接收到的所有比特的N個(gè)比特。作為另一示例，來自乘法器345和347的輸出可包括N+3個(gè)比特。由于比特乘法可能將位數(shù)增加至N+3以上，所以這N+3個(gè)位可能并不代表該乘法的完整結(jié)果。如在各自相應(yīng)的格式化列中所指示的，位輸出可表示最高有效位(符號位排除在外)到第N-4個(gè)最低有效位。應(yīng)該認(rèn)識到，以上對通用陣列處理器301、操作碼、以及位寬的描述僅作為示例給出。在本公開的其它實(shí)施例中，任何合需的元件編排都可被組合以生成使用任何合需位寬來操作以基于任何操作碼集執(zhí)行任何合需運(yùn)算的通用陣列處理。己經(jīng)對示例通用陣列處理器進(jìn)行了描述，還可對執(zhí)行通用陣列處理的方法進(jìn)行描述。圖4示出了根據(jù)本公開的一些實(shí)施例的始于塊401且可用于執(zhí)行通用陣列處理的示例過程400。如在框403所指示的，過程400可包括從一個(gè)或更多個(gè)自有資源接收輸入。如上所描述的，該輸入可在來自共享單個(gè)通用陣列處理的一個(gè)或更多個(gè)自有資源的通信上接收。如塊405所指示的，過程400可包括選擇輸入來作處理。選擇輸入可包括選擇在框403接收到的諸輸入之一。所選輸入可包括運(yùn)算數(shù)據(jù)(例如，可對其執(zhí)行算術(shù)運(yùn)算的比特序列)和操作碼。選擇輸入可包括基于時(shí)分多址方案來選擇輸入。如此的方案可基于數(shù)據(jù)由共享通用陣列處理器的多個(gè)自有資源處理的次序來選擇輸入。在一些實(shí)施例中，每個(gè)自有資源可被分配到充足的時(shí)間如此使得數(shù)據(jù)在該時(shí)間期間可由/為各自相應(yīng)的自有資源處理并可被諸自有資源中的下一個(gè)或是另一處理或傳輸元件使用。如在框407所指示的，過程400可包括將輸入的至少部分提供給兩條并行處理路徑。如上所描述的，每條處理路徑可包括被配置和編排成根據(jù)操作碼對運(yùn)算數(shù)據(jù)執(zhí)行一個(gè)或更多個(gè)合需運(yùn)算的多個(gè)計(jì)算組件。如在框409所指示的，過程400可包括基于操作碼來控制此輸入通過這兩條處理路徑內(nèi)的流向。輸入流可包括操作碼本身、以及運(yùn)算數(shù)據(jù)和對運(yùn)算數(shù)據(jù)執(zhí)行運(yùn)算的結(jié)果?？蓪?shù)據(jù)流向進(jìn)行控制如此使得可使用該數(shù)據(jù)執(zhí)行合需的矩陣相關(guān)運(yùn)算。在一些實(shí)現(xiàn)中，定向該數(shù)據(jù)的流向可包括以使得處理路徑之一的輸出被用作另一處理路徑的輸入的方式來定向該數(shù)據(jù)的流向。例如，一流水線化處理路徑級的輸入可包括一不同處理路徑的在前流水線處理路徑級的輸出。在一些實(shí)施例中，定向數(shù)據(jù)流向可包括根據(jù)操作碼在一個(gè)或更多個(gè)處理級處選擇輸入。如在框411所指示的，過程400可包括基于操作碼在第一并行處理路徑中執(zhí)行第一矩陣相關(guān)運(yùn)算。矩陣相關(guān)運(yùn)算可包括基于操作碼選擇的算術(shù)運(yùn)算。如在框413所指示的，過程400可包括基于操作碼在第二并行處理路徑中執(zhí)行第二矩陣相關(guān)運(yùn)算。矩陣相關(guān)運(yùn)算可包括基于操作碼選擇的算術(shù)運(yùn)算。在一些實(shí)現(xiàn)中，第一和第二矩陣運(yùn)算的結(jié)果可被輸出到自有資源和/或在后續(xù)處理中使用。過程400可在框415結(jié)束。本文所描述的技術(shù)可在MIMO無線通信系統(tǒng)、以及任何在其中釆用一個(gè)或更多個(gè)導(dǎo)頻頻調(diào)的無線或其它通信系統(tǒng)中實(shí)現(xiàn)。本文所描述的技術(shù)可以用包括硬件實(shí)現(xiàn)、軟件實(shí)現(xiàn)、或其組合在內(nèi)的各種各樣的方式來實(shí)現(xiàn)。對于硬件實(shí)現(xiàn)，用于處理數(shù)據(jù)以便在發(fā)射站上發(fā)射和/或在接收站上接收的各個(gè)處理單元可在一個(gè)或更多個(gè)專用集成電路(ASIC)、數(shù)字信號處理器(DSP)、數(shù)字信號處理器件(DSPD)、可編程邏輯器件(PLD)、現(xiàn)場可編程門陣列(FPGA)、處理器、控制器、微控制器、微處理器、電子器件、設(shè)計(jì)成執(zhí)行本文中描述的功能的其他電子單元、或其組合內(nèi)實(shí)現(xiàn)。在其中發(fā)射和接收站包括多個(gè)處理器的實(shí)施例中，每個(gè)站上的處理器可共享硬件單元。對于軟件實(shí)現(xiàn)，數(shù)據(jù)傳送和接收技術(shù)可用執(zhí)行本文中描述的功能的模塊(例如，過程、函數(shù)等等)來實(shí)現(xiàn)。軟件代碼可被存儲在存儲器單元中并由處理器來執(zhí)行。該存儲器單元可被實(shí)現(xiàn)在處理器內(nèi)，或可外置于處理器。在一個(gè)或更多個(gè)示例性實(shí)施例中，所描述的功能可以在硬件、軟件、固件、或其任意組合中來實(shí)現(xiàn)。如果在軟件中實(shí)現(xiàn)，則各功能可作為一條或更多條指令或代碼存儲在計(jì)算機(jī)可讀介質(zhì)上或在其上傳輸。計(jì)算機(jī)可讀介質(zhì)包括計(jì)算機(jī)存儲介質(zhì)和通信介質(zhì)兩者，后者包括有助于計(jì)算機(jī)程序從一地到另一地的轉(zhuǎn)移的任何介質(zhì)。存儲介質(zhì)可以是可被計(jì)算機(jī)訪問的任何可用介質(zhì)。作為示例而非限定，如此的計(jì)算機(jī)可讀介質(zhì)可包括RAM、ROM、EEPROM、CD-ROM或其它光盤存儲，磁盤存儲或其它磁存儲設(shè)備，或是可被用來攜帶或存儲指令或數(shù)據(jù)結(jié)構(gòu)形式的合需程序代碼且可被計(jì)算機(jī)訪問的任何其它介質(zhì)。而且，任何連接被正當(dāng)?shù)胤Q為計(jì)算機(jī)可讀介質(zhì)。例如，如果軟件是使用同軸電纜、光纖電纜、雙絞線、數(shù)字訂戶線(DSL)、或諸如紅外、無線電、以及微波等無線技術(shù)從網(wǎng)站、服務(wù)器或其它遠(yuǎn)程源傳送的，則該同軸電纜、光纖電纜、雙絞線、DSL、或諸如紅外、無線電、以及微波等無線技術(shù)被包括在介質(zhì)的定義之內(nèi)。如本文所用的碟或盤包括壓縮盤(CD)、激光盤、光盤、數(shù)字通用盤(DVD)、軟碟和藍(lán)光盤，其中碟常常磁學(xué)地再現(xiàn)數(shù)據(jù)，而盤以激光來光學(xué)地再現(xiàn)數(shù)據(jù)。上述諸項(xiàng)的組合應(yīng)被包括在計(jì)算機(jī)可讀介質(zhì)的范圍內(nèi)。提供前面對所公開的實(shí)施例的描述是為了使本領(lǐng)域任何技術(shù)人員皆能制作或使用本公開。對這些實(shí)施例的各種修改對于本領(lǐng)域技術(shù)人員將是顯而易見的，并且本文中定義的普適原理可被應(yīng)用于其他實(shí)施例而不會脫離本公開的精神或范圍。由此，本公開并非旨在被限定于本文中示出的實(shí)施例，而是應(yīng)被授予與本文中公開的原理和新穎性特征一致的最廣義的范圍。權(quán)利要求1.一種陣列處理器設(shè)備，包括多個(gè)多路復(fù)用器；多個(gè)乘法器；多個(gè)算術(shù)邏輯單元(ALU)；以及至少一個(gè)操作碼控制元件，其中所述多個(gè)多路復(fù)用器、所述多個(gè)乘法器、以及所述多個(gè)ALU被構(gòu)造和編排以形成兩條并行處理路徑，每條并行處理路徑被配置成根據(jù)所述操作碼控制元件接收到的操作碼執(zhí)行一組矩陣運(yùn)算。2.如權(quán)利要求1所述的設(shè)備，其特征在于，所述操作碼包括空載操作碼和乘法運(yùn)算操作碼中的至少一者。3.如權(quán)利要求2所述的設(shè)備，其特征在于，所述乘法運(yùn)算操作碼包括對以下至少一者的指示乘法運(yùn)算、帶外部加法的乘法運(yùn)算、帶外部減法的乘法運(yùn)算、帶累加的乘法運(yùn)算、帶結(jié)果求和的乘法運(yùn)算、帶結(jié)果求差的乘法運(yùn)算、帶結(jié)果求和與外部加法的乘法運(yùn)算、帶結(jié)果求和與外部減法的乘法運(yùn)算、帶結(jié)果求差與外部加法的乘法運(yùn)算、帶結(jié)果求差與外部加法的乘法運(yùn)算、帶結(jié)果求和與累加的乘法運(yùn)算、以及帶結(jié)果求差與累加的乘法運(yùn)算。4.如權(quán)利要求3所述的設(shè)備，其特征在于，所述兩條并行處理路徑被配置成執(zhí)行以下每一者乘法運(yùn)算、帶外部加法的乘法運(yùn)算、帶外部減法的乘法運(yùn)算、帶累加的乘法運(yùn)算、帶結(jié)果求和的乘法運(yùn)算、帶結(jié)果求差的乘法運(yùn)算、帶結(jié)果求和與外部加法的乘法運(yùn)算、帶結(jié)果求和與外部減法的乘法運(yùn)算、帶結(jié)果求差與外部加法的乘法運(yùn)算、帶結(jié)果求差與外部加法的乘法運(yùn)算、帶結(jié)果求和與累加的乘法運(yùn)算、以及帶結(jié)果求差與累加的乘法運(yùn)算。5.如權(quán)利要求1所述的設(shè)備，其特征在于，所述兩條并行處理路徑的第一并行處理路徑包括第一流水線化并行處理路徑，并且所述兩條并行處理路徑的第二并行處理路徑包括第二流水線化并行處理路徑。6.如權(quán)利要求5所述的設(shè)備，其特征在于，對所述第一并行處理路徑的第一流水線級的輸入可包括所述第二并行處理路徑的第二流水線級的輸出。7.如權(quán)利要求6所述的設(shè)備，其特征在于，所述操作碼控制元件被配置成基于所述操作碼選擇對所述第一流水線級的輸入和對所述第二流水線級的輸入。8.如權(quán)利要求6所述的設(shè)備，其特征在于，對所述第二并行處理路徑的第三流水線級的輸入可包括所述第一并行處理路徑的第四流水線級的輸出。9.如權(quán)利要求6所述的設(shè)備，其特征在于，所述第一流水線級包括乘法級并且所述第二流水線級包括算術(shù)邏輯級。10.如權(quán)利要求6所述的設(shè)備，其特征在于，所述第一流水線級包括算術(shù)邏輯級并且所述第二流水線級包括乘法級。11.如權(quán)利要求6所述的設(shè)備，其特征在于，所述第一流水線級包括第一算術(shù)邏輯級并且所述第二流水線級包括第二算術(shù)邏輯級。12.如權(quán)利要求1所述的陣列處理器設(shè)備，其特征在于，所述兩條并行處理路徑的第一并行處理路徑包括用于處理實(shí)矩陣值的處理路徑，并且所述兩條并行處理路徑的第二并行處理路徑包括用于處理虛矩陣值的處理路徑。13.如權(quán)利要求1所述的陣列處理器設(shè)備，其特征在于，所述多個(gè)乘法器包括兩個(gè)乘法器。14.如權(quán)利要求13所述的陣列處理器設(shè)備，其特征在于，所述兩條并行處理路徑的第一并行處理路徑包括所述兩個(gè)乘法器的第一乘法器，并且所述兩條并行處理路徑的第二并行處理路徑包括所述兩個(gè)乘法器的第二乘法器。15.如權(quán)利要求1所述的陣列處理器設(shè)備，其特征在于，所述多個(gè)ALU包括兩個(gè)ALU。16.如權(quán)利要求15所述的陣列處理器設(shè)備，其特征在于，所述兩條并行處理路徑的第一并行處理路徑包括所述兩個(gè)ALU的第一ALU,并且所述兩條并行處理路徑的第二并行處理路徑包括所述兩個(gè)ALU的第二ALU。17.如權(quán)利要求16所述的陣列處理器設(shè)備，其特征在于，所述第一ALU的第一輸入包括所述多個(gè)乘法器的第一乘法器的輸出，所述第一ALU的第二輸入包括所述多個(gè)乘法器的第二乘法器的輸出，并且所述第二ALU的輸入包括所述第二乘法器的輸出。18.如權(quán)利要求1所述的陣列處理器設(shè)備，其特征在于，所述操作碼控制器被配置成基于所述操作碼選擇由所述多個(gè)ALU中的至少一個(gè)執(zhí)行的算術(shù)運(yùn)算。19.如權(quán)利要求l所述的陣列處理器設(shè)備，其特征在于，所述操作碼控制器被配置成基于所述操作碼控制通過所述多個(gè)多路復(fù)用器的數(shù)據(jù)流向。20.如權(quán)利要求19所述的陣列處理器設(shè)備，其特征在于，所述控制數(shù)據(jù)流向包括控制所述兩條并行處理路徑之間的數(shù)據(jù)依存性以及外部數(shù)據(jù)輸入。21.—種包括至少一個(gè)如權(quán)利要求1所述的陣列處理器設(shè)備的MIMOOFDM接收機(jī)設(shè)備。22.如權(quán)利要求21所述的MIMOOFDM接收機(jī)設(shè)備，其特征在于，包括多個(gè)如權(quán)利要求1所述的陣列處理器設(shè)備。23.—種包括至少一個(gè)如權(quán)利要求1所述的陣列處理器設(shè)備的MIMOOFDM發(fā)射機(jī)設(shè)備。24.如權(quán)利要求23所述的MIMOOFDM發(fā)射機(jī)設(shè)備，其特征在于，包括多個(gè)如權(quán)利要求1所述的陣列處理器設(shè)備。25.—種陣列處理器設(shè)備，包括用于基于操作碼控制通過兩條并行處理路徑的數(shù)據(jù)路徑的裝置；用于在所述兩條并行處理路徑的每一條中對數(shù)據(jù)執(zhí)行兩個(gè)并行矩陣運(yùn)算的裝置；以及用于基于所述操作碼選擇所述兩個(gè)并行矩陣運(yùn)算的裝置。26.如權(quán)利要求25所述的設(shè)備，其特征在于，所述操作碼包括空載操作碼和乘法運(yùn)算操作碼中的至少一者。27.如權(quán)利要求26所述的設(shè)備，其特征在于，所述乘法運(yùn)算操作碼包括對以下至少一者的指示乘法運(yùn)算、帶外部加法的乘法運(yùn)算、帶外部減法的乘法運(yùn)算、帶累加的乘法運(yùn)算、帶結(jié)果求和的乘法運(yùn)算、帶結(jié)果求差的乘法運(yùn)算、帶結(jié)果求和與外部加法的乘法運(yùn)算、帶結(jié)果求和與外部減法的乘法運(yùn)算、帶結(jié)果求差與外部加法的乘法運(yùn)算、帶結(jié)果求差與外部加法的乘法運(yùn)算、帶結(jié)果求和與累加的乘法運(yùn)算、以及帶結(jié)果求差與累加的乘法運(yùn)算。28.如權(quán)利要求27所述的設(shè)備，其特征在于，所述用于執(zhí)行兩個(gè)并行矩陣運(yùn)算的裝置包括用于執(zhí)行以下每一者的裝置乘法運(yùn)算、帶外部加法的乘法運(yùn)算、帶外部減法的乘法運(yùn)算、帶累加的乘法運(yùn)算、帶結(jié)果求和的乘法運(yùn)算、帶結(jié)果求差的乘法運(yùn)算、帶結(jié)果求和與外部加法的乘法運(yùn)算、帶結(jié)果求和與外部減法的乘法運(yùn)算、帶結(jié)果求差與外部加法的乘法運(yùn)算、帶結(jié)果求差與外部加法的乘法運(yùn)算、帶結(jié)果求和與累加的乘法運(yùn)算、以及帶結(jié)果求差與累加的乘法運(yùn)算。29.如權(quán)利要求25所述的設(shè)備，其特征在于，所述用于控制數(shù)據(jù)路徑的裝置包括用于控制所述兩條并行處理路徑之間的數(shù)據(jù)依存性的裝置；以及用于控制對所述兩條并行處理路徑的外部數(shù)據(jù)輸入的裝置。30.如權(quán)利要求25所述的設(shè)備，其特征在于，所述用于執(zhí)行兩個(gè)并行矩陣運(yùn)算的裝置包括用于處理實(shí)矩陣值的裝置；以及用于與所述實(shí)矩陣值并行地處理虛矩陣值的裝置。31.如權(quán)利要求25所述的設(shè)備，其特征在于，所述用于基于操作碼控制數(shù)據(jù)路徑的裝置包括用于選擇多個(gè)多路復(fù)用器的輸出的裝置。32.如權(quán)利要求25所述的設(shè)備，其特征在于，所述用于基于操作碼選擇兩個(gè)并行矩陣運(yùn)算的裝置包括用于選擇由至少一個(gè)ALU執(zhí)行的算術(shù)運(yùn)算的裝置。33.—種執(zhí)行矩陣運(yùn)算的方法，所述方法包括基于操作碼控制通過兩條并行處理路徑的數(shù)據(jù)流向；基于所述操作碼在所述兩條并行處理路徑的第一并行處理路徑中執(zhí)行第一矩陣運(yùn)算；以及基于所述操作碼在所述兩條并行處理路徑的第二并行處理路徑中執(zhí)行第二矩陣運(yùn)算。34.如權(quán)利要求33所述的方法，其特征在于，所述操作碼包括空載操作碼和乘法運(yùn)算操作碼中的至少一者。35.如權(quán)利要求34所述的方法，其特征在于，所述乘法運(yùn)算操作碼包括對以下至少一者的指示乘法運(yùn)算、帶外部加法的乘法運(yùn)算、帶外部減法的乘法運(yùn)算、帶累加的乘法運(yùn)算、帶結(jié)果求和的乘法運(yùn)算、帶結(jié)果求差的乘法運(yùn)算、帶結(jié)果求和與外部加法的乘法運(yùn)算、帶結(jié)果求和與外部減法的乘法運(yùn)算、帶結(jié)果求差與外部加法的乘法運(yùn)算、帶結(jié)果求差與外部加法的乘法運(yùn)算、帶結(jié)果求和與累加的乘法運(yùn)算、以及帶結(jié)果求差與累加的乘法運(yùn)算。36.如權(quán)利要求33所述的方法，其特征在于，所述控制通過兩條并行處理路徑的數(shù)據(jù)流向包括將所述兩條并行處理路徑的第一并行處理路徑的第一流水線級的輸出定向至所述兩條并行處理路徑的第二并行處理路徑的第二流水線級的輸入。37.如權(quán)利要求36所述的方法，其特征在于，所述控制通過兩條并行處理路徑的數(shù)據(jù)流向包括基于所述操作碼選擇對所述第一并行處理路徑的所述第一流水線級和所述第二并行處理路徑的所述第二流水線級的輸入。38.如權(quán)利要求36所述的方法，其特征在于，所述第一流水線級包括乘法級并且所述第二流水線級包括算術(shù)邏輯級。39.如權(quán)利要求36所述的方法，其特征在于，所述第一流水線級包括算術(shù)邏輯級并且所述第二流水線級包括乘法級。40.如權(quán)利要求36所述的方法，其特征在于，所述第一流水線級包括第一算術(shù)邏輯級并且所述第二流水線級包括第二算術(shù)邏輯級。41.如權(quán)利要求36所述的方法，其特征在于，所述控制通過兩條并行處理路徑的數(shù)據(jù)流向包括將所述第二并行處理路徑的第三流水線級的輸出定向至所述第一并行處理路徑的第四流水線級的輸入。42.如權(quán)利要求33所述的方法，其特征在于，所述基于操作碼在兩條并行處理路徑的第一并行處理路徑中執(zhí)行第一矩陣運(yùn)算包括處理實(shí)矩陣值；并且所述基于操作碼在兩條并行處理路徑的第二并行處理路徑中執(zhí)行第二矩陣運(yùn)算包括處理虛矩陣值。43.如權(quán)利要求33所述的方法，其特征在于，所述基于操作碼控制通過兩條并行處理路徑的數(shù)據(jù)流向包括基于所述操作碼控制多個(gè)多路復(fù)用器。44.如權(quán)利要求43所述的方法，其特征在于，所述控制通過兩條并行處理路徑的數(shù)據(jù)流向包括控制所述兩條并行處理路徑之間的數(shù)據(jù)依存性以及控制外部數(shù)據(jù)輸入。45.如權(quán)利要求43所述的方法，其特征在于，所述控制通過兩條并行處理路徑的數(shù)據(jù)流向包括定向所述兩條并行處理路徑的第一并行處理路徑的第一乘法器的輸出以及定向所述兩條并行處理路徑的第二并行處理路徑的第二乘法器的輸出。46.如權(quán)利要求45所述的方法，其特征在于，所述定向第一乘法器的輸出包括將所述第一乘法器的輸出定向至所述第一并行處理路徑的第一ALU的第一輸入，并且所述定向第二乘法器的輸出包括將所述第二乘法器的輸出定向至所述第一ALU的第二輸入以及所述第二并行處理路徑的第二ALU的輸入。47.如權(quán)利要求33所述的方法，其特征在于，所述基于操作碼在兩條并行處理路徑的第一并行處理路徑中執(zhí)行第一矩陣運(yùn)算包括基于所述操作碼為第一ALU選擇第一運(yùn)算；并且所述基于操作碼在兩條并行處理路徑的第二并行處理路徑中執(zhí)行第二矩陣運(yùn)算包括基于所述操作碼為第二ALU選擇第二運(yùn)算。48.—種包括存儲在其上的指令的機(jī)器可讀介質(zhì)，所述指令包括-第一指令集，用于基于操作碼選擇用于執(zhí)行并行矩陣運(yùn)算的兩條并行處理路徑各自相應(yīng)的乘法級中的數(shù)據(jù)依存性；第二指令集，用于基于所述操作碼選擇所述兩條并行處理路徑各自相應(yīng)的算術(shù)邏輯級中各自相應(yīng)的算術(shù)邏輯運(yùn)算和數(shù)據(jù)依存性。49.如權(quán)利要求48所述的機(jī)器可讀介質(zhì)，其特征在于，所述操作碼包括空載操作碼和乘法運(yùn)算操作碼中的至少一者。全文摘要通用陣列處理技術(shù)包括處理方法和設(shè)備。處理器可包括設(shè)計(jì)成具有諸如乘法器、多路復(fù)用器、及ALU等可重用計(jì)算組件的并行處理路徑。通過各路徑的數(shù)據(jù)流向和所執(zhí)行的運(yùn)算可基于操作碼來控制。處理器可被共享、縮放、和配置成執(zhí)行矩陣運(yùn)算。尤其，如此運(yùn)算對于MIMO-OFDM通信系統(tǒng)的物理段可能是有用的。文檔編號G06F15/78GK101432723SQ200780015105公開日2009年5月13日申請日期2007年4月29日優(yōu)先權(quán)日2006年4月28日發(fā)明者G·W·辛申請人:高通股份有限公司