專利名稱：具有動態(tài)終端的存儲系統(tǒng)的制作方法
具有動態(tài)終端的存儲系統(tǒng)
背景技術：
圖1示出具有主板集成終端方案的存儲系統(tǒng)的現(xiàn)有技術原理圖。
圖1的系統(tǒng)包括存儲控制器10、動態(tài)隨機存取存儲器(DRAM)模塊 12和14以及安裝在主板上的終端電阻18。傳輸總線16將存儲控制 器10與DRAM 12和14耦合。DRAM模塊12處于活動模式(即， 它當前正在被存儲控制器IO讀取或寫入)；另一DRAM模塊14處于 非活動模式?；顒拥腄RAM 12通過總線16接收來自存儲控制器10 的信號并且該模塊設置在低阻抗(Lo-Z)以接收信號。在非活動的 DRAM 14沒有信號接收；因此非活動的DRAM設置在高阻抗(Hi-Z)。 來自總線的信號到達主板終端阻抗18并^支它吸收，因此不反射回來。 然而，因為信號路徑的末端(如14所示)缺少合適的終端阻抗，非 活動的DRAM 14接收的信號的一部分反射回總線。該反射的信號沿 著總線傳播并到達活動的DRAM 12,由此給在DRAM 12接收的信號 加入噪聲。主板集成終端方案已經(jīng)使用在雙倍數(shù)據(jù)速率同步動態(tài)RAM (DDR SDRAM)存儲技術中。
圖2示出另一現(xiàn)有技術的終端方案，其中終端電阻嵌入在存儲才莫 塊本身中。此類終端方案稱為片上終端(ODT)而且已經(jīng)使用在雙倍 數(shù)據(jù)速率2同步動態(tài)RAM (DDR2 SDRAM)技術中。圖2的系統(tǒng)包 括存儲控制器10、處于活動才莫式的SDRAM 12、處于非活動模式的 SDRAM 14和安裝在存儲模塊本身中的終端阻抗20。取決于存儲模塊 的狀態(tài)而接通或斷開終端阻抗20。當存儲才莫塊處于活動沖莫式(讀或寫 模式)時，斷開終端阻抗。當處于非活動模式時，接通該阻抗以確保 在非活動的SDRAM中信號的有效終結，從而使得沒有信號從非活動 的SDRAM反射。圖2示出接通處于非活動才莫式的14的終端阻抗，從而確保沒有信號反射。這樣得到比圖1的主板終端方案更好的信號
質量，而且還消除了主板中的一些扭曲(wring),從而方便了系統(tǒng)設 計而且使得存儲子系統(tǒng)的布局更有效。
圖3更詳細地示出用于DDR2 SDRAM的ODT終端方案。圖3 的系統(tǒng)包括耦合到傳輸總線34的DDR2 SDRAM存儲模塊30。輸入 緩沖器38接收來自總線的輸入，輸入緩沖器38的輸出端連接到ODT 終結器32。終結器32的輸出端連接到SDRAM的DQ引腳54。 ODT 32包括通過一對開關44連接在38的輸出端和一組終端點(Vddq和 Vssq)之間的一對阻抗40 (每個具有值2Z!)。注意44包括兩個開關， 它們總是同時接通或斷開。ODT 32還包括通過一對開關46連接到電 源(supply)的另一對阻抗42 (每個具有值2Z2)。開關44和46由 ODT控制器50控制，而ODT控制器50又從ODT引腳52得到所要 求的控制值。當44或46接通時，以某一阻抗值終結SDRAM且這種 狀況稱為ODT"開"。當開關44接通時，以Z!值的阻抗終結SDRAM。 當開關464lr通時，終端阻抗是Z2。當44和46都斷開時，ODT處在 "關"狀態(tài)下。因此，在ODT關狀態(tài)下，ODT 32不終結來自38的 輸出端的信號并且這些信號傳輸?shù)絊DRAM的DQ引腳54。
圖4示出用于DDR2 SDRAM中的ODT的現(xiàn)有技術的控制方案。 由通過ODT引腳52輸入到ODT 32的擴展^t式寄存器設置(EMRS ) 的兩位(A6和A2)來確定圖3的開關44和46之間的選擇。這兩位 能夠用來選擇"不選擇ODT"、"選擇ODT(75Q )"、"選擇ODT(150 Q )"或者"選擇ODT (50Q )"。 一旦設置了 ODT的阻抗值，該設置 便保留直到輸入另一設置或者斷開電源。然而，在DDR2技術中，ODT 終端阻抗值的改變要求空閑總線時間。而且， 一旦為ODT開狀態(tài)選 擇了終端阻抗值(75Q、 150Q或者50Q),無論何時ODT設置為開， 該終端值都保持不變。因此，在正常操作中，ODT僅能啟用或禁用終 端，而在開狀態(tài)時不改變終端阻抗值，除非當在擴展才莫式寄存器中改 變設置時。圖5示出現(xiàn)有技術的具有用于DDR2 SDRAM中的ODT的存儲
系統(tǒng)的操作。此處，存儲控制器耦合到兩個雙列直插存儲模塊
(DMM)。這些DIMM具有2R/1R配置，也就是說，第一才莫塊有兩
列存儲設備，而第二模塊有一列。已設置ODT引腳使得終端阻抗或 以20n的終端阻抗處于開狀態(tài)或處于關狀態(tài)(以oo表示，即本質上無
窮大的終端阻抗或未終結的)。DIMM2沒有第二列存儲設備(N/A)。 圖5的最上面一行示出對于對DIMM 1的列1的寫命令所選擇的 終端阻抗。傳輸寫數(shù)據(jù)到模塊的控制器是未終結的。陰影單元格代表 活動的DIMM/列。無論何時DIMM/列在活動狀態(tài)下，ODT終端設置 為關(00 )。非活動的DIMM/列或處在關狀態(tài)(m )下，或處在開;R 態(tài)(20Q的終端阻抗)下以最小化任何信號反射。


圖1示出現(xiàn)有技術的具有主板終端的存儲系統(tǒng)。 圖2示出現(xiàn)有技術的具有片上終端(ODT)的存儲系統(tǒng)。 圖3示出現(xiàn)有技術的ODT電路。 圖4示出現(xiàn)有技術的用于ODT的控制方案。 圖5示出現(xiàn)有技術的具有ODT的存儲系統(tǒng)的操作。 圖6示出根據(jù)本發(fā)明的一些發(fā)明原理的存儲系統(tǒng)的實施例。 圖7示出根據(jù)本發(fā)明的一些發(fā)明原理的存儲代理的實施例。 圖8示出根據(jù)本發(fā)明的一些發(fā)明原理的存儲系統(tǒng)的另 一實施例的 操作。
具體實施例方式
圖6示出根據(jù)本發(fā)明的一些發(fā)明原理的存儲系統(tǒng)的實施例。傳輸 線106將第一存儲代理100和第二存儲代理102耦合到第三存儲代理 104?？捎迷诘谝淮鎯Υ淼牡谝蛔杩?08和在第二存儲代理的基本 上不同的第二阻抗IIO同時終結傳輸線。例如，在寫操作過程中，第三存儲代理可能需要傳輸數(shù)據(jù)到第一存儲代理。在此操作過程中，第 一存儲代理是活動的而第二存儲代理是非活動的。第三存儲代理傳輸 信號，該信號在傳輸線上傳播到第一存儲代理和第二存儲代理?？蛇x 定終端阻抗以使得在第一存儲代理處接收的信號功率多于在第二存 儲代理處接收的信號功率。優(yōu)選地，第一阻抗&的值匹配傳輸線以使
得最大化到第一代理的功率傳送，并且設置第二阻抗z2的值為恰當?shù)?br> 低值以使得反射信號以及最小化到第二代理的功率傳送。
在一個實施例中，可在存儲代理的活動/非活動狀態(tài)、命令的類型
(讀/寫)等等變化之間動態(tài)選擇傳輸阻抗^和Z2。例如，如果上述
的對第一存儲代理100的寫操作后跟隨對第二存儲代理的寫，在這些 緊接的寫操作之間可切換&和z2的值以使得在第一代理(現(xiàn)在是非
活動的)的Z!反射信號，而在第二代理(現(xiàn)在是活動的)的Z2吸收
信號。在具有多列存儲設備的實施例中，對于不同列也可動態(tài)選擇傳 輸阻抗。
圖7示出根據(jù)本發(fā)明的一些發(fā)明原理的存儲代理的實施例。存儲 代理112包括存儲核心114、具有至少兩個有限終端值的終結器116 和用于動態(tài)選擇可呈現(xiàn)于傳輸線120的終端值的邏輯118。在一個實 施例中，存儲代理可為核心、終結器和邏輯制造在單個半導體芯片上 的存儲設備。在另一實施例中，存儲代理可為存儲才莫塊，其中存儲核 心位于安裝在該模塊上的存儲設備上。
根據(jù)存儲代理的活動/非活動狀態(tài)、命令的類型(讀/寫)等等可 動態(tài)改變所選擇的終端值。在具有多列存儲i殳備的實施例中，對于不 同列也可動態(tài)選擇傳輸阻抗。
圖8示出根據(jù)本發(fā)明的 一 些發(fā)明原理的存儲系統(tǒng)的另 一 實施例的 操作。在此例中， 一個存儲代理是存儲控制器，而兩個代理是才莫塊， 具體而言，是雙列直插存儲沖莫塊(DIMM)。這些DIMM具有2R/1R 配置，也就是說，第一模塊有兩列存儲設備，而第二模塊有一列。存 儲控制器和模塊通過存儲通道相連接，該存儲通道具有與DDR2相似的總線結構和信令，但具有根據(jù)本發(fā)明的一些發(fā)明原理的動態(tài)終端。 對于本例，假設終結器是位于存儲設備中的片上終結器，且對于工作
在1333Mts的系統(tǒng)，終端阻抗可為20Q和120Q的電阻。
圖8的最上面一行示出對于對DMM1的列1的寫命令所選擇的 終端阻抗。圖8中的陰影單元格代表活動的DIM]Viy列。傳輸寫數(shù)據(jù)到 模塊的控制器是未終結的，以符號oo表示(本質上無窮大的阻抗或 "關"狀態(tài))。為活動設備即DIMM 1上的列1存々者設備選擇120Q的 終端阻抗。在DIMM1上的列2存儲設備是非活動的和未終結的。為 DIMM 2上的非活動的列1存儲設備選擇20Q的終端阻抗。DIMM 2 沒有第二列存儲設備(N/A)。這種對終端阻抗的選擇可使得傳輸?shù)交?動的設備的信號功率多于傳輸?shù)饺魏畏腔顒拥脑O備的信號功率。根據(jù) 存儲通道傳輸線、片上終端電路、模塊連接器、工作速度等等的實現(xiàn) 詳情，活動設備的終端阻抗U20D)可匹配傳輸線以最大化到活動 設備的功率傳送，同時選定非活動設備的終端阻抗(20Q)以反射大 部分功率以及最小化到非活動設備的信號傳送。
圖8的接下來兩行示出對于對DIMM 1的列2和DIMM 2的列1 的寫命令的終端阻抗的選擇。底下三行示出對于對活動的DIMM和存
儲設備的列的所有三種組合的讀命令的終端阻抗的選擇。
對比在圖5中示出的現(xiàn)有技術的系統(tǒng)，圖8的實施例可使得能夠 用在不同的存儲代理的兩個不同的阻抗同時終結傳輸線。此外，本發(fā) 明的一些發(fā)明原理可使得能夠在讀/寫、活動/非活動狀態(tài)之間動態(tài)改 變終端阻抗，而現(xiàn)有技術的系統(tǒng)僅能啟用或禁用終端，而不改變終端 值，除非例如在改變擴展才莫式寄存器的過程中。
圖9示出根據(jù)本發(fā)明的 一 些發(fā)明原理的存儲系統(tǒng)的另 一 實施例的 操作。圖9的例子中的系統(tǒng)相似于圖8的實施例，但具有1R/2R配置； 也就是說，第一才莫塊有一列存儲設備，而第二4莫塊有兩列。圖10和 11示出根據(jù)本發(fā)明的一些發(fā)明原理的存儲系統(tǒng)的另兩個實施例的操 作，這次分別具有2R/2R和1R/1R配置。可在不背離一些本發(fā)明原理的前提下在布置和細節(jié)方面修改本 文所述的實施例。例如，已經(jīng)描述了具有特定數(shù)量的模塊、存儲設備、 列、工作速度、終端阻抗和電阻等的實施例，但本發(fā)明原理并不限于 這些細節(jié)。終結器描述為具有不同的終端值，但不一定需要在離散值 之間切換它們。可用硬件、軟件或者硬件與軟件的組合實現(xiàn)邏輯。作 為更進一步的例子，存儲才莫塊和存儲控制器可實現(xiàn)為分開的組件，或 者可將它們制造在7>共印刷電路板上。作為另一個例子， 一些實施例 描述了從存儲控制器到存儲模塊的存儲寫操作，但一些本發(fā)明原理還 可應用于模塊對模塊的傳送、控制器對存儲設備的傳送和其他配置。 因此，此類改變視為落入所附權利要求的范圍內。
權利要求
1. 一種存儲代理，包括存儲核心；具有至少兩個終端值的終結器；以及用于動態(tài)選擇所述終端值的邏輯。
2. 如權利要求1所述的存儲代理，其中所述存儲核心和所述終 結器制造在半導體芯片上。
3. 如權利要求2所述的存儲代理，其中所述邏輯制造在所述半 導體芯片上。
4. 如權利要求1所述的存儲代理，其中所述存儲代理包括存儲 模塊。
5. 如權利要求1所述的存儲代理，其中所述存儲代理包括存儲 設備。
6. 如權利要求1所述的存儲代理，其中可響應所述存儲代理的 狀態(tài)而改變所選擇的終端值。
7. 如權利要求6所述的存儲代理，其中所述存儲代理可工作在 包括活動狀態(tài)和非活動狀態(tài)的狀態(tài)下。
8. 如權利要求7所述的存儲代理，其中在所述活動狀態(tài)下選擇 第一終端值而在所述非活動狀態(tài)下選擇第二終端值。
9. 如權利要求1所述的存儲代理，還包括 第二存儲核心；具有至少兩個終端值的第二終結器；以及用于動態(tài)選擇所述第二終結器的所述終端值的第二邏輯。
10. —種存儲系統(tǒng)，包括第一存儲代理； 第二存儲代理；第三存儲代理；以及將所迷第 一存儲代理和所述第二存儲代理耦合到所述第三存儲代理的傳輸線；其中可用在所述第 一存儲代理的笫 一 阻抗和在所述第二存儲代 理的基本上不同的第二阻抗同時終結所述傳輸線。
11. 如權利要求10所述的系統(tǒng)，其中所述第一阻抗基本上匹配 所述傳輸線。
12. 如權利要求10所述的系統(tǒng)，其中所述第一阻抗和所述第二 阻抗導致到活動的存儲代理的信號傳送基本上多于到非活動的代理 的信號傳送。
13. 如權利要求10所述的系統(tǒng)，其中所述第一阻抗和所述第二 阻抗基本上最大化到所述第一存儲代理的信號傳送并且基本上最小 化到所述第二存儲代理的信號傳送。
14. 如權利要求10所述的系統(tǒng)，其中所述第一存儲代理在活動狀態(tài)下可用所述第一終端阻抗終結所述傳輸線而在非活動狀態(tài)下可 用所述第二終端阻抗終結所述傳輸線。
15. 如權利要求IO所述的系統(tǒng)，其中所述第一存儲代理包括耦合到所述傳輸線的第一列存儲設備和 第二列存儲設備；當所述第一存儲代理是活動的而所述第 一列存儲設備是活動的 時，可用所述第一阻抗終結所述第一列存儲設備；以及當所述第 一存儲代理是活動的而所述第二列存儲設備是非活動 的時，所述第二列存儲設備可為未終結的。
16. 如權利要求15所述的系統(tǒng)，其中所述第二存儲代理包括耦合到所述傳輸線的第三列存儲設備和 第四列存儲設備；當所述第 一存儲代理是活動的而所述第二存儲代理是非活動的 時，所述第三列存儲設備可為未終結的；以及當所述第 一存儲代理是活動的而所述第二存儲代理是非活動的時，可用所述第二阻抗終結所述第四列存儲設備。
17. —種包括動態(tài)改變存儲代理的終端阻抗的方法。
18. 如權利要求17所述的方法，其中在活動狀態(tài)下所述存儲代 理的所述終端阻抗基本上高于在非活動狀態(tài)下所述存儲代理的所述 終端阻抗。
19. 如權利要求17所述的方法，其中所述存儲代理包括耦合到傳輸線的第一列存儲設備和第二列存 儲設備；以及所述方法還包括，當所述第一列存儲設備是活動的時，用第一阻 抗終結所述第 一列存儲設備而使所述第二列存儲設備為未終結的。
20. 如權利要求17所述的方法，還包括動態(tài)改變耦合到傳輸線 的兩個或更多存儲代理的相對終端阻抗。
21. 如權利要求20所述的方法，其中所述終端阻抗可改變以使得 傳送到活動的存儲代理的信號功率基本上多于傳送到非活動的代理 的信號功率。
22. 如權利要求21所述的方法，其中所述終端阻抗可改變以使得基本上最大信號功率傳送到所述活動的存儲代理而基本上最小信 號功率傳送到所述非活動的代理。
全文摘要
可動態(tài)選擇存儲代理的終端阻抗?？捎迷诘谝淮鎯Υ淼牡谝蛔杩购驮诘诙鎯Υ淼牟煌淖杩雇瑫r終結傳輸線。存儲代理可具有帶至少兩個終端值的終結器和用于動態(tài)選擇終端值的邏輯。還描述了其他實施例并要求其權利。
文檔編號G06F12/00GK101416166SQ200780012440
公開日2009年4月22日 申請日期2007年3月30日 優(yōu)先權日2006年3月30日
發(fā)明者C·科克斯, G·維爾吉斯, H·奧伊, H·費米 申請人:英特爾公司