專利名稱：用于在設計版圖內(nèi)插入填充形式的方法和裝置的制作方法
用于在設計版圖內(nèi)插入填充形式的方法和裝置
背景
領域
在此公開的實施例一般涉及電子電路的制造技術，尤其涉及用于在設計版 圖內(nèi)插入填充形式以使得能夠消除該結(jié)構(gòu)內(nèi)的粗糙區(qū)域的方法和裝置。
背景
為了實現(xiàn)增大的半導體制造成品率，一般在向集成電路數(shù)據(jù)庫應用光學鄰
近校正("OPC")過程之前向半導體設計版圖中插入物理設計數(shù)據(jù)。設計版
圖是集成電路的一種表示，并且包括與在實際制作中使用的物理結(jié)構(gòu)相對應的
幾何形狀和層。在OPC過程期間，設計版圖中微小粗糙區(qū)域(jog area)、凹 陷、或其它設計誤差的存在導致數(shù)據(jù)量顯著增大、包含誤差的區(qū)域附近的OPC 結(jié)果降低、以及檢査設計版圖的掩模的困難增大。
通常，在插入填充形式(filling form)之后的檢查過程中，設計版圖經(jīng)歷 設計規(guī)則檢驗過程("DRC")，該過程對版圖應用一設計規(guī)則集合以檢測任 何潛在的設計規(guī)則違犯并最小化制作過程中的缺陷。在一個示例中， 一種潛在 的設計規(guī)則違犯涉及幾何形狀侵入設計版圖的幾何形狀與層之間所要求的間 隔中。因此，設計版圖中粗糙區(qū)域和凹陷的任何移除都應從實現(xiàn)DRC清潔設 計版圖的角度來執(zhí)行。
已提出了若干種從設計版圖中移除粗糙區(qū)域和凹陷的方法。在一種此類方 法中，粗糙區(qū)域和凹陷是通過對設計版圖的幾何的修改來手動移除的。然而， 這種方法是勞動密集型的并且非常耗時。
另一種方法涉及使用腳本插入恰當?shù)难a片來移除設計版圖中相應的粗糙 區(qū)域。然而，這種方法可能造成極大量的電路設計規(guī)則違犯，這在隨后將不得 不進行手動修改以遵循恰當?shù)脑O計規(guī)則。
因此，所需要的是以設計版圖中存在的粗糙區(qū)域和凹陷在遵循恰當電路設
計規(guī)則的情況下被自動移除的方式在設計版圖內(nèi)插入填充形式的方法和裝置。
概要
描述了用于在設計版圖內(nèi)插入填充形式的方法和裝置。標識出電路設計版 圖內(nèi)的一個或多個粗糙區(qū)域。隨后，在該電路設計版圖內(nèi)插入多個插入形式， 每個插入形式被配置成消除電路設計版圖內(nèi)相對應的粗糙區(qū)域。標識出違犯該 電路設計版圖所適用的至少一項預定設計規(guī)則的一個或多個填充形式。然后對 這些填充形式進行適應性調(diào)整以遵循這一項或多項預定設計規(guī)則。最后，遵循 預定設計規(guī)則的剩余填充形式在電路設計版圖內(nèi)被組合以形成電路設計輸出 版圖。
附圖簡述


圖1A到1F是示出了用于在設計版圖內(nèi)插入填充形式的方法的一個實施 例的框圖2A到2F是示出了用于在設計版圖內(nèi)插入填充形式的方法的替換實施 例的框圖3是示出了用于在設計版圖內(nèi)插入填充形式的裝置的一個實施例的框
圖4是示出了用于在設計版圖內(nèi)插入填充形式的方法的一個實施例的流
程圖5是可在其中執(zhí)行指令集的示例性形式為計算機的機器的圖形表示。
具體描述
圖1A到1F是示出了用于在設計版圖內(nèi)插入填充形式的方法的一個實施 例的框圖。在一個實施例中，該方法是以在例如使用腳本的計算機系統(tǒng)的裝置 或介質(zhì)中執(zhí)行的指令流的形式實現(xiàn)的。
圖1A示出了包括多個幾何形狀和層110、 121、 122的設計版圖100。層 121和122限定了凹入粗糙區(qū)域123、 124。由于設計版圖100中粗糙區(qū)域的存 在可導致在執(zhí)行光學鄰近校正("OPC")過程時困難增大，因此每個粗糙區(qū)
域123、 124必須通過在相應粗糙區(qū)域123、 124上設放對應的預定填充形式來 移除。圖1B示出了配置成校正并消除粗糙區(qū)域123、 124且將在流程期間被插 入到設計版圖100中的填充形式131、 132。
在一個實施例中，如圖1C所示，在標識出粗糙區(qū)域123、 124之后，流 程將填充形式131、 132插入到設計版圖中。具特而言，填充形式131被插入 以消除粗糙區(qū)域123，而填充形式132被插入以消除粗糙區(qū)域124。填充形式 數(shù)據(jù)隨后與輸入設計版圖數(shù)據(jù)相融合以作進一步處理，如下具體描述。
如圖1D所示，在一個實施例中，流程對經(jīng)融合的數(shù)據(jù)執(zhí)行設計規(guī)則檢驗 ("DRC")過程以標識設計規(guī)則違犯。例如，如果設計規(guī)則規(guī)定了任何插入 的填充形式與現(xiàn)有金屬層或幾何之間的預定間隔，則DRC過程分析所插入的 填充形式131和132以及填充形式131、 132與各自相鄰的幾何形狀或?qū)?10、 121、及122之間的間隔以標識是否有任何填充形式131、 132違犯了該預定設 計規(guī)則。在一替換性實施例中，DRC過程檢驗針對設計版圖100實現(xiàn)的一組 設計規(guī)則的違犯。
在一個實施例中，設計規(guī)則違犯是按層來組織的，例如，所有與多晶硅有 關的違犯在一單個層上生成。假定流程標識出了設計規(guī)則違犯——其中填充形 式131與現(xiàn)有金屬層110之間的間隔140小于預定設計間隔，則如圖1E所示， 填充形式131和132以及標識出的間隔140被移除并且作出填充形式131是否 可被定制成遵循該設計規(guī)則的決策。如果填充形式131是可定制的，則流程修 改填充形式131以獲得經(jīng)修改的填充形式133。經(jīng)修改的填充形式133與層110 之間的間隔滿足在上述設計規(guī)則中要求的預定間隔。最后，如圖1F所示，流 程將沒有任何違犯的填充形式132插回到設計版圖100中并進一步將經(jīng)修改的 填充形式133插入到設計版圖IOO中以獲得DRC清潔設計版圖。
圖2A到2F是示出了用于在設計版圖內(nèi)插入填充形式的方法的替換實施 例的框圖。圖2A示出了包括多個幾何形狀和層210、 221、 222的設計版圖200。 層221和222限定了凹入粗糙區(qū)域223、 224。由于設計版圖200中粗糙區(qū)域的 存在可導致在執(zhí)行OPC過程時困難增大，因此每個粗糙區(qū)域223、 224必須通 過在相應粗糙區(qū)域223、 224上設放對應的預定填充形式來移除。圖2B示出了 配置成校正并消除粗糙區(qū)域223、 224且將在流程期間插入到設計版圖200中 的填充形式231、 232。
在一個實施例中，如圖2C所示，在標識出粗糙區(qū)域223、 224之后，流 程將填充形式231、 232插入到設計版圖中。具特而言，填充形式231被插入 以消除粗糙區(qū)域223，而填充形式232被插入以消除粗糙區(qū)域224。填充形式 數(shù)據(jù)隨后與輸入設計版圖數(shù)據(jù)相融合以作進一步處理，如下具體描述。
如圖2D所示，在一個實施例中，流程對經(jīng)融合的數(shù)據(jù)執(zhí)行DRC過程以 標識設計規(guī)則違犯。例如，如果設計規(guī)則規(guī)定了任何插入的填充形式與現(xiàn)有金 屬層或幾何之間的預定間隔，則DRC過程分析所插入的填充形式231和232 以及填充形式231、 232與各自相鄰的幾何形狀或?qū)?10、 221、及222之間的 間隔以標識是否有任何填充形式231、 232違犯了該預定設計規(guī)則。在一替換 性實施例中，DRC過程檢驗針對設計版圖200實現(xiàn)的一組設計規(guī)則的違犯。
假定流程標識出了設計規(guī)則違犯——其中填充形式231與現(xiàn)有金屬層210 之間的間隔240小于預定設計間隔，則如圖2E所示，填充形式231和232以 及標識出的間隔240被移除并且作出填充形式231是否可被定制成遵循該設計 規(guī)則的決策。如果填充形式231是不可定制的，則流程移除并放棄填充形式 231。最后，如圖2F所示，流程將沒有任何違犯的填充形式232插回到設計版 圖200中以獲得DRC清潔的設計版圖。
圖3是示出了用于在設計版圖內(nèi)插入填充形式的裝置的一個實施例的框 圖。如圖3所示，在一個實施例中，裝置300還包括用以存儲電路設計版圖數(shù) 據(jù)、填充形式數(shù)據(jù)、設計版圖數(shù)據(jù)與填充形式數(shù)據(jù)之間經(jīng)融合的數(shù)據(jù)、及其它 數(shù)據(jù)的電路數(shù)據(jù)庫310。
在一個實施例中，裝置300還包括耦合至電路數(shù)據(jù)庫310以接收包含設計 版圖數(shù)據(jù)的輸入數(shù)據(jù)并標識出該設計版圖內(nèi)的粗糙區(qū)域的粗糙標識模塊320。
裝置300還包括耦合至粗糙標識模塊320和電路數(shù)據(jù)庫310的形狀處理模 塊330，它用以接收設計版圖數(shù)據(jù)和標識出的粗糙區(qū)域、創(chuàng)建填充形式并將其 插入在設計版圖內(nèi)以消除粗糙區(qū)域、以及將填充形式數(shù)據(jù)與包含設計版圖數(shù)據(jù) 的輸入數(shù)據(jù)相融合。
該裝置還包括耦合至形狀處理模塊330的設計規(guī)則檢驗("DRC")模塊 340，它用以接收經(jīng)融合的數(shù)據(jù)并執(zhí)行設計規(guī)則檢驗過程以標識出違犯了與相
應設計版圖相關聯(lián)的至少一項預定設計規(guī)則的填充形式。例如如果設計規(guī)則規(guī)
定了任何插入的填充形式與現(xiàn)有金屬層或幾何之間的預定間隔，則DRC模塊 340分析插入的填充形式與電路設計版圖內(nèi)的層之間的間隔，并確定該間隔是 否小于該預定設計規(guī)則中所規(guī)定的預定間隔。
DRC模塊340還將設計規(guī)則檢驗過程的結(jié)果——即任何設計規(guī)則違 犯——傳送給形狀處理模塊330，后者或者通過將與設計規(guī)則違犯相關聯(lián)的填 充形式修改成遵循該設計規(guī)則(在相應填充形式可定制的情況下)、或者替代 地通過將該填充形式從設計版圖全部移除來適應性調(diào)整該填充形式。最后，形 狀處理模塊330將剩余填充形式——或者經(jīng)定制或者沒有任何違犯的——在設 計版圖內(nèi)組合以形成DRC清潔設計輸出版圖。
圖4是示出了用于在設計版圖內(nèi)插入填充形式的方法的一個實施例的流 程圖。如圖4所示，在一個實施例中，在處理框410，接收輸入數(shù)據(jù)，該輸入 數(shù)據(jù)包含電路設計版圖數(shù)據(jù)。
在處理框420，標識出該電路設計版圖內(nèi)的粗糙區(qū)域。在處理框430，在 設計版圖內(nèi)插入填充形式，各個填充形式被配置成消除相對應的粗糙區(qū)域。
在處理框440，將填充形式數(shù)據(jù)與包含設計版圖數(shù)據(jù)的輸入數(shù)據(jù)相融合以 創(chuàng)建經(jīng)融合的數(shù)據(jù)。在處理框450，執(zhí)行迭代的設計規(guī)則檢驗過程以標識出違 犯至少一項預定設計規(guī)則的任何填充形式。
在處理框460，作出所標識出的違犯至少一項預定設計規(guī)則的填充形式是 否可定制的決策。如果該填充形式是可定制的，則在處理框470，定制該填充 形式以遵循一項或多項預定設計規(guī)則。然后，針對后續(xù)標識出的填充形式重復 處理框450和460。
否則，如果填充形式是不可定制的，則在處理框480，移除該填充形式并 且針對后續(xù)標識出的填充形式重復處理框450到480。最后，在處理框490， 剩余填充形式在設計版圖內(nèi)組合以形成沒有任何設計規(guī)則違犯的設計輸出版 圖。
圖5示出了可在其中執(zhí)行用于致使機器執(zhí)行以上討論的方法中的任意一 個的指令集的示例性形式為計算機系統(tǒng)500的機器的圖形表示。在替換性實施 例中，機器可包括網(wǎng)絡路由器、網(wǎng)絡交換機、個人數(shù)字助理(PDA)、蜂窩電
話、web電器或能夠執(zhí)行指定將由該機器執(zhí)行的動作的指令序列的任何機器或 計算設備。
計算機500包括處理器502、主存儲器504和靜態(tài)存儲器506，它們經(jīng)由 總線508彼此通信。計算機系統(tǒng)500還可包括視頻顯示單元510，例如液晶顯 示器(LCD)或陰極射線管(CRT)。計算機系統(tǒng)500還包括諸如鍵盤等字母 數(shù)字輸入設備512、諸如鼠標等光標控制設備514、盤驅(qū)動單元516、諸如揚聲 器等信號生產(chǎn)單元520、以及網(wǎng)絡接口設備522。
盤驅(qū)動單元516包括其上存儲有體現(xiàn)上述任一個或全部方法的指令集526 (即軟件)的機器可讀介質(zhì)524。軟件526也被示為全部或至少部分地駐留在 主存儲器504和/或處理器502內(nèi)。軟件526還可經(jīng)由網(wǎng)絡接口設備522傳送或 接收。
本領域技術人員將可理解，信息和信號可使用各種不同技術和技藝中的任 何一種來表示。例如，貫穿上面說明始終可能被述及的數(shù)據(jù)、指令、命令、信 息、信號、比特、碼元、和碼片可由電壓、電流、電磁波、磁場或磁粒子、光 場或光粒子、或其任意組合來表示。
本領域技術人員將進一步領會，結(jié)合本文中公開的實施例描述的邏輯框、 模塊、電路、和算法步驟可被實現(xiàn)為電子硬件、計算機軟件、或兩者的組合。 為清楚地說明硬件與軟件的這一可互換性，各種說明性組件、框、模塊、電路、 和步驟在上面是以其功能集的形式作一般化描述的。此類功能集是被實現(xiàn)為硬 件還是軟件取決于具體應用和強加于整體系統(tǒng)的設計約束。技術人員可針對每 種特定應用以不同方式來實現(xiàn)所描述的功能集，但此類設計決策不應被解釋為 致使脫離本實施例的范圍。
結(jié)合本文中公開的實施例描述的各個說明性邏輯框、模塊、以及電路可用 通用處理器、數(shù)字信號處理器(DSP)、專用集成電路(ASIC)、現(xiàn)場可編程 門陣列(FPGA)或其他可編程邏輯器件、分立的門或晶體管邏輯、分立的硬 件組件、或其設計成執(zhí)行本文中描述的功能的任意組合來實現(xiàn)或執(zhí)行。通用處 理器可以是微處理器，但在替換方案中，處理器可以是任何常規(guī)處理器、控制 器、微控制器、或狀態(tài)機。處理器還可以被實現(xiàn)為計算設備的組合，例如DSP 與微處理器的組合、多個微處理器、與DSP核心協(xié)作的一個或多個微處理器、
或任何其他此類配置。
結(jié)合本文中公開的實施例描述的方法或算法的步驟可直接在硬件中、在由 處理器執(zhí)行的軟件中、或在這兩者的組合中體現(xiàn)。應該理解的是，這些實施例 可用作或用以支持在一些形式的處理器或處理核(諸如計算機的CPU)上執(zhí)行 或另外在機器或計算機可讀介質(zhì)上實施或?qū)崿F(xiàn)的軟件程序。機器可讀介質(zhì)包括 用于存儲或傳送機器(例如，計算機)可讀形式的信息的任何機構(gòu)。例如，機
器可讀介質(zhì)包括RAM存儲器、閃存、ROM存儲器、EPROM存儲器、EEPROM 存儲器、寄存器、硬盤、可移動盤、CD-ROM、或本領域中所知的任何其他形 式的存儲介質(zhì)。示例性存儲介質(zhì)耦合到處理器以使得該處理器能從/向該存儲介 質(zhì)讀取和寫入信息。在替換方案中，存儲介質(zhì)可被整合到處理器。處理器和存 儲介質(zhì)可駐留在ASIC中。ASIC可駐留在用戶終端中。在替換方案中，處理 器和存儲介質(zhì)可作為分立組件駐留在用戶終端中。
提供前面對所公開的實施例的描述是為了使本領域任何技術人員皆能制 作或使用這些實施例。對這些實施例的各種修改對于本領域技術人員將是顯而 易見的，并且本文中定義的普適原理可被應用于其他實施例而不會脫離所公開 的實施例的精神或范圍。由此，這些實施例無意被限定于本文中示出的公開內(nèi) 容，而是應被授予與本文中公開的原理和新穎性特征一致的最廣義的范圍。
權(quán)利要求
1. 一種方法，包括在電路設計版圖內(nèi)插入多個填充形式，所述多個填充形式中的每一填充形式被配置成消除所述電路設計版圖內(nèi)多個粗糙區(qū)域的對應粗糙區(qū)域；標識出所述多個填充形式中違犯所述電路設計版圖所適用的至少一項預定設計規(guī)則的至少一個填充形式；將所述至少一個填充形式適應性調(diào)整成遵循所述至少一項預定設計規(guī)則；以及將遵循所述至少一項預定設計規(guī)則的剩余填充形式組合在所述電路設計版圖內(nèi)以形成電路設計輸出版圖。
2. 如權(quán)利要求1所述的方法，其特征在于，還包括標識出所述電路設計 版圖內(nèi)所述多個粗糙區(qū)域的每個粗糙區(qū)域。
3. 如權(quán)利要求l所述的方法，其特征在于，還包括 接收包含所述電路設計版圖數(shù)據(jù)的輸入數(shù)據(jù)；以及將所述輸入數(shù)據(jù)與對應于所述多個填充形式的數(shù)據(jù)相融合以創(chuàng)建經(jīng)融合 的數(shù)據(jù)。
4. 如權(quán)利要求3所述的方法，其特征在于，還包括從所述經(jīng)融合的數(shù)據(jù) 標識出違犯所述至少一項預定設計規(guī)則的所述至少一個填充形式。
5. 如權(quán)利要求1所述的方法，其特征在于，所述適應性調(diào)整還包括將所 述至少一個填充形式修改成遵循所述至少一項預定設計規(guī)則。
6. 如權(quán)利要求1所述的方法，其特征在于，所述適應性調(diào)整還包括從所 述電路設計版圖移除和放棄所述至少一個填充形式。
7. 如權(quán)利要求1所述的方法，其特征在于，所述至少一項預定設計規(guī)則 還包括所述至少一個填充形式與所述電路設計版圖內(nèi)多個相鄰層之間的預定 間隔。
8. 如權(quán)利要求7所述的方法，其特征在于，所述標識還包括 分析所述至少一個填充形式與所述電路設計版圖內(nèi)所述多個相鄰層的每一層之間的間隔；以及確定所述間隔是否小于所述至少一項預定設計規(guī)則的所述預定間隔。
9. 如權(quán)利要求7所述的方法，其特征在于，所述多個相鄰層的每一層是 金屬層。
10. 如權(quán)利要求l所述的方法，其特征在于，所述標識還包括對所述電路 設計版圖執(zhí)行設計規(guī)則檢驗過程。
11. 一種裝置，包括形狀處理模塊，用以在電路設計版圖內(nèi)插入多個填充形式，所述多個填充 形式中的每一填充形式被配置成消除所述電路設計版圖內(nèi)多個粗糙區(qū)域的對 應粗糙區(qū)域；以及耦合至所述形狀處理模塊的設計規(guī)則檢驗模塊，用以標識出所述多個填充 形式中違犯所述電路設計版圖所適用的至少一項預定設計規(guī)則的至少一個填 充形式；所述形狀處理模塊還將所述至少一個填充形式適應性調(diào)整成遵循所述至 少一項預定設計規(guī)則并將遵循所述至少一項預定設計規(guī)則的剩余填充形式組 合在所述電路設計版圖內(nèi)以形成電路設計輸出版圖。
12. 如權(quán)利要求11所述的裝置，其特征在于，還包括耦合至所述形狀處 理模塊以標識出所述電路設計版圖內(nèi)所述多個粗糙區(qū)域的每個粗糙區(qū)域的粗 糙標識模塊。
13. 如權(quán)利要求11所述的裝置，其特征在于，所述形狀處理模塊還從耦合 至所述形狀處理模塊的電路數(shù)據(jù)庫和所述設計規(guī)則檢驗模塊接收包含所述電 路設計版圖數(shù)據(jù)的輸入數(shù)據(jù)并將所述輸入數(shù)據(jù)與對應所述多個填充形式的數(shù) 據(jù)相融合以創(chuàng)建經(jīng)融合的數(shù)據(jù)。
14. 如權(quán)利要求13所述的裝置，其特征在于，所述設計規(guī)則檢驗模塊還 從所述經(jīng)融合的數(shù)據(jù)標識出違犯所述至少一項預定設計規(guī)則的所述至少一個 填充形式。
15. 如權(quán)利要求11所述的裝置，其特征在于，所述形狀處理模塊還將所 述至少一個填充形式修改成遵循所述至少一項預定設計規(guī)則。
16. 如權(quán)利要求11所述的裝置，其特征在于，所述形狀處理模塊還從所 述電路設計版圖移除和放棄所述至少一個填充形式。
17. 如權(quán)利要求11所述的裝置，其特征在于，所述至少一項預定設計規(guī) 則還包括所述至少一個填充形式與所述電路設計版圖內(nèi)多個相鄰層之間的預 定間隔。
18. 如權(quán)利要求17所述的裝置，其特征在于，所述設計規(guī)則檢驗模塊還 分析所述至少一個填充形式與所述電路設計版圖內(nèi)所述多個相鄰層的每一層 之間的間隔，并確定所述間隔是否小于所述至少一項預定設計規(guī)則的所述預定 間隔。
19. 如權(quán)利要求17所述的裝置，其特征在于，所述多個相鄰層的每一層 是金屬層。
20. 如權(quán)利要求11所述的裝置，其特征在于，所述設計規(guī)則檢驗模塊還對所述電路設計版圖執(zhí)行設計規(guī)則檢驗過程。
21. —種裝置，包括用于在電路設計版圖內(nèi)插入多個填充形式的裝置，所述多個填充形式中的 每一填充形式被配置成消除所述電路設計版圖內(nèi)多個粗糙區(qū)域的對應粗糙區(qū)域；用于標識出所述多個填充形式中違犯所述電路設計版圖所適用的至少一項預定設計規(guī)則的至少一個填充形式的裝置；用于將所述至少一個填充形式適應性調(diào)整成遵循所述至少一項預定設計 規(guī)則的裝置；以及用于將遵循所述至少一項預定設計規(guī)則的剩余填充形式組合在所述電路 設計版圖內(nèi)以形成電路設計輸出版圖的裝置。
22. 如權(quán)利要求21所述的裝置，其特征在于，還包括用于標識出所述電 路設計版圖內(nèi)所述多個粗糙區(qū)域的每個粗糙區(qū)域的裝置。
23. 如權(quán)利要求21所述的裝置，其特征在于，還包括 用于接收包含所述電路設計版圖數(shù)據(jù)的輸入數(shù)據(jù)的裝置；以及 用于將所述輸入數(shù)據(jù)與對應于所述多個填充形式的數(shù)據(jù)相融合以創(chuàng)建經(jīng)融合的數(shù)據(jù)的裝置。
24. 如權(quán)利要求23所述的裝置，其特征在于，還包括用于從所述經(jīng)融合 的數(shù)據(jù)標識出違犯所述至少一項預定設計規(guī)則的所述至少一個填充形式的裝置。
25. 如權(quán)利要求21所述的裝置，其特征在于，還包括用于將所述至少一 個填充形式修改成遵循所述至少一項預定設計規(guī)則的裝置。
26. 如權(quán)利要求21所述的裝置，其特征在于，還包括用于從所述電路設計版圖移除和放棄所述至少一個填充形式的裝置。
27. 如權(quán)利要求21所述的裝置，其特征在于，所述至少一項預定設計規(guī) 則還包括所述至少一個填充形式與所述電路設計版圖內(nèi)多個相鄰層之間的預 定間隔。
28. 如權(quán)利要求27所述的裝置，其特征在于，還包括-用于分析所述至少一個填充形式與所述電路設計版圖內(nèi)所述多個相鄰層的每一層之間的間隔的裝置；以及用于確定所述間隔是否小于所述至少一項預定設計規(guī)則的所述預定間隔 的裝置。
29. 如權(quán)利要求27所述的裝置，其特征在于，所述多個相鄰層的每一層是金屬層。
30. 如權(quán)利要求21所述的裝置，其特征在于，還包括用于對所述電路設 計版圖執(zhí)行設計規(guī)則檢驗過程的裝置。
31. —種包含當在處理系統(tǒng)中執(zhí)行時致使所述處理系統(tǒng)執(zhí)行包括以下動作 的方法的可執(zhí)行指令的計算機可讀介質(zhì)在電路設計版圖內(nèi)插入多個填充形式，所述多個填充形式中的每一填充形 式被配置成消除所述電路設計版圖內(nèi)多個粗糙區(qū)域的對應粗糙區(qū)域；標識出所述多個填充形式中違犯所述電路設計版圖所適用的至少一項預 定設計規(guī)則的至少一個填充形式；將所述至少一個填充形式適應性調(diào)整成遵循所述至少一項預定設計規(guī)則；以及將遵循所述至少一項預定設計規(guī)則的剩余填充形式組合在所述電路設計 版圖內(nèi)以形成電路設計輸出版圖。
32. 如權(quán)利要求31所述的計算機可讀介質(zhì)，其特征在于，所述方法還包 括標識出所述電路設計版圖內(nèi)所述多個粗糙區(qū)域的每個粗糙區(qū)域。
33. 如權(quán)利要求31所述的計算機可讀介質(zhì)，其特征在于，所述方法還包括接收包含所述電路設計版圖數(shù)據(jù)的輸入數(shù)據(jù)；以及將所述輸入數(shù)據(jù)與對應于所述多個填充形式的數(shù)據(jù)相融合以創(chuàng)建經(jīng)融合 的數(shù)據(jù)。
34. 如權(quán)利要求33所述的計算機可讀介質(zhì)，其特征在于，所述方法還包 括從所述經(jīng)融合的數(shù)據(jù)標識出違犯所述至少一項預定設計規(guī)則的所述至少一 個填充形式。
35. 如權(quán)利要求31所述的計算機可讀介質(zhì)，其特征在于，所述適應性調(diào) 整還包括將所述至少一個填充形式修改成遵循所述至少一項預定設計規(guī)則。
36. 如權(quán)利要求31所述的計算機可讀介質(zhì)，其特征在于，所述適應性調(diào) 整還包括從所述電路設計版圖移除和放棄所述至少一個填充形式。
37. 如權(quán)利要求31所述的計算機可讀介質(zhì)，其特征在于，所述至少一項 預定設計規(guī)則還包括所述至少一個填充形式與所述電路設計版圖內(nèi)多個相鄰 層之間的預定間隔。
38. 如權(quán)利要求37所述的計算機可讀介質(zhì)，其特征在于，所述標識還包括分析所述至少一個填充形式與所述電路設計版圖內(nèi)所述多個相鄰層的每 一層之間的間隔；以及確定所述間隔是否小于所述至少一項預定設計規(guī)則的所述預定間隔。
39. 如權(quán)利要求37所述的計算機可讀介質(zhì)，其特征在于，所述多個相鄰 層的每一層是金屬層。
40. 如權(quán)利要求31所述的計算機可讀介質(zhì)，其特征在于，所述標識還包 括對所述電路設計版圖執(zhí)行設計規(guī)則檢驗過程。
全文摘要
描述了用于在設計版圖內(nèi)插入填充形式的方法和裝置。標識出電路設計版圖內(nèi)的一個或多個粗糙區(qū)域。隨后，在該電路設計版圖內(nèi)插入多種插入形式，每種插入形式被配置成消除電路設計版圖內(nèi)相對應的粗糙區(qū)域。標識出違犯該電路設計版圖所適用的至少一項預定設計規(guī)則的一種或多種填充形式。然后對這些填充形式進行適應性調(diào)整以遵循這一項或多項預定設計規(guī)則。最后，遵循預定設計規(guī)則的剩余填充形式在電路設計版圖內(nèi)被組合以形成電路設計輸出版圖。
文檔編號G06F17/50GK101379499SQ200780004245
公開日2009年3月4日 申請日期2007年2月9日 優(yōu)先權(quán)日2006年2月9日
發(fā)明者I·帕卡克里薩米, 廖弘梅 申請人:高通股份有限公司