專利名稱：一種計(jì)算機(jī)鍵盤的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種計(jì)算機(jī)鍵盤，特別涉及一種具有帶有內(nèi)部時(shí)鐘發(fā)生器的MCU芯片的計(jì)算機(jī)鍵盤。 技術(shù)背景隨著計(jì)算機(jī)的普及和應(yīng)用，計(jì)算機(jī)鍵盤也成為必不可少的設(shè)備，PS2鍵 盤如今已經(jīng)被廣泛地應(yīng)用。同時(shí)，隨著大量支持通用串行總線(USB)的個(gè) 人電腦(PC)的普及，USB逐步成為PC機(jī)的標(biāo)準(zhǔn)接口已經(jīng)是大勢所趨。在 主機(jī)(host)端，最新推出的PC機(jī)幾乎100n/。支持USB;而在外設(shè)端，使用 USB接口的設(shè)備也與日俱增，因此USB鍵盤也得到了廣泛的應(yīng)用。這是由于 USB接口具有可以熱插拔、標(biāo)準(zhǔn)統(tǒng)一、可以連接多種設(shè)備等諸多優(yōu)點(diǎn)。因此， USB鍵盤也逐漸成為人們關(guān)注的焦點(diǎn)。對于任何一種類型的鍵盤，都包括一個(gè)鍵盤MCU (微控制器)芯片，用 于控制鍵盤的掃描等，以及與之相應(yīng)的外圍元器件，然后其與鍵盤PCB(印 刷電路板)進(jìn)行焊接，從而構(gòu)成一個(gè)完整的鍵盤。圖1所示為PS2接口的鍵 盤結(jié)構(gòu)圖。其中包括MCU核、ROM以及一個(gè)用于提供時(shí)鐘的振蕩器，。其 中MCU核讀取ROM中的指令集對鍵盤陣列進(jìn)行掃描,其時(shí)鐘由振蕩器提供。 如圖可以看出該振蕩器包括芯片內(nèi)部的一個(gè)放大器，其輸入和輸出電連接 到芯片上的PAD (焊盤)A、 B兩個(gè)點(diǎn)，在與PCB進(jìn)行焊接時(shí)，其分別焊接 到OSCI、 OSCO兩個(gè)PIN (管腳)上，然后OSCI、 OSCO分別用一個(gè)電容 連接，電容的另一端連接到地，這種結(jié)構(gòu)通過外部晶振提供時(shí)鐘；本領(lǐng)域技 術(shù)人員可以理解，PS2鍵盤還可以通過RC振蕩器提供時(shí)鐘，如圖2所示該 振蕩器包括芯片內(nèi)部的帶偏置控制端的環(huán)形振蕩器，其偏置控制端連接到芯片的PAD (焊盤)B點(diǎn)，在PCB進(jìn)行焊接時(shí)，焊接到OSCO的PIN (管腳)， OSCO連接一個(gè)偏置控制電阻(R)到地，通過調(diào)節(jié)此電阻可以調(diào)整震蕩頻率， 這種結(jié)構(gòu)通過RC振蕩器提供的時(shí)鐘頻率，精度相對較低。對于現(xiàn)有技術(shù)的USB鍵盤來說，由于對時(shí)鐘精度要求較高，因此必須使 用外部晶體振蕩器作為時(shí)鐘源。其MCU芯片內(nèi)部還包括一個(gè)用于實(shí)現(xiàn)USB 功能的USBSIE (串行接口引擎)，其D+、 D-端分別與MCU核的clk和data 兩個(gè)輸出端相連接，從而輸出DP一clk和DM—data。 MCU核與ROM相連。 對于USB鍵盤來說，由于對時(shí)鐘精度要求較高，因此必須使用外部晶體振蕩 器作為時(shí)鐘源；另外，還需要加入LDO (線形穩(wěn)壓器)電路單元，用于提供 供電電源，這里為3.3V。由于LDO需要有一個(gè)PAD電連接一個(gè)外接電容到 地，因此與PS2鍵盤的PCB相比，已經(jīng)有的USB鍵盤的PCB上需要增加一 個(gè)PIN供該P(yáng)AD使用。因此如果按照該設(shè)計(jì)結(jié)構(gòu)則需要提供額外的PCB。如上所述，由于USB接口的MCU與PS2接口的MCU在結(jié)構(gòu)上有一定 的區(qū)別，因此如果要使用USB鍵盤就需要重新制造出與之相應(yīng)的USB鍵盤 的PCB，這顯然會(huì)造成一定的資源浪費(fèi)，從而USB鍵盤的成本也相應(yīng)地提高。 實(shí)用新型內(nèi)容為達(dá)到上述目的，本實(shí)用新型提供了一種計(jì)算機(jī)鍵盤，包括一具有USB 通信功能的MCU芯片、與之相應(yīng)的外圍元器件、一PS2接口鍵盤PCB板， 所述MCU芯片以及與之相應(yīng)的外圍元器件焊接到所述PCB板上。其中，所述MCU芯片包括MCU內(nèi)核、用于提供時(shí)鐘的內(nèi)部時(shí)鐘發(fā)生器、用于 實(shí)現(xiàn)所述鍵盤與USB通信的SIE、用于存儲(chǔ)指令的ROM、用于向MCU芯片 供電的LDO;所述MCU內(nèi)核的DATA、 CLK端分別與SIE以及時(shí)鐘發(fā)生器的D+、 D-端相連接；所述MCU芯片的DATA、 CLK端焊接到PCB板的CLK、 DATA的管腳上，所述LDO的輸出端焊接到PCB板上的LDO輸出管腳，之后LDO輸出管腳連接一電容并接地。 其中，所述MCU芯片包括MCU內(nèi)核、用于提供時(shí)鐘的外部晶振、用于實(shí)現(xiàn)所 述鍵盤與USB通信的SIE、用于存儲(chǔ)指令的ROM、用于向MCU芯片供電的所述MCU內(nèi)核的DATA、 CLK端分別與SIE的D+、 D-端相連接，所述 MCU的DATA、 CLK端焊接到PCB板的CLK、 DATA的管腳上，所述LDO 不引出引線到PCB上，而是在所述MCU芯片內(nèi)部直接接一 電容接地。其中，所述MCU芯片包括MCU內(nèi)核、用于提供時(shí)鐘的內(nèi)部時(shí)鐘發(fā)生器、用于 實(shí)現(xiàn)所述鍵盤與USB通信的SIE、用于存儲(chǔ)指令的ROM、用于向MCU芯片 供電的LDO;所述MCU內(nèi)核的DATA、 CLK端分別與SIE以及時(shí)鐘發(fā)生器的D+、 D-端相連接，所述MCU的DATA、 CLK端焊接到PCB板的CLK、 DATA的管 腳上，所述LDO不引出引線悍接到PCB上，而是在所述MCU芯片內(nèi)部直 接接一電容接地。本實(shí)用新型的計(jì)算機(jī)鍵盤能夠使得USB鍵盤的MCU芯片焊接到原有的 PS2鍵盤的PCB板上，達(dá)到節(jié)省資源的效果。通過
以下結(jié)合附圖對本實(shí)用新型優(yōu)選實(shí)施方式的描述，本實(shí)用新型的其 他特點(diǎn)、目的和效果將變得更加清楚和易于理解。


圖1所示為現(xiàn)有技術(shù)的PS2接口的第一種鍵盤結(jié)構(gòu)圖； 圖2所示為現(xiàn)有技術(shù)的PS2接口的第二種鍵盤結(jié)構(gòu)圖； 圖3本實(shí)用新型的具有內(nèi)部時(shí)鐘發(fā)生器的USB接口的鍵盤結(jié)構(gòu)圖；圖4所示為本實(shí)用新型的具有內(nèi)部時(shí)鐘發(fā)生器的MCU電路原理圖；圖5所示為脈沖序列生成裝置的結(jié)構(gòu)框圖；圖6所示為高頻時(shí)鐘發(fā)生器結(jié)構(gòu)圖；圖7所示為反相器鏈的電路原理圖；圖8所示為帶隙基準(zhǔn)源的結(jié)構(gòu)圖；圖9所示為USB波形監(jiān)測器結(jié)構(gòu)圖；圖10所示為SYNC區(qū)域結(jié)構(gòu)及C1、 C2所代表的時(shí)間長度； 圖11所示為脈沖發(fā)生器的結(jié)構(gòu)圖；圖12、圖13、圖14所示為當(dāng)USB總線無翻轉(zhuǎn)時(shí)，在三種不同情況下， 根據(jù)C1、 C2所記錄的高頻周期個(gè)數(shù)而生成的脈沖序列；圖15所示為當(dāng)USB總線翻轉(zhuǎn)時(shí)，根據(jù)Cl、 C2所記錄的高頻周期個(gè)數(shù) 而生成的脈沖序列；圖16所示為計(jì)數(shù)器3輸出的脈沖序列。在所有的上述附圖中，相同的標(biāo)號表示具有相同、相似或相應(yīng)的特征或 功能。具體實(shí)施例實(shí)施例一本實(shí)用新型其中一個(gè)實(shí)施例的MCU芯片通過將外部振蕩器改為高精度 的內(nèi)部時(shí)鐘發(fā)生器，從而可以不使用OSCI和OSCO兩個(gè)PIN，從而能夠在 不修改PCB的條件下達(dá)到MCU芯片能夠同時(shí)PS2、USB接口 PCB板的效果。圖3示出了本實(shí)施例的USB鍵盤結(jié)構(gòu)圖，與現(xiàn)有技術(shù)相同的部分不再一 一贅述?？梢钥闯?，由于使用了內(nèi)部時(shí)鐘發(fā)生器，就可以使得原來的PS2鍵 盤的PCB上的兩個(gè)PAD可用，從而LDO的輸出能夠焊接到A或B其中一 個(gè)焊點(diǎn)上。本實(shí)用新型的內(nèi)部時(shí)鐘發(fā)生器，包括以下三個(gè)部分，如圖4所示高頻時(shí)鐘發(fā)生器；USB波形監(jiān)測器；脈沖發(fā)生器。高頻時(shí)鐘發(fā)生器用于產(chǎn)生高頻時(shí)鐘信號，USB波形監(jiān)測器用于接收高頻時(shí)鐘信號以及USB傳輸?shù)牟钅４行盘朌+、 D-， USB波形監(jiān)測器用于識別正確地同步區(qū)域，并記錄同步區(qū)域內(nèi)高頻時(shí)鐘脈沖的個(gè)數(shù)；脈沖發(fā)生器依靠所記錄的高頻時(shí)鐘周期的個(gè)數(shù)最終生成脈沖序列。其中，高頻時(shí)鐘發(fā)生器如圖5所示，為一個(gè)環(huán)形振蕩器，它包括 一個(gè) 反相器鏈和一個(gè)帶隙基準(zhǔn)源。反相器鏈由奇數(shù)個(gè)可調(diào)電流反向器組成，本實(shí) 施例中反相器鏈由11個(gè)可調(diào)電流反向器組成，如圖6所示；帶隙基準(zhǔn)源還包括一個(gè)調(diào)節(jié)器，如圖7所示，用來調(diào)節(jié)基準(zhǔn)源的精度，使之保持在±10%以內(nèi)。 高頻時(shí)鐘發(fā)生器的輸出時(shí)鐘優(yōu)選地為大于50MHz，即周期Th小于20ns。USB波形監(jiān)測器如圖8所示，包括SYNC (同步)區(qū)域識別器、計(jì)數(shù) 器1和計(jì)數(shù)器2。由于USB傳輸數(shù)據(jù)是以差模串行信號(D+、 D-)為載體傳送二進(jìn)制代 碼來傳輸信號，數(shù)據(jù)包作為最基本的完整信息單元，包含了一系列數(shù)據(jù)信息， 數(shù)據(jù)包包含很多個(gè)域。USB傳輸?shù)臄?shù)據(jù)包最先傳送到的是一個(gè)SYNC(Synchronization Sequence,同步序列域)，SYNC用于本地時(shí)鐘與輸入信號 的同步，代表一個(gè)包的起始，位于每一個(gè)包的最開始處。SYNC的結(jié)構(gòu)包括 邏輯K、 J兩種狀態(tài)，這兩個(gè)數(shù)據(jù)狀態(tài)是兩個(gè)邏輯電平，在系統(tǒng)中，通常被用 來進(jìn)行交換差分?jǐn)?shù)據(jù)。邏輯K狀態(tài)中，D+的邏輯電平值大于D-的邏輯電平 值，邏輯J狀態(tài)中D+邏輯電平值小于D-的邏輯電平值，如圖9所示。用高 頻時(shí)鐘發(fā)生器產(chǎn)生的高頻時(shí)鐘去采樣SYNC區(qū)域內(nèi)的D+， D-信號，根據(jù)K、 J兩個(gè)狀態(tài)內(nèi)的信號來確定2個(gè)計(jì)數(shù)值C1、 C2，如圖9所示。當(dāng)K狀態(tài)開始(D-下降延與D+上升延相交)時(shí)，計(jì)數(shù)器1和計(jì)數(shù)器2同時(shí)開始計(jì)數(shù)，直到 K狀態(tài)結(jié)束(D-上升延與D+下降延相交)時(shí)，計(jì)數(shù)器1停止計(jì)數(shù)，計(jì)數(shù)值為 Cl;當(dāng)下一個(gè)J狀態(tài)結(jié)束(D-下降延與D+上升延相交)時(shí)，計(jì)數(shù)器2停止計(jì) 數(shù)，計(jì)數(shù)值為C2。SYNC (同步)區(qū)域識別器利用高頻時(shí)鐘監(jiān)測信號的翻轉(zhuǎn)，當(dāng)其監(jiān)測到信號連續(xù)六次翻轉(zhuǎn)時(shí)，則認(rèn)為USB傳送的是正確的SYNC域，這時(shí)將正確的 CI和C2傳送給脈沖發(fā)生器。這樣，計(jì)數(shù)器1記錄的CI為在一個(gè)K狀態(tài)下的高頻時(shí)鐘周期的個(gè)數(shù)； 計(jì)數(shù)器2記錄的C2為一個(gè)K狀態(tài)和一個(gè)J狀態(tài)下的高頻時(shí)鐘周期的個(gè)數(shù)。本領(lǐng)域技術(shù)人員可以理解，在識別SYNC區(qū)域時(shí)，用于采樣K、 J兩個(gè) 狀態(tài)區(qū)域的時(shí)鐘也可以使用高頻時(shí)鐘的分頻時(shí)鐘，只要在高頻時(shí)鐘的輸出加 入分頻器就可以得到分頻時(shí)鐘，不再贅述。CI所代表的時(shí)間長度為Tl=667ns (由于USB時(shí)鐘頻率為1.5MHz，其 對應(yīng)的周期長度約為667ns)， C2所代表的時(shí)間長度為T2=2Tl=1.334ms。計(jì) 數(shù)器2計(jì)數(shù)可能會(huì)產(chǎn)生的誤差不超過用于采樣的一個(gè)高頻時(shí)鐘周期，即Th。 當(dāng)用于采樣的高頻時(shí)鐘為50MHz時(shí)，Th-20ns，則C2可能產(chǎn)生的誤差百分比不大于^，即不大于1.5%。當(dāng)采樣時(shí)鐘頻率更高時(shí)，采樣周期更短，誤差 72也就越小。脈沖發(fā)生器利用計(jì)數(shù)值C1、 C2生成脈沖序列，如圖IO所示。脈沖發(fā)生 器包括兩個(gè)計(jì)數(shù)器，計(jì)數(shù)器3和計(jì)數(shù)器4。計(jì)數(shù)值C1輸入到計(jì)數(shù)器3中，計(jì) 數(shù)值C2輸入到計(jì)數(shù)器4中。兩個(gè)計(jì)數(shù)器根據(jù)Cl, C2記錄的高頻周期個(gè)數(shù)確 定脈沖序列的周期，分別為Tpl=ClXTh, Tp2=C2XTh。根據(jù)USB狀態(tài)的變化，生成的脈沖序列有以下幾種情況-USB無翻轉(zhuǎn)情況一，Tp2=2XTpl，艮卩C2-2XC1，生成的脈沖序列如圖11所示。計(jì) 數(shù)器3根據(jù)C1的值，在脈沖序列開始時(shí)生成一段時(shí)間延遲Delay 1，然后生 成3個(gè)或3個(gè)以上脈沖，圖中以生成4個(gè)脈沖為例，再生成一段時(shí)間延遲 Delay2， Delayl和Delay2的長度都大于Th，接著計(jì)數(shù)器3清零，重新開始計(jì)數(shù)。以計(jì)數(shù)值C1所代表的時(shí)間長度為尺度，即Delayl+Delay2+4個(gè)脈沖的 長度等于Tpl，當(dāng)計(jì)數(shù)器3計(jì)數(shù)到C1時(shí)，計(jì)數(shù)器清零，重新開始計(jì)數(shù)，所生 成的脈沖序列同前一次的相同。當(dāng)計(jì)數(shù)器4的計(jì)數(shù)值到C2時(shí)，計(jì)數(shù)器3、計(jì) 數(shù)器4同時(shí)清零，并重新計(jì)數(shù)。情況二， Tp2〉2XTpl，艮卩C2〉2XC1，生成的脈沖序列如圖12所示。 當(dāng)計(jì)數(shù)器3計(jì)到C1時(shí)，清零并重新開始計(jì)數(shù)同時(shí)生成第二段脈沖序列；當(dāng)計(jì) 數(shù)器3兩次計(jì)到C1后，開始第三次計(jì)數(shù)時(shí)，生成一段脈沖，當(dāng)其長度為At 時(shí)，此時(shí)計(jì)數(shù)器4也計(jì)到了C2，則不管計(jì)數(shù)器3此次計(jì)數(shù)是否完成，都與計(jì) 數(shù)器4 一起清零并重新開始計(jì)數(shù)生成下一個(gè)脈沖序列。情況三，Tp2<2XTpl，即C2〈2XC1，生成脈沖序列，如圖13所示。 計(jì)數(shù)器3在開始第二次計(jì)數(shù)時(shí)，計(jì)數(shù)并沒有完成，但此時(shí)計(jì)數(shù)器4已經(jīng)計(jì)到 了C2，因此不管計(jì)數(shù)器3此次計(jì)數(shù)是否完成，都與計(jì)數(shù)器4一起清零并重新 開始計(jì)數(shù)并生成下一個(gè)脈沖序列。 USB有翻轉(zhuǎn)情況四，如圖14所示，當(dāng)USB翻轉(zhuǎn)時(shí)，不管計(jì)數(shù)器3和計(jì)數(shù)器4此次 計(jì)數(shù)是否完成，都清零并重新開始計(jì)數(shù)。USB翻轉(zhuǎn)后，在下一次翻轉(zhuǎn)前，計(jì) 數(shù)器3和計(jì)數(shù)器4如前所述進(jìn)行正常計(jì)數(shù)。計(jì)數(shù)器3輸出的脈沖序列如圖15所示，設(shè)置計(jì)數(shù)器3計(jì)到n這一段所代 表的時(shí)間Tdl =nTh為Delay 1，然后生成3個(gè)或3個(gè)以上脈沖(圖中以生成4 個(gè)脈沖為例)，此后直到計(jì)數(shù)器3計(jì)到C1為止，設(shè)為Delay2。內(nèi)部時(shí)鐘發(fā)生器生成的脈沖序列傳送到主機(jī)，用于與主機(jī)的同步。如上所述，利用本實(shí)用新型的內(nèi)部時(shí)鐘發(fā)生器的兩個(gè)輸出端D+、 D-與 DP_clk和DM一clk連接，從而不需要外部晶振提供時(shí)鐘信號，因此，在PS2 的PCB上的OSCI和OSCO的PIN可以不使用，將LDO輸出的連接到其中 一個(gè)PIN然后接電容接地。也就是說，可以達(dá)到USB鍵盤的MCU芯片與PS2 的PCB板兼容實(shí)施例二本實(shí)用新型的第二個(gè)實(shí)施例的MCU芯片還可以通過將增加的LDO的外 接引線接電容接地改為芯片內(nèi)置電容接地，也可以實(shí)現(xiàn)使用PS2的PCB板就 可以達(dá)到USB功能的鍵盤。該技術(shù)方案如圖16所示。從圖中可以看出，即使仍使用外部晶振作為時(shí)鐘源(當(dāng)然也可以實(shí)施例 一中的內(nèi)部時(shí)鐘發(fā)生器)，也能夠節(jié)省PIN的使用數(shù)量，從而達(dá)到PCB兼容 的效果。以上所述僅是本實(shí)用新型的優(yōu)選實(shí)施方式，本領(lǐng)域技術(shù)人員可以理解， 例如，還可以利用其他的內(nèi)部時(shí)鐘發(fā)生器作為內(nèi)部時(shí)鐘源。應(yīng)當(dāng)指出，對于 本技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本實(shí)用新型原理的前提下，還可 以作出若干改進(jìn)和潤飾，這些改進(jìn)和潤飾也應(yīng)視為本實(shí)用新型的保護(hù)范圍。
權(quán)利要求1、一種計(jì)算機(jī)鍵盤，包括一具有USB通信功能的MCU芯片、與之相應(yīng)的外圍元器件、一PS2接口鍵盤PCB板，所述MCU芯片以及與之相應(yīng)的外圍元器件焊接到所述PCB板上。
2、 根據(jù)權(quán)利要求1所述的計(jì)算機(jī)鍵盤，其特征在于 所述MCU芯片包括MCU內(nèi)核、用于提供時(shí)鐘的內(nèi)部時(shí)鐘發(fā)生器、用于實(shí)現(xiàn)所述鍵盤與USB通信的SIE、用于存儲(chǔ)指令的ROM、用于向MCU芯片 供電的LDO;所述MCU內(nèi)核的DATA、 CLK端分別與SIE以及時(shí)鐘發(fā)生器的D+、 D-端相連接；所述MCU芯片的DATA、 CLK端焊接到PCB板的CLK、 DATA的管腳 上，所述LDO的輸出端焊接到PCB板上的LDO輸出管腳，之后LDO輸出 管腳連接一電容并接地。
3、 根據(jù)權(quán)利要求1所述的計(jì)算機(jī)鍵盤，其特征在于 所述MCU芯片包括MCU內(nèi)核、用于提供時(shí)鐘的外部晶振、用于實(shí)現(xiàn)所述鍵盤與USB通信的SIE、用于存儲(chǔ)指令的ROM、用于向MCU芯片供電的 UX);所述MCU內(nèi)核的DATA、 CLK端分別與SIE的D+、 D-端相連接，所述 MCU的DATA、 CLK端焊接到PCB板的CLK、 DATA的管腳上，所述LDO 不引出引線到PCB上，而是在所述MCU芯片內(nèi)部直接接一電容接地。
4、 根據(jù)權(quán)利要求1所述的計(jì)算機(jī)鍵盤，其特征在于 所述MCU芯片包括MCU內(nèi)核、用于提供時(shí)鐘的內(nèi)部時(shí)鐘發(fā)生器、用于實(shí)現(xiàn)所述鍵盤與USB通信的SIE、用于存儲(chǔ)指令的ROM、用于向MCU芯片 供電的LDO;所述MCU內(nèi)核的DATA、 CLK端分別與SIE以及時(shí)鐘發(fā)生器的D+、 D-端相連接，所述MCU的DATA、 CLK端焊接到PCB板的CLK、 DATA的管 腳上，所述LDO不引出引線焊接到PCB上，而是在所述MCU芯片內(nèi)部直 接接一電容接地。
專利摘要本實(shí)用新型公開了一種計(jì)算機(jī)鍵盤，包括一具有USB通信功能的MCU芯片、與之相應(yīng)的外圍元器件、一PS2接口鍵盤PCB板，所述MCU芯片以及與之相應(yīng)的外圍元器件焊接到所述PCB板上。本實(shí)用新型的計(jì)算機(jī)鍵盤能夠使得USB鍵盤的MCU芯片焊接到原有的PS2鍵盤的PCB板上，達(dá)到節(jié)省資源的效果。
文檔編號G06F1/04GK201166830SQ20072014969
公開日2008年12月17日 申請日期2007年6月19日 優(yōu)先權(quán)日2007年6月19日
發(fā)明者倫 呂, 陳毓良 申請人:深圳希格瑪和芯微電子有限公司