專利名稱：用于測量微處理器對內(nèi)部噪聲生成的敏感度的方法和系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總體涉及一種改進的測試系統(tǒng)，具體來說，涉及用于測量微處理器敏感度(susceptibility)的計算機實現(xiàn)的方法、測試系統(tǒng)、計算機可用程序代碼以及設(shè)備。更具體來說，本發(fā)明涉及用于在調(diào)制相鄰部件的同時，通過運行目標部件來測量微處理器對內(nèi)部噪聲生成的敏感度的計算機實現(xiàn)的方法、測試系統(tǒng)、計算機可用程序代碼以及設(shè)備。
背景技術(shù)：
隨著不斷增長的計算機系統(tǒng)操作頻率和互補金屬氧化物半導(dǎo)體(CMOS)芯片的功率消耗，片載(on-chip)切換活動的變化會導(dǎo)致多處理器多芯片模塊(MCM)的電流需求的大幅變化。對于IBM高性能系統(tǒng)來說電流變化可以在幾納秒內(nèi)達到100安培以上。必須利用適當?shù)牡妥杩构β史植枷到y(tǒng)以及系統(tǒng)板和多芯片模塊上的去耦電容器，將功率和接地分布系統(tǒng)中產(chǎn)生的中頻電壓變化抑制在規(guī)定的噪聲裕度之內(nèi)，以確保系統(tǒng)功能性。對高頻功率噪聲抑制來說要求片載去耦電容器，并且這些去耦電容器額外地幫助降低中頻噪聲。
由于微處理器汲取更多的電流并且操作于較低電壓，因此向芯片功率分布提供清潔路徑變得非常重要。在向芯片功率分布提供清潔路經(jīng)中，去耦電容器已用于向微處理器提供處于例如芯片、襯底和卡片的不同級別的穩(wěn)定電壓。傳統(tǒng)上，已經(jīng)選擇去耦電容使得它們能夠保護所有關(guān)注的頻率范圍。從DC至高頻均平坦的阻抗目標已被用于滿足電壓中可允許的噪聲紋波。當前的解決方案保守且昂貴，因為它們要求工作在不同窄頻帶的多個去耦電容器。由于成本隨著設(shè)計計算機系統(tǒng)中的其中一個主導(dǎo)因素而上升，所以定義詳細的去耦要求變得愈加重要。定義詳細的去耦要求使得開發(fā)出一種用于優(yōu)化的、節(jié)約成本的去耦解決方案的方法更加至關(guān)重要。

發(fā)明內(nèi)容
本發(fā)明的不同方面提供一種用于測量微處理器對內(nèi)部噪聲的敏感度的計算機實現(xiàn)的方法、測試系統(tǒng)、計算機可用程序代碼以及設(shè)備。調(diào)制時鐘信號以在微處理器中的目標部件上生成噪聲。在該微處理器內(nèi)的多個功能部件上執(zhí)行微處理器功能。測量多個功能部件上的最大執(zhí)行頻率，并且確定其中功能部件對生成的噪聲是敏感的一組頻率范圍。
在另一說明性實施方式中，建立通往微處理器的微處理器控制接口，并且多個功能部件被配置為在標稱(nominal)操作區(qū)域進行操作。存儲最大執(zhí)行頻率和生成的噪聲，并且圖示地顯示作為生成的噪聲的函數(shù)的最大執(zhí)行頻率的圖表。
在另一說明性實施方式中，可以調(diào)制時鐘信號以在調(diào)制頻率范圍內(nèi)生成噪聲，該調(diào)制頻率范圍開始于最大受支持調(diào)制頻率并下至確定的較低調(diào)制頻率。此外，可以通過確定調(diào)制頻率不再改變最大執(zhí)行頻率來確定該較低調(diào)制頻率。
在另一說明性實施方式中，可以確定應(yīng)當測試的目標部件和功能部件的附加微處理器部件配置組合。響應(yīng)于確定附加配置的存在，對時鐘信號進行調(diào)制以在微處理器中的第二目標部件上生成噪聲。在微處理器中的多個功能部件上執(zhí)行微處理器功能。測量該多個功能部件上的最大執(zhí)行頻率，并且確定其中功能部件對生成的噪聲是敏感的該組頻率范圍。
在另一說明性實施方式中，響應(yīng)于確定所述功能部件對生成的噪聲是敏感的該組頻率范圍而修改與微處理器相關(guān)聯(lián)的去耦電容器。對去耦電容器的修改可以減少在微處理器受噪聲影響較小的頻帶中工作的去耦電容器的數(shù)量，或者增加在微處理器對噪聲更敏感的頻帶中工作的更多的去耦電容器。
在另一說明性實施方式中，從用戶接收請求以測量微處理器對內(nèi)部噪聲的敏感度并且隔離待分析的微處理器。調(diào)制時鐘信號以在微處理器內(nèi)的目標部件上生成噪聲。在該微處理器內(nèi)的多個功能部件上執(zhí)行微處理器功能。測量多個功能部件上的最大執(zhí)行頻率，并且確定其中所述功能部件對生成的噪聲是敏感的該組頻率范圍。然后向用戶提供對其中功能部件對生成的噪聲是敏感的該組頻率范圍的分析。


在所附權(quán)利要求中闡述了被認為是本發(fā)明特性的新穎特性。然而，當結(jié)合附圖進行閱讀時，參考以下的說明性實施方式的詳細描述將更好地理解本發(fā)明自身、優(yōu)選的使用模式、進一步的目的及其優(yōu)點，其中圖1描述了其中可以實現(xiàn)本發(fā)明的多個方面的數(shù)據(jù)處理系統(tǒng)的網(wǎng)絡(luò)的示意圖；圖2描述了其中可以實現(xiàn)本發(fā)明多個方面的數(shù)據(jù)處理系統(tǒng)的框圖；圖3描述了根據(jù)本發(fā)明優(yōu)選實施方式的用于識別其中一個或多個微處理器部件對進入的電源噪聲敏感程度不同的頻率的部件的示意圖；圖4描述了根據(jù)本發(fā)明優(yōu)選實施方式的用于識別其中一個或多個微處理器部件對進入的電源噪聲敏感程度不同的頻率的時鐘控制的示例性圖示；圖5描述了根據(jù)本發(fā)明優(yōu)選實施方式的微處理器部件上的最大執(zhí)行頻率(Fmax)的示例性輸出；圖6是根據(jù)本發(fā)明優(yōu)選實施方式的用于測量微處理器對內(nèi)部噪聲敏感度的操作流程圖；以及圖7描述了根據(jù)本發(fā)明優(yōu)選實施方式的用于測量微處理器對內(nèi)部噪聲敏感度的客戶請求分析操作的流程圖。
具體實施例方式
說明性實施方式涉及測量微處理器對在調(diào)制相鄰部件的同時運行目標部件所致的內(nèi)部噪聲生成的敏感度?，F(xiàn)在參考附圖，特別是參考圖1和圖2，提供了在其中可以實現(xiàn)本發(fā)明多個實施方式的數(shù)據(jù)處理環(huán)境的示例性圖示。應(yīng)當理解的是，圖1和圖2僅為示例性的，并不旨在聲稱或暗示對于在其中可以實現(xiàn)本發(fā)明多個方面或?qū)嵤┓绞降沫h(huán)境的任何限制。在不偏離本發(fā)明的精神和范圍的情況下，可以對所描述的環(huán)境做出多種修改。
現(xiàn)在參考附圖，圖1描述了其中可以實現(xiàn)本發(fā)明的多個方面的數(shù)據(jù)處理系統(tǒng)的網(wǎng)絡(luò)的示意圖。網(wǎng)絡(luò)數(shù)據(jù)處理系統(tǒng)100是其中可以實現(xiàn)本發(fā)明的多個實施方式的計算機網(wǎng)絡(luò)。網(wǎng)絡(luò)數(shù)據(jù)處理系統(tǒng)100包含網(wǎng)絡(luò)102，其是一種介質(zhì)，用于提供一起連接在網(wǎng)絡(luò)數(shù)據(jù)處理系統(tǒng)100內(nèi)的各種裝置和計算機之間的通信鏈路。網(wǎng)絡(luò)102可以包括諸如有線、無線通信鏈路或光纜之類的連接。
在所示出的例子中，服務(wù)器104和服務(wù)器106隨存儲單元108一起連接至網(wǎng)絡(luò)102。此外，客戶端110、112和114連接至網(wǎng)絡(luò)102。這些客戶端110、112和114例如可以是個人計算機或網(wǎng)絡(luò)計算機。在所示出的例子中，服務(wù)器104向客戶端110、112和114提供諸如引導(dǎo)文件、操作系統(tǒng)鏡像以及應(yīng)用的數(shù)據(jù)。在此例中，客戶端110、112和114是服務(wù)器104的客戶端。網(wǎng)絡(luò)數(shù)據(jù)處理系統(tǒng)100可以包括未示出的另外的服務(wù)器、客戶端以及其他裝置。
在所示出的例子中，網(wǎng)絡(luò)數(shù)據(jù)處理系統(tǒng)100是互聯(lián)網(wǎng)，其中網(wǎng)絡(luò)102表示利用傳輸控制協(xié)議/互聯(lián)網(wǎng)協(xié)議(TCP/IP)的協(xié)議族進行彼此通信的全世界范圍的網(wǎng)絡(luò)和網(wǎng)關(guān)的集合。在互聯(lián)網(wǎng)的核心處是主要節(jié)點和主計算機之間的高速數(shù)據(jù)通信鏈路的骨干，包括路由數(shù)據(jù)和消息的數(shù)以千計的商業(yè)、政府、教育和其他計算機系統(tǒng)。當然，網(wǎng)絡(luò)數(shù)據(jù)處理系統(tǒng)100還可以實現(xiàn)為多種不同類型的網(wǎng)絡(luò)，例如內(nèi)聯(lián)網(wǎng)、局域網(wǎng)(LAN)或廣域網(wǎng)(WAN)。圖1旨在進行示例，而不旨在對本發(fā)明的不同實施方式進行體系結(jié)構(gòu)限制。
現(xiàn)在參考圖2，示出了在其中可以實現(xiàn)本發(fā)明多個方面的數(shù)據(jù)處理系統(tǒng)的框圖。數(shù)據(jù)處理系統(tǒng)200是計算機的例子，例如圖1中的服務(wù)器104或客戶端110，實現(xiàn)針對本發(fā)明實施方式的處理的計算機可用代碼或指令可以位于該數(shù)據(jù)處理系統(tǒng)200中。
在所示出的例子中，數(shù)據(jù)處理系統(tǒng)200采用集線器體系結(jié)構(gòu)，該集線器體系結(jié)構(gòu)包括北橋和存儲器控制器集線器(NB/MCH)202，以及南橋和輸入/輸出(I/O)控制器集線器(SB/ICH)204。處理單元206、主存儲器208以及圖形處理器210連接至NB/MCH 202。圖形處理器210可以通過加速圖形端口(AGP)連接至NB/MCH 202。
在所示出的例子中，局域網(wǎng)(LAN)適配器212連接至SB/ICH204。音頻適配器216、鍵盤和鼠標適配器220、調(diào)制解調(diào)器222、只讀存儲器(ROM)224、硬盤驅(qū)動器(HDD)226、CD-ROM驅(qū)動器230、通用串行總線(USB)端口和其他通信端口232以及PCI/PCIe驅(qū)動器234通過總線238和總線240連接至SB/ICH 204。PCI/PCIe驅(qū)動器可以包括例如以太網(wǎng)適配器、附加卡以及用于筆記本計算機的PC卡。PCI使用卡總線控制器，而PCIe不使用。ROM 224例如可以是閃存二進制輸入/輸出系統(tǒng)(BIOS)。
HDD 226和CD-ROM驅(qū)動器230通過總線240連接至SB/ICH204。HDD 226和CD-ROM驅(qū)動器230可以使用例如集成驅(qū)動電子(IDE)接口或串行高級技術(shù)附配(SATA)接口。超級I/O(SIO)裝置236可以連接至SB/ICH 204。
操作系統(tǒng)在處理單元206上運行，并協(xié)調(diào)和提供對圖2中的數(shù)據(jù)處理系統(tǒng)200內(nèi)的各個部件的控制。作為客戶端，操作系統(tǒng)可以是商業(yè)可用操作系統(tǒng)，例如MicrosoftWindowsXP(Microsoft和Windows是Microsoft公司在美國、其他國家或二者中的商標)。面向?qū)ο蟮木幊滔到y(tǒng)，例如JavaTM編程系統(tǒng)，可以結(jié)合該操作系統(tǒng)運行，并且提供從在數(shù)據(jù)處理系統(tǒng)200上執(zhí)行的應(yīng)用或JavaTM程序到操作系統(tǒng)的調(diào)用(Java是Sun Microsystems公司在美國、其他國家或二者中的商標)。
作為服務(wù)器，數(shù)據(jù)處理系統(tǒng)200可以例如是IBMeServerTMPSeries計算機系統(tǒng)，其運行高級交互執(zhí)行(AIX)操作系統(tǒng)或LINUX操作系統(tǒng)(eServer、pSeries和AIX是國際商業(yè)機器公司在美國、其他國家或二者中的商標，而LINUX是Linus Torvalds在美國、其他國家或二者中的商標)。數(shù)據(jù)處理系統(tǒng)200可以是對稱多處理器(SMP)系統(tǒng)，其在處理單元206中包括多個處理器?？蛇x地，可以采用單處理器系統(tǒng)。
用于操作系統(tǒng)、面向?qū)ο蟮木幊滔到y(tǒng)和應(yīng)用的指令或程序位于諸如HDD 226的存儲裝置中，也可以被加載進主存儲器208中以便由處理單元206來執(zhí)行。處理單元206利用計算機可用程序代碼來執(zhí)行本發(fā)明實施方式的處理，其中所述計算機可用程序代碼可位于諸如主存儲器208、ROM 224的存儲器中，或位于一個或多個外圍裝置226和230中。
本領(lǐng)域技術(shù)人員將可以理解的是，圖1和圖2中的硬件可以根據(jù)實現(xiàn)的不同而發(fā)生改變。除了在圖1和2中示出的硬件之外或替代圖1和2中示出的硬件，還可以使用其他內(nèi)部硬件或外圍裝置，例如閃存、等同的非易失性存儲器或光盤驅(qū)動器等。而且，本發(fā)明的處理可以應(yīng)用到多處理器數(shù)據(jù)處理系統(tǒng)中。
在某些說明性例子中，數(shù)據(jù)處理系統(tǒng)200可以是個人數(shù)字助理(PDA)，其配置有閃存以提供用于存儲操作系統(tǒng)文件和/或用戶生成的數(shù)據(jù)的非易失性存儲器。
總線系統(tǒng)可以包括一個或多個總線，例如如圖2所示的總線238或總線240。當然，可以利用任何類型的通信構(gòu)造或體系結(jié)構(gòu)來實現(xiàn)該總線系統(tǒng)，其中所述通信構(gòu)造或體系結(jié)構(gòu)在附屬于該構(gòu)造或體系結(jié)構(gòu)的不同部件或裝置之間提供數(shù)據(jù)傳送。通信單元可以包括用于發(fā)送和接收數(shù)據(jù)的一個或多個裝置，例如圖2的調(diào)制解調(diào)器222或網(wǎng)絡(luò)適配器212。存儲器例如可以是圖2中的主存儲器208、ROM 224或諸如可在NB/MCH 202中找到的高速緩存器。圖1和圖2中所示出的例子和上述例子不旨在隱含任何體系結(jié)構(gòu)限制。例如，數(shù)據(jù)處理系統(tǒng)200還可以是除采取PDA形式之外的平板計算機、膝上型計算機或者電話裝置。
本發(fā)明的多個方面識別一個或多個微處理器部件對進入的電源功率敏感程度不同的頻率。進入的電源噪聲可以通過針對包括微處理器的一個或多個部件選擇性地運行可編程調(diào)制而生成。進入的電源噪聲可以在整個電壓域中產(chǎn)生，同時在目標部件上執(zhí)行微處理器功能并表征最大執(zhí)行頻率。
現(xiàn)在轉(zhuǎn)至圖3，描述了根據(jù)本發(fā)明優(yōu)選實施方式的用于識別一個或多個微處理器部件對進入的電源噪聲敏感程度不同的頻率的部件圖示。噪聲發(fā)生器302在一個或多個電壓域中向微處理器306的目標部件304上生成本地化的、可編程片載噪聲。微處理器306可以是位于圖2的處理單元206中的微處理器。噪聲發(fā)生器302生成本地化的、可編程片載噪聲的一種示例性實現(xiàn)是通過使用可編程時鐘選通。在可編程時鐘選通中，設(shè)置內(nèi)置自檢(BIST)可編程式時鐘控制器，從而在連續(xù)的調(diào)制模式中運行。在連續(xù)的調(diào)制模式中，被編程的值對內(nèi)部計數(shù)器進行初始化，并且當該計數(shù)器歸零時，該控制器重新裝載可編程值并且同時將運行-停止選通控制觸發(fā)(toggle)至調(diào)制域或部件。
微處理器306可以包括各種單元、寄存器、緩沖器、存儲器以及其他部分，所有這些都由集成電路形成。所述微處理器306的各種單元、寄存器、緩沖器、存儲器以及其他部分形成功能部件308，其中功能部件308中任何一個特定部件是目標部件304。一旦從噪聲發(fā)生器302向目標部件304上生成本地化的、可編程片載噪聲，則功能發(fā)生器310向微處理器306中的一個或多個功能部件308上選擇性地生成在剩余的芯片電壓域上的微處理器功能。然后在功能部件308上執(zhí)行頻率測量312，以測量功能部件308的最大執(zhí)行頻率(Fmax)。最大執(zhí)行頻率將微處理器對內(nèi)部噪聲的敏感度識別為生成的噪聲頻率的函數(shù)。利用最大執(zhí)行頻率，設(shè)計人員可以減少在微處理器受噪聲影響較小的頻帶中工作的去耦電容器的數(shù)量，并且增加在微處理器對噪聲更敏感的頻帶中工作的更多的去耦電容器，從而實現(xiàn)優(yōu)化的節(jié)約成本的設(shè)計。頻率測量312的示例性實現(xiàn)是通過結(jié)合系統(tǒng)時鐘選通來使用時鐘SOCE屏蔽(masking)，這將在圖4中進行描述。也可以使用其他的噪聲生成和頻率測量實現(xiàn)，例如外部脈沖發(fā)生器或外部時鐘芯片部件。
圖4描述了根據(jù)本發(fā)明優(yōu)選實施方式的用于識別一個或多個微處理器部件對進入的電源噪聲敏感程度不同的頻率的時鐘控制的示例性圖示。時鐘控制402的基本功能是同步地并相位校準地啟動和停止域時鐘。全局時鐘選通404和406以及相位保持408和410源自時鐘控制402，并被分布到微處理器芯片上的每個本地時鐘模塊(LCB)。此外，時鐘控制402生成適當?shù)臅r鐘選通404和406信號，以支持不同的測試內(nèi)置自檢模式。
對于正常的系統(tǒng)操作，即系統(tǒng)運行模式，啟動和停止時鐘由串行通信路徑(SCOM)控制，并寫入到時鐘控制402的特定寄存器地址。在內(nèi)置自檢模式中，域時鐘將在達到確定數(shù)目的嵌套循環(huán)計數(shù)之后停止。
時鐘控制402信號在每個域邊界進行分段并可延伸至部件412和子部件414邊界。內(nèi)置自檢模式主要用于實驗室調(diào)試。由時鐘控制402中的宏所支持的其他模式是系統(tǒng)運行模式、內(nèi)置自檢(BIST)停止計數(shù)或誤差(SOCE)模式以及時鐘凍結(jié)模式。
系統(tǒng)運行模式是針對正常系統(tǒng)操作的缺省模式。系統(tǒng)運行模式經(jīng)由通往時鐘控制402寄存器地址的串行通信路徑操作而在選定的時鐘域中同步地啟動和停止時鐘。
設(shè)置enable_vital_clk＝′1′(啟用了計數(shù)器時鐘)tplbc.clockmode＝′0′(系統(tǒng)模式)時鐘屏蔽寄存器地址歸′0′
操作例子putscom″clock_control″FFFF CFE8 FFFF F000(開啟所有時鐘域)putscom″clock_control″8000 0000 0000 0000(開啟核心0時鐘)putscom″clock_control″0000 0000 0000 0000(關(guān)閉所有時鐘)觀察選定的時鐘域的clock_gates開啟并且c1/c2相位均有效內(nèi)置自檢(BIST)停止計數(shù)或誤差(SCOE)模式主要用于實驗室調(diào)試和診斷，并且還可以用于頻率測量，例如圖3的頻率測量312。BISTSOCE模式允許用戶將預(yù)定數(shù)目的時鐘同步地編程并激活(fire)到一個或多個時鐘域階段，同時剩余的芯片保持在系統(tǒng)運行模式中。
設(shè)置enable_vital_clk＝′1′(啟用了計數(shù)器時鐘)tplbc.clockmode＝′0′(系統(tǒng)模式)時鐘屏蔽寄存器地址歸′0′操作實例1)使即將進行SOCE的時鐘域靜止2)在時鐘屏蔽寄存器地址中選擇即將進行SOCE的域3)啟用SOCE模式并對在時鐘SOCE控制寄存器地址中的循環(huán)(嵌套循環(huán))數(shù)目進行編程。
4)開始SOCE putscom″clock_control″0000 0000 0000 00085)完成SOCE之后，禁用SOCE模式并復(fù)位時鐘屏蔽寄存器觀察選定的時鐘域的clock_gates和c1/c2在所編程的多個循環(huán)中有效例子SOCE嵌套域1)putscom″時鐘屏蔽寄存器地址″0000 8000 0000 0000(屏蔽嵌套時鐘域)2)putscom″SOCE控制寄存器地址″0010 0000 0000 0008(開啟SOCE模式并編程8個循環(huán))3)putscom″clock_control″0000 0000 0000 0008(開始SOCE測試)在時鐘凍結(jié)模式中，針對支持封裝電測量的時鐘選通時鐘來選擇時鐘域并編程占空比。
設(shè)置enable_vital_clk＝′1′(開啟時鐘進行計數(shù))tplbc.clockmodes＝′0′(系統(tǒng)模式)時鐘屏蔽寄存器地址歸′0′時鐘模式控制寄存器地址位12＝′0′位14＝′0′位18＝′1′——占空比調(diào)節(jié)位22-63＝作為基本調(diào)制頻率的程序號時鐘比率控制寄存器地址

操作
經(jīng)由PSCOM啟動所有時鐘針對待調(diào)制域putscom時鐘屏蔽寄存器地址啟用start_soce_testputscom時鐘控制寄存器0000 0000 0000 0008被調(diào)制的時鐘無限地運行時鐘模式控制寄存器地址控制位＝′0′以關(guān)閉所有調(diào)制時鐘經(jīng)由PSCOM停止所有時鐘觀察所有域時鐘開啟在時鐘屏蔽寄存器中被“屏蔽”的域，其中該時鐘屏蔽寄存器的時鐘將進行調(diào)制圖5描述了根據(jù)本發(fā)明優(yōu)選實施方式的微處理器部件上的最大執(zhí)行頻率(Fmax)的示例性輸出。最大執(zhí)行頻率(Fmax)圖表500描述的是微處理器對在2MHz和3MHz之間的部分502中的內(nèi)部注入噪聲不太敏感，而對在50MHz以上的部分504中的噪聲比較敏感。最大執(zhí)行頻率(Fmax)圖表500中所示的輸出可用于定義新的阻抗目標，該阻抗目標在關(guān)注的頻率上并不平坦。例如，系統(tǒng)設(shè)計人員可以減少在微處理器受噪聲影響較小的頻帶(在2MHz和3MHz之間)中工作的去耦電容器的數(shù)量，并增加在微處理器對噪聲更敏感的頻帶(在50MHz以上)中工作的更多的去耦電容器。這種類型的系統(tǒng)設(shè)計可以引起更優(yōu)化的節(jié)約成本的系統(tǒng)設(shè)計。
圖6是根據(jù)本發(fā)明優(yōu)選實施方式的用于測量微處理器對內(nèi)部噪聲的敏感度的操作流程圖。當操作開始的時候，建立微處理器和任何微處理器控制接口(步驟602)。微處理器中的部件均配置為在標稱操作區(qū)域中運行，并且部件劃分的選擇如下，即部件處于最大執(zhí)行頻率(Fmax)組或調(diào)制時鐘組(步驟604)。最大執(zhí)行頻率(Fmax)組可以是功能部件組308，而調(diào)制時鐘組可以是圖3的目標部件304。然后，在調(diào)制頻率范圍內(nèi)的目標調(diào)制頻率對時鐘進行調(diào)制，其中該調(diào)制頻率范圍被看作是一組頻率范圍，該范圍通常開始于最大受支持的調(diào)制頻率，下至數(shù)據(jù)分析所確定的較低頻率，在操作中其稍后發(fā)生(步驟606)。然后，在微處理器測量功能Fmax(步驟608)，并且讀取和存儲所測量的Fmax和調(diào)制值(步驟610)。
然后，確定調(diào)制是否已跨過調(diào)制范圍以及Fmax的改變是否仍然顯著(步驟612)。在確定調(diào)制范圍時有兩點考慮。第一點是噪聲發(fā)生器的物理限制。例如，外部調(diào)制情況下的脈沖發(fā)生器范圍，以及內(nèi)部噪聲生成情況下的時鐘計數(shù)器的量值。通常，噪聲發(fā)生器的范圍量值大于敏感度測量的關(guān)注范圍。該關(guān)注范圍的邊界通常由不再觀察到Fmax中的變化時的噪聲發(fā)生器的量值來限定。如果尚未超過調(diào)制范圍，則操作返回步驟606用于下一較低的調(diào)制頻率。在步驟612，如果已經(jīng)超過了調(diào)制范圍，則該操作確定是否存在很多待測量的部件配置組合(步驟614)。部件配置組合由部件群分(grouping)的粒度來確定，其中該部件群分的粒度可以最低限度地執(zhí)行針對該群分的期望功能，如系統(tǒng)功能的知識所確定的那樣。如果有更多待測量的配置，則操作返回步驟604用于下一部件配置。在步驟614，如果沒有更多的待測量配置，則分析所存儲的數(shù)據(jù)(步驟616)?；谒治龅臄?shù)據(jù)，在數(shù)據(jù)分析的基礎(chǔ)上作出決定，從而修改去耦電容器(步驟618)。如果作出決定要修改去耦電容器，那么修改去耦電容器(步驟620)，并且測量返回步驟602以驗證修改已經(jīng)產(chǎn)生了期望效果。在步驟618，如果確定沒有需要的修改，則操作結(jié)束。
在可選的實施方式中，用戶可以具有針對微處理器的設(shè)計，其中該用戶將希望確定該微處理器設(shè)計對內(nèi)部噪聲生成的敏感度?？梢栽谥T如圖1的網(wǎng)絡(luò)102的網(wǎng)絡(luò)上或通過將程序下載存儲到存儲器中并由處理器(例如圖2的主存儲器208和處理單元206)來運行該程序，從而可以執(zhí)行該類型操作的實現(xiàn)。在通過網(wǎng)絡(luò)執(zhí)行該操作中，測試系統(tǒng)可以將處理器與其他進行中的操作隔離從而執(zhí)行分析。在程序下載操作中，用戶可以親自下載程序并執(zhí)行分析。
圖7描述了根據(jù)本發(fā)明優(yōu)選實施方式的用于測量微處理器對內(nèi)部噪聲的敏感度的用戶請求分析操作的流程圖。當操作開始的時候，接收針對測量微處理器對內(nèi)部噪聲的敏感度的請求(步驟702)。確定該測量是否將通過網(wǎng)絡(luò)來執(zhí)行(步驟704)。如果測量不是通過網(wǎng)絡(luò)來執(zhí)行，則可以將應(yīng)用下載到用戶系統(tǒng)的存儲器中并由用戶系統(tǒng)中的處理器來執(zhí)行該應(yīng)用(步驟706)。該測量是本地執(zhí)行或通過網(wǎng)絡(luò)來執(zhí)行，然后該操作將待測試的微處理器進行隔離(步驟708)。然后該操作執(zhí)行圖6中所示的步驟(步驟710)。一旦步驟710中的操作完成，則將所存儲的分析的數(shù)據(jù)提供給用戶，從而由用戶做出關(guān)于是否修改去耦電容器的決定(步驟712)，此后操作結(jié)束。
本發(fā)明的多個方面識別一個或多個微處理器部件對進入的電源噪聲敏感程度不同的頻率。進入的電源噪聲可以通過針對包括微處理器的一個或多個部件選擇性地運行可編程調(diào)制而生成。進入的電源噪聲可以在整個電壓域中產(chǎn)生，同時在目標部件上執(zhí)行微處理器功能并表征最大執(zhí)行頻率。
一旦將微處理器對內(nèi)部噪聲的敏感度識別為生成的噪聲頻率的函數(shù)，則可以定義新的阻抗目標，該阻抗目標在關(guān)注的頻率上并不平坦。利用所定義的阻抗，設(shè)計人員可以減少在微處理器受噪聲影響較小的頻帶中工作的去耦電容器的數(shù)量，并增加在微處理器對噪聲更敏感的頻帶中工作的更多的去耦電容器，從而實現(xiàn)優(yōu)化的節(jié)約成本的設(shè)計。
本發(fā)明可以采用完全的硬件實施方式、完全的軟件實施方式或包含硬件和軟件單元二者的實施方式的形式。在優(yōu)選的實施方式中，本發(fā)明以軟件來實現(xiàn)，其包括但不限于固件、駐留軟件、微代碼等等。
而且，本發(fā)明可以采用可從計算機可用或計算機可讀介質(zhì)訪問的計算機程序產(chǎn)品的形式，該計算機程序產(chǎn)品提供用于由計算機或任何指令執(zhí)行系統(tǒng)使用或與計算機或任何指令執(zhí)行系統(tǒng)結(jié)合使用的程序代碼。為了該描述，計算機可用或計算機可讀介質(zhì)可以是任何實際設(shè)備，其能夠包含、存儲、通信、傳播或傳送程序，該程序用于由指令執(zhí)行系統(tǒng)、設(shè)備或裝置使用或與指令執(zhí)行系統(tǒng)、設(shè)備或裝置結(jié)合使用。
該介質(zhì)可以是電、磁、光學(xué)、電磁、紅外或半導(dǎo)體系統(tǒng)(或設(shè)備或裝置)或傳播介質(zhì)。計算機可讀介質(zhì)的例子包括半導(dǎo)體或固態(tài)存儲器、磁帶、可移動計算機盤、隨機存取存儲器(RAM)、只讀存儲器(ROM)、硬磁盤和光盤。當前的光盤的例子包括高密度盤—只讀存儲器(CD-ROM)高密度盤—讀/寫存儲器(CD-R/W)和DVD。
適于存儲和/或執(zhí)行程序代碼的數(shù)據(jù)處理系統(tǒng)將包括通過系統(tǒng)總線直接或間接耦合至存儲器元件的至少一個處理器。存儲器元件可以包括程序代碼實際執(zhí)行期間采用的本地存儲器、大容量存儲器以及高速緩沖存儲器，其提供至少一些程序代碼的臨時存儲，以便減少在執(zhí)行期間必須從大容量存儲器中提取代碼的次數(shù)。
輸入/輸出或I/O設(shè)備(包括但不限于鍵盤、顯示器、指示設(shè)備等)可以直接或通過介入I/O控制器來耦合至系統(tǒng)。
網(wǎng)絡(luò)適配器也可以耦合至該系統(tǒng)，以使得數(shù)據(jù)處理系統(tǒng)能夠通過介入的專用或公共網(wǎng)絡(luò)而耦合至其他數(shù)據(jù)處理系統(tǒng)或遠程打印機或存儲設(shè)備。調(diào)制解調(diào)器、電纜調(diào)制解調(diào)器以及以太網(wǎng)卡僅是當前可用的網(wǎng)絡(luò)適配器中的一些。
為了說明和描述而提供了對本發(fā)明的實施方式的描述，并不旨在以公開的形式來窮舉或限制本發(fā)明。對于本領(lǐng)域的普通技術(shù)人員來說，多種修改和變化都是顯而易見的。選擇并描述這些實施方式是為了最佳地解釋本發(fā)明的實施方式的原理、實際應(yīng)用，并使得本領(lǐng)域的其他普通技術(shù)人員能夠就具有適于預(yù)期的特定用途的各種變化的各種實施方式而更好地理解本發(fā)明。
權(quán)利要求
1.一種計算機實現(xiàn)的方法，用于測量微處理器對內(nèi)部噪聲的敏感度，該計算機實現(xiàn)的方法包括調(diào)制時鐘信號，以在微處理器中的目標部件上生成噪聲；在所述微處理器中的多個功能部件上執(zhí)行微處理器功能；測量所述多個功能部件上的最大執(zhí)行頻率；以及確定其中所述功能部件對所述生成的噪聲是敏感的一組頻率范圍。
2.根據(jù)權(quán)利要求1所述的計算機實現(xiàn)的方法，進一步包括建立通往所述微處理器的微處理器控制接口。
3.根據(jù)權(quán)利要求1所述的計算機實現(xiàn)的方法，進一步包括將所述多個功能部件配置為在標稱操作區(qū)域進行操作。
4.根據(jù)權(quán)利要求1所述的計算機實現(xiàn)的方法，進一步包括存儲所述最大執(zhí)行頻率和所述生成的噪聲；以及圖示地顯示作為所述生成的噪聲的函數(shù)的最大執(zhí)行頻率的圖表。
5.根據(jù)權(quán)利要求1所述的計算機實現(xiàn)的方法，其中調(diào)制所述時鐘信號以在調(diào)制頻率范圍內(nèi)生成噪聲，該調(diào)制頻率范圍開始于最大受支持調(diào)制頻率，并下至確定的較低調(diào)制頻率。
6.根據(jù)權(quán)利要求5所述的計算機實現(xiàn)的方法，其中通過確定所述調(diào)制頻率不再改變所述最大執(zhí)行頻率來確定所述較低調(diào)制頻率。
7.根據(jù)權(quán)利要求1所述的計算機實現(xiàn)的方法，進一步包括確定是否存在應(yīng)當測試的目標部件和功能部件的附加微處理器部件配置組合；響應(yīng)于確定附加配置的存在，調(diào)制所述時鐘信號以在所述微處理器中的第二目標部件上生成噪聲；在所述微處理器中的所述多個功能部件上執(zhí)行微處理器功能；測量所述多個功能部件上的所述最大執(zhí)行頻率；以及確定其中所述功能部件對所述生成的噪聲是敏感的該組頻率范圍。
8.根據(jù)權(quán)利要求1所述的計算機實現(xiàn)的方法，進一步包括響應(yīng)于確定其中所述功能部件對所述生成的噪聲是敏感的該組頻率范圍，而修改與所述微處理器相關(guān)聯(lián)的去耦電容器。
9.根據(jù)權(quán)利要求8所述的計算機實現(xiàn)的方法，其中對所述去耦電容器的修改是減少在其中微處理器受噪聲影響較小的頻帶中工作的去耦電容器的數(shù)量。
10.根據(jù)權(quán)利要求8所述的計算機實現(xiàn)的方法，其中對所述去耦電容器的修改是增加在其中微處理器對噪聲更敏感的頻帶中工作的更多的去耦電容器。
11.一種計算機實現(xiàn)的方法，用于測量微處理器對內(nèi)部噪聲的敏感度，該計算機實現(xiàn)的方法包括從用戶接收對于測量微處理器對內(nèi)部噪聲的敏感度的請求；隔離待分析的微處理器；調(diào)制時鐘信號以在所述微處理器中的目標部件上生成噪聲；在所述微處理器中的多個功能部件上執(zhí)行微處理器功能；測量所述多個功能部件上的最大執(zhí)行頻率；以及確定其中所述功能部件對所述生成的噪聲是敏感的一組頻率范圍。
12.根據(jù)權(quán)利要求11所述的計算機實現(xiàn)的方法，進一步包括向用戶提供對于其中所述功能部件對所述生成的噪聲是敏感的該組頻率范圍的分析。
13.一種測試系統(tǒng)，包括微處理器；噪聲發(fā)生器，其中該噪聲發(fā)生器調(diào)制時鐘信號以在所述微處理器中的目標部件上生成噪聲；功能發(fā)生器，其中該功能發(fā)生器在所述微處理器中的多個功能部件上執(zhí)行微處理器功能；測量裝置，其中該測量裝置測量所述多個功能部件上的最大執(zhí)行頻率；以及確定裝置，其中該確定裝置確定其中所述功能部件對所述生成的噪聲是敏感的一組頻率范圍。
14.根據(jù)權(quán)利要求13所述的測試系統(tǒng)，其中建立通往所述微處理器的微處理器控制接口。
15.根據(jù)權(quán)利要求13所述的測試系統(tǒng)，其中所述多個功能部件配置為在標稱操作區(qū)域中進行操作。
16.根據(jù)權(quán)利要求13所述的測試系統(tǒng)，其中存儲所述最大執(zhí)行頻率和所述生成的噪聲；并且其中圖示地顯示作為所述生成的噪聲的函數(shù)的最大執(zhí)行頻率的圖表。
17.根據(jù)權(quán)利要求13所述的測試系統(tǒng)，其中所述時鐘信號被調(diào)制以在調(diào)制頻率范圍內(nèi)生成噪聲，該調(diào)制頻率范圍開始于最大受支持調(diào)制頻率，并下至確定的較低調(diào)制頻率。
18.根據(jù)權(quán)利要求17所述的測試系統(tǒng)，其中通過確定所述調(diào)制頻率不再改變所述最大執(zhí)行頻率來確定所述較低調(diào)制頻率。
19.根據(jù)權(quán)利要求13所述的測試系統(tǒng)，其中所述確定裝置確定是否存在應(yīng)當測試的目標部件和功能部件的附加微處理器部件配置組合；其中所述噪聲發(fā)生器響應(yīng)于確定附加配置的存在而調(diào)制所述時鐘信號以在所述微處理器中的第二目標部件上生成噪聲；其中所述功能發(fā)生器在所述微處理器中的所述多個功能部件上執(zhí)行微處理器功能；其中所述測量裝置測量所述多個功能部件上的所述最大執(zhí)行頻率；以及其中所述確定裝置確定其中所述功能部件對所述生成的噪聲是敏感的該組頻率范圍。
20.根據(jù)權(quán)利要求13所述的測試系統(tǒng)，其中響應(yīng)于確定其中所述功能部件對所述生成的噪聲是敏感的該組頻率范圍，而修改與所述微處理器相關(guān)聯(lián)的去耦電容器。
21.根據(jù)權(quán)利要求20所述的測試系統(tǒng)，其中對所述去耦電容器的修改是減少在其中微處理器受噪聲影響較小的頻帶中工作的去耦電容器的數(shù)量。
22.根據(jù)權(quán)利要求20所述的測試系統(tǒng)，其中對所述去耦電容器的修改是增加在其中微處理器對噪聲更敏感的頻帶中工作的更多的去耦電容器。
23.一種計算機程序產(chǎn)品，該計算機程序產(chǎn)品包含體現(xiàn)在計算機可讀介質(zhì)上的程序代碼，該程序代碼用于實現(xiàn)權(quán)利要求1至12中任意一項所述的方法。
24.一種用于測量微處理器對內(nèi)部噪聲的敏感度的設(shè)備，該設(shè)備包括調(diào)制裝置，用于調(diào)制時鐘信號以在微處理器中的目標部件上生成噪聲；執(zhí)行裝置，用于在所述微處理器中的多個功能部件上執(zhí)行微處理器功能；測量裝置，用于測量所述多個功能部件上的最大執(zhí)行頻率；以及確定裝置，用于確定其中所述功能部件對所述生成的噪聲是敏感的一組頻率范圍。
全文摘要
提出了一種用于測量微處理器對于內(nèi)部噪聲的敏感度的計算機實現(xiàn)方法、測試系統(tǒng)、計算機可用程序代碼和設(shè)備。噪聲發(fā)生器將時鐘信號調(diào)制為在微處理器中的目標部件上生成噪聲。功能發(fā)生器在微處理器的多個功能部件上執(zhí)行微處理器功能。然后測量多個功能部件上的最大執(zhí)行頻率，并且確定其中功能部件對生成的噪聲是敏感的一組頻率范圍。
文檔編號G06F11/22GK101042666SQ200710135919
公開日2007年9月26日 申請日期2007年3月12日 優(yōu)先權(quán)日2006年3月23日
發(fā)明者T·M·斯克根, 千惺俊, R·D·威克利, 董景隆 申請人:國際商業(yè)機器公司