專利名稱：基于總線模型的嵌入系統(tǒng)仿真平臺的制作方法
技術領域：
本發(fā)明涉及一種在通用計算機上實現(xiàn)的對嵌入式計算機系統(tǒng)進行仿真的平臺，特別涉及一種利用嵌入式計算機總線模型建立的復雜嵌入系統(tǒng)仿真平臺，屬于計算機技術領域。
背景技術：
嵌入系統(tǒng)定義為“嵌入到對象體系中的專用計算機系統(tǒng)”?！扒度胄浴薄ⅰ皩Ｓ眯浴迸c“計算機系統(tǒng)”是嵌入系統(tǒng)三個基本要素。當前，隨著儀器系統(tǒng)向功能集成、小型便攜等方向發(fā)展，嵌入系統(tǒng)已深入國防軍工及民用電子系統(tǒng)各個角落。
伴隨嵌入系統(tǒng)應用在廣度上的拓展及深度上的挖掘，人們賦予嵌入系統(tǒng)的任務日益繁重，算法更加復雜，可靠性要求越來越高，相應的開發(fā)周期卻越來越短。設計前期進行系統(tǒng)仿真已成為規(guī)避開發(fā)風險，加快研發(fā)進程的重要途徑。
但對象體系的多樣性使嵌入系統(tǒng)呈現(xiàn)異構化特點，其體系框架、接口規(guī)范、開發(fā)模式都具有不確定性，以上因素導致為數(shù)眾多的嵌入系統(tǒng)仿真處于如下技術現(xiàn)狀1)嵌入系統(tǒng)的開發(fā)主要圍繞嵌入處理器展開，相應的仿真工具、仿真環(huán)境都由嵌入處理器廠商配套提供。嵌入處理器最小系統(tǒng)設計可以得到完善的仿真支持，而一旦擴展了多個接口板，系統(tǒng)級仿真支持的力度就迅速降低。
2)基于PC機的仿真系統(tǒng)由于缺乏對硬件模型的有效描述手段，仿真工作局限于算法驗證、效果演示等軟任務，沒有真正承擔起系統(tǒng)架構論證、接口實現(xiàn)參考的仿真使命。
3)仿真系統(tǒng)通常處于配套產品地位，具有既定性和專用性，很難適應仿真對象變化(尤其是體系結構變化)的需要。

發(fā)明內容
本發(fā)明一種基于總線模型的嵌入系統(tǒng)仿真平臺，其目的是為復雜嵌入系統(tǒng)的設計、仿真、驗證提供技術支持。
本發(fā)明一種基于總線模型的嵌入系統(tǒng)仿真平臺，其技術方案是通過引入嵌入系統(tǒng)柔性總線5，實現(xiàn)各種嵌入系統(tǒng)底層架構的統(tǒng)一，在此基礎上利用系統(tǒng)建模語言(SystemC)建立處理器主機仿真模型和外擴接口板仿真模型13；其中，處理器主機仿真模型包括嵌入處理器功能模型1及其接口總線事務模型3或SOC{SOC是System On Chip(片上系統(tǒng))的縮寫}功能模型2及其片上總線事務模型4；通過軟/硬件協(xié)同設計及仿真集成環(huán)境14實現(xiàn)嵌入系統(tǒng)仿真模型的開發(fā)，通過實時并發(fā)仿真控制臺15實現(xiàn)嵌入系統(tǒng)仿真模型的并發(fā)執(zhí)行及運行監(jiān)控。
該仿真平臺的系統(tǒng)架構，由嵌入處理器功能模型1及其接口總線事務模型3(或SOC功能模型2及其片上總線事務模型4)、柔性總線5、總線拓撲數(shù)據(jù)庫9、標準總線仿真模型10、外擴接口板功能實體12及外擴接口板仿真模型13幾部分組成；該柔性總線5分為三層組織架構總線適配接口6、中間層7和標準總線接口8；各部分連接關系為嵌入處理器功能模型1(或SOC功能模型2)通過接口總線事務模型3(或片上總線事務模型4)連接到總線適配接口6，總線適配接口6分別連接中間層7和總線拓撲數(shù)據(jù)庫9，中間層7和標準總線接口8連接；標準總線接口8連接到標準總線仿真模型10，外擴接口板功能實體12和標準總線接口8連接，外擴接口板仿真模型13和標準總線仿真模型10連接；該仿真平臺由軟/硬件協(xié)同設計及仿真集成環(huán)境14和實時并發(fā)仿真控制臺15協(xié)同實現(xiàn)；該該軟/硬件協(xié)同設計及仿真集成環(huán)境14包括有總線拓撲數(shù)據(jù)庫9、驅動數(shù)據(jù)庫16、模型數(shù)據(jù)庫17、資源管理器18、控制臺執(zhí)行代碼編譯器19、測試文件20和仿真報告21；該實時并發(fā)仿真控制臺15包括有調度主函數(shù)22、測試輸入模塊23、監(jiān)控輸出模塊24、SystemC仿真內核及類庫25、標準總線仿真模型10和外擴接口板仿真模型13；各部分連接關系為總線拓撲數(shù)據(jù)庫9、驅動數(shù)據(jù)庫16、模型數(shù)據(jù)庫17連接到資源管理器18，資源管理器18連接到控制臺執(zhí)行代碼編譯器19；控制臺執(zhí)行代碼編譯器19連接到實時并發(fā)仿真控制臺15；調度主函數(shù)22和測試輸入模塊23、監(jiān)控輸出模塊24、SystemC仿真內核及類庫25連接；測試文件20輸出端和測試輸入模塊23輸入端連接；測試輸入模塊23輸出端和SystemC仿真內核及類庫25輸入端連接；SystemC仿真內核及類庫25輸出端和監(jiān)控輸出模塊24輸入端連接，監(jiān)控輸出模塊24輸出端和仿真報告21的輸入端連接；SystemC仿真內核及類庫25和標準總線仿真模型10連接；系統(tǒng)仿真平臺按如下步驟工作步驟1用SystemC建立外擴接口板仿真模型13，存入模型數(shù)據(jù)庫17；建立嵌入處理器接口總線(或SOC片上總線)的總線信息表單及適配表單，存入總線拓撲數(shù)據(jù)庫9；建立嵌入處理器接口總線事務模型3(或SOC片上總線事務模型4)，存入驅動數(shù)據(jù)庫16；步驟2資源管理器18從驅動數(shù)據(jù)庫16中調用總線驅動信息，生成總線驅動文件；步驟3軟/硬件協(xié)同設計及仿真集成環(huán)境14對總線驅動文件進行參數(shù)解析，結果存入測試文件20；步驟4資源管理器18從模型庫17中調用外擴接口板仿真模型13的模型表述文件，從總線拓撲數(shù)據(jù)庫9中調用接口總線信息導入控制臺執(zhí)行代碼編譯器19；步驟5控制臺執(zhí)行代碼編譯器19連接調度主函數(shù)22、測試輸入模塊23、監(jiān)控輸出模塊24、SystemC仿真內核及類庫25、標準總線仿真模型10和外擴接口板仿真模型13表述文件以及接口總線信息，編譯生成實時并發(fā)仿真控制臺15；步驟6軟/硬件協(xié)同設計及仿真集成環(huán)境14調用實時并發(fā)仿真控制臺15運行，在高頻時鐘調度下，測試輸入模塊23接收測試文件20輸入的總線驅動信號，調度仿真系統(tǒng)并發(fā)工作；步驟7監(jiān)控輸出模塊24將運行結果輸出到仿真報告21，同時將信號工作波形輸出到ModelSim SE wave顯示環(huán)境；步驟8結合仿真報告21和信號波形進行仿真結果綜合分析，滿足系統(tǒng)設計指標則輸出模型，不滿足則進行模型修改，返回執(zhí)行步驟1。
本發(fā)明一種基于總線模型的嵌入系統(tǒng)仿真平臺，具有如下積極效果和優(yōu)點1.仿真覆蓋面大，可提供從多板系統(tǒng)到門電路級的跨層次仿真。
2.采用面向實現(xiàn)模型的仿真機制，具有硬件并發(fā)特性，建模代碼可移植用于實現(xiàn)代碼。
3.仿真細致入微，支持納秒級仿真。
4.平臺體系架構開放，功能剪裁、擴充方便，具有一定普適通用性。


圖1是本發(fā)明基于總線模型的嵌入系統(tǒng)仿真平臺系統(tǒng)架構圖。
圖2是本發(fā)明基于總線模型的嵌入系統(tǒng)仿真平臺實現(xiàn)框圖。
圖3是本發(fā)明基于總線模型的嵌入系統(tǒng)仿真平臺工作流程圖。
圖4是本發(fā)明基于總線模型的嵌入系統(tǒng)仿真平臺資源管理器組成框圖。
圖5是本發(fā)明標準總線接口8的總線信息表單。
圖中標號如下1嵌入處理功能模型 2SOC功能模型 3接口總線事務模型4片上總線事務模型 5柔性總線 6總線適配接口7總線中間層 8標準總線接口 9總線拓樸數(shù)據(jù)庫10標準總線仿真模型11接口1 12外擴接口板功能實體13外擴接口板仿真模型 14軟/硬件協(xié)同設計及仿真集成環(huán)境15實時并發(fā)仿真控制臺 16驅動數(shù)據(jù)庫 17模型數(shù)據(jù)庫18資源管理器 19控制臺執(zhí)行代碼編譯器20測試文件21仿真報告22調度主函數(shù) 23測試輸入模塊24監(jiān)控輸出模塊25SystemC仿真內核及類庫具體實施例方式本發(fā)明一種基于總線模型的嵌入系統(tǒng)仿真平臺，下面結合附圖與具體實施方式
對本發(fā)明作進一步描述。
請參閱圖1及圖2所示，其技術方案是通過引入嵌入系統(tǒng)柔性總線5，實現(xiàn)各種嵌入系統(tǒng)底層架構的統(tǒng)一，在此基礎上利用系統(tǒng)建模語言(SystemC)設計處理器主機仿真模型包括嵌入處理器功能模型1及其接口總線事務模型3或(SOC功能模型2及其片上總線事務模型4)及外擴接口板仿真模型13。通過建立軟/硬件協(xié)同設計及仿真集成環(huán)境14實現(xiàn)嵌入系統(tǒng)仿真模型的開發(fā)，通過實時并發(fā)仿真控制臺15實現(xiàn)嵌入系統(tǒng)仿真模型的并發(fā)執(zhí)行及運行監(jiān)控。
該仿真平臺的系統(tǒng)架構由嵌入處理器功能模型1及其接口總線事務模型3(或SOC功能模型2及其片上總線事務模型4)、柔性總線5、總線拓撲數(shù)據(jù)庫9、標準總線仿真模型10、外擴接口板功能實體12及外擴接口板仿真模型13幾部分組成。柔性總線5分為三層組織架構總線適配接口6、中間層7和標準總線接口8。各部分連接關系為嵌入處理器功能模型1(或SOC功能模型2)通過接口總線事務模型3(或片上總線事務模型4)連接到總線適配接口6，總線適配接口6分別連接中間層7和總線拓撲數(shù)據(jù)庫9，中間層7和標準總線接口8連接。標準總線接口8連接到標準總線仿真模型10，外擴接口板功能實體12和標準總線接口8連接，外擴接口板仿真模型13和標準總線仿真模型10連接。
嵌入處理器功能模型1(或SOC功能模型2)是基于X86CPU、DSP、ARM、51/96單片機的嵌入處理器功能模型(或集成CPU、存儲器、IP核于單一芯片的片上系統(tǒng)功能模型)。接口總線事務模型3(或片上總線事務模型4)隸屬于上述功能模型。
嵌入系統(tǒng)柔性總線5以系統(tǒng)總線(板卡之間的總線)為研究對象，基本技術思想是將不同種類嵌入處理器(或SOC芯片)外圍總線通過橋接協(xié)議轉換到一個標準總線接口，該標準總線接口定義了外擴接口板的設計規(guī)范，保證了基于柔性總線的各種嵌入系統(tǒng)平臺具有部件互換性和技術可移植性。柔性總線分為三層組織架構總線適配接口6、中間層7和標準總線接口8。
總線適配接口6是應用層，按總線拓撲數(shù)據(jù)庫9提供的總線拓撲信息，實現(xiàn)不同種類嵌入處理器外圍總線向標準總線的映射。嵌入系統(tǒng)總線信息分為地址、數(shù)據(jù)、控制基本要素，以及數(shù)字I/O、ADC接口，PWM接口，通信接口等擴展要素?？偩€拓撲數(shù)據(jù)庫9包括三種表單嵌入式處理器接口總線的總線信息表單、標準總線接口8的總線信息表單以及兩者間的適配表單。嵌入式處理器接口總線的總線信息表單以及標準總線接口8的總線信息表單欄目一致，包括信號名稱、位寬、屬性、位置、備注五項信號名稱為1-20位英文(含數(shù)字、下劃線)字符串；位寬為整型數(shù)據(jù)；屬性為IN，OUT，INOUT類型碼(分別表示單向輸入、單向輸出、雙向輸入輸出)；位置為分配到FPGA的端口號，整型數(shù)據(jù)。備注是對信號的說明信息，1-256位字符串。
嵌入式處理器接口總線的總線信息表單根據(jù)選用處理器具體情況確定，標準總線接口8的總線信息表單樣例如圖5所示上述兩種表單通過適配表單進行信號適配。適配表單是適配關系的一個描述集合，適配關系分為直通型和組合型兩種直通適配只簡單傳遞信號，例如嵌入處理器的讀信號和寫信號可以直通至標準總線接口8的S_RD和S_WD信號，實質是一種位置適配。組合適配需要多個信號配合，例如嵌入處理器是32位數(shù)據(jù)總線，而標準總線接口定義的是16位數(shù)據(jù)總線，此時標準總線接口應分高16位和低16位進行兩次數(shù)據(jù)讀(或寫)，實質是一種協(xié)議適配。
總線適配接口6按照總線拓撲數(shù)據(jù)庫9提供的三種表單，將特定嵌入式處理器接口總線進行位置匹配和協(xié)議匹配，配置成柔性總線的標準總線接口格式。
中間層7是功能層。包括一些專用功能模塊，例如自測試模塊，信息安全模塊等。專用功能模塊可以使能或屏蔽，其目的是為擴展嵌入系統(tǒng)的功能，本發(fā)明僅針對中間層7作簡要功能性描述，而不再涉及特定功能模塊的繁瑣細節(jié)說明。
標準總線接口8是物理層，本發(fā)明包括16位地址信號、16位數(shù)據(jù)信號、地址有效信號、讀寫信號、復位信號、中斷信號、測試信號、通信信號等接口信號。該接口技術標準相對穩(wěn)定，為基于柔性總線的嵌入系統(tǒng)接口板提供了開發(fā)規(guī)范。
柔性總線5具有虛實雙重特性，仿真模型用SystemC建模語言描述，實體用Verilog語言描述，仿真模型與實體的兩種描述語言具有一一映射關系，容易相互轉換。仿真平臺使用的系統(tǒng)建模語言SystemC誕生于1999年(版本0.9)，能實現(xiàn)從系統(tǒng)到門級、從軟件到硬件、從設計到驗證的全部描述。它建立在C++語言基礎上，通過將并發(fā)、定時事件及數(shù)據(jù)類型等概念引入C++，擴展了C++對硬件進行建模描述的功能。而Verilog語言是一種硬件描述語言，用于描述硬件邏輯的行為，可以下載到FPGA實現(xiàn)，它采用C語言編程風格，語句和SystemC相似。
柔性總線標準總線模型10是柔性總線標準總線接口8的仿真外延，信號定義與實體一致，總線行為由系統(tǒng)建模語言SystemC描述。
接口1，2，3……指外擴A/D、D/A、矩陣開關、光隔I/O等接口板，包括功能實體12與仿真模型13兩部分。功能實體12是Verilog語言編寫的硬件實現(xiàn)代碼，其接口行為遵從柔性總線標準總線接口8規(guī)范。仿真模型13由系統(tǒng)建模語言SystemC描述，具有硬件并發(fā)特性，實現(xiàn)代碼可移植于功能實體12。
基于總線模型的的嵌入系統(tǒng)仿真平臺由軟/硬件協(xié)同設計及仿真集成環(huán)境14和實時并發(fā)仿真控制臺15協(xié)同實現(xiàn)。軟/硬件協(xié)同設計及仿真集成環(huán)境14用VC++6.0編寫，采用Microsoft Access軟件建立總線拓撲數(shù)據(jù)庫9、驅動數(shù)據(jù)庫16及模型數(shù)據(jù)庫17，在VC++下利用ADO(Active Database Object)實現(xiàn)對數(shù)據(jù)庫的連接及訪問，主要完成總線信號映射、系統(tǒng)功能分割、交互協(xié)同設計、仿真程序生成等功能，是仿真平臺的上位開發(fā)環(huán)境，包括總線拓撲數(shù)據(jù)庫9、驅動數(shù)據(jù)庫16、模型數(shù)據(jù)庫17、資源管理器18、控制臺執(zhí)行代碼編譯器19、測試文件20和仿真報告21；實時并發(fā)仿真控制臺15是VC++環(huán)境下的Win32 ConsoleApplication執(zhí)行程序，用系統(tǒng)建模語言SystemC 2.1編寫實現(xiàn)，由上位開發(fā)環(huán)境編譯生成，是仿真平臺的實現(xiàn)主體，包括調度主函數(shù)22、測試輸入模塊23、監(jiān)控輸出模塊24、SystemC仿真內核及類庫25、標準總線仿真模型10和外擴接口板仿真模型13。各部分連接關系為總線拓撲數(shù)據(jù)庫9、驅動數(shù)據(jù)庫16、模型數(shù)據(jù)庫17連接到資源管理器18，資源管理器18連接到控制臺執(zhí)行代碼編譯器19?？刂婆_執(zhí)行代碼編譯器19連接到實時并發(fā)仿真控制臺15。調度主函數(shù)22和測試輸入模塊23、監(jiān)控輸出模塊24、SystemC仿真內核及類庫25連接。測試文件20輸出端和測試輸入模塊23輸入端連接。測試輸入模塊23輸出端和SystemC仿真內核及類庫25輸入端連接。SystemC仿真內核及類庫25輸出端和監(jiān)控輸出模塊24輸入端連接，監(jiān)控輸出模塊24輸出端和仿真報告21的輸入端連接。SystemC仿真內核及類庫25和標準總線仿真模型10連接。
請參閱圖3所示，該基于總線模型的嵌入系統(tǒng)仿真平臺的工作流程詳述如下；步驟1用SystemC建立外擴接口板仿真模型13，存入模型數(shù)據(jù)庫17；建立嵌入處理器接口總線(或SOC片上總線)的總線信息表單及適配表單，存入總線拓撲數(shù)據(jù)庫9；建立嵌入處理器接口總線事務模型3(或SOC片上總線事務模型4)，存入驅動數(shù)據(jù)庫16。
外擴接口板模型13除構造總線接口行為外，還包括詳細的電路實現(xiàn)信息。以矩陣開關板模型為例，它包含地址譯碼、行列片選、數(shù)據(jù)接收、輸出驅動等電路描述，與功能實體的電路實現(xiàn)代碼等效，模型描述的細化程度取決于設計需要。
嵌入系統(tǒng)主機模型采用處理器功能模型1+總線事務模型3(或SOC功能模型2+片上總線事務模型4)結構，由上位開發(fā)環(huán)境進行單項選用或組合選用。嵌入處理器功能模型1(或SOC功能模型2)采用SystemC構建處理器運算、存儲、調度等部件邏輯，該模型應用于需要特別關注處理器行為細節(jié)的情況，經總線拓撲轉換后，以掛接在柔性總線標準總線上的仿真模型形式存在。由于實現(xiàn)細節(jié)相對復雜，本發(fā)明不作深入描述，而提倡使用以下替代方法從嵌入系統(tǒng)工作原理看，接口總線是處理器調度全系統(tǒng)行為的實現(xiàn)場所，因此可按時序協(xié)議向接口總線注入指令序列來仿真處理器調度行為，換言之，嵌入處理器功能模型1(或SOC功能模型2)可由接口總線事務模型3(或SOC片上總線事務模型4)等效替代。接口總線事務模型由上位開發(fā)環(huán)境建立，具體而言是定義信號類別、信號變化值、信號持續(xù)時間等參數(shù)作為總線驅動信息，存在驅動數(shù)據(jù)庫16中。仿真平臺使用過程中，由于驅動文件的編寫比較抽象，加之具有時序約束規(guī)范，對使用者而言較難掌握。為此，設計一個資源管理器18實現(xiàn)總線驅動程序的快速編寫，組成框圖見圖4。
步驟2資源管理器18從驅動數(shù)據(jù)庫16中調用總線驅動信息，生成總線驅動文件。其形式舉例如下(擴號內第2項為信號持續(xù)時間，單位納秒)main(){[任務1]總線地址(0x320，20)[任務2]總線控制(2，10)[任務3]總線數(shù)據(jù)(0，10)[任務4]總線地址(0x220，20)[任務5]總線控制(2，10)[任務6]總線數(shù)據(jù)(0xff00，13)……}步驟3軟/硬件協(xié)同設計及仿真集成環(huán)境14對總線驅動文件進行參數(shù)解析，結果存入測試文件20。測試文件20是一個文本文件，數(shù)據(jù)按功能依存關系進行分組，各參數(shù)組按仿真時序關系排序。以步驟2的驅動文件為例，測試文件數(shù)據(jù)格式如下(B代表二進制，D代表十進制)B D B D B D11001000002010100 101000100000201010111111110000000013……步驟4資源管理器18從模型庫17中調用外擴接口板仿真模型13的模型表述文件，從總線拓撲數(shù)據(jù)庫9中調用接口總線信息導入控制臺執(zhí)行代碼編譯器19。
步驟5控制臺執(zhí)行代碼編譯器19調用VC++編譯器，連接調度主函數(shù)22、測試輸入模塊23、監(jiān)控輸出模塊24、SystemC仿真內核及類庫25、標準總線仿真模型10和外擴接口板仿真模型13表述文件以及接口總線信息，編譯生成實時并發(fā)仿真控制臺15。
步驟6軟/硬件協(xié)同設計及仿真集成環(huán)境14調用實時并發(fā)仿真控制臺15運行，在高頻時鐘調度下，按仿真節(jié)拍需求，測試輸入模塊23以參考時鐘跳變?yōu)橹芷冢僮鳒y試文件20指針，成組輸入?yún)?shù)，實時并發(fā)仿真控制臺15各模塊按時鐘節(jié)拍并發(fā)工作。
步驟7監(jiān)控模塊24則以納秒級的高頻時鐘沿跳變?yōu)橛|發(fā)條件，敏感監(jiān)控端口或信號的變化，將仿真模型變化信息及發(fā)生時間輸出到仿真報告21，同時將信號工作波形輸出到ModelSim SE wave顯示環(huán)境。
步驟8結合仿真報告21和信號波形進行仿真結果綜合分析，滿足系統(tǒng)設計指標則輸出模型，不滿足則進行模型修改，返回執(zhí)行步驟1。
權利要求
1.一種基于總線模型的嵌入系統(tǒng)仿真平臺，其特征在于通過引入嵌入系統(tǒng)柔性總線(5)，實現(xiàn)各種嵌入系統(tǒng)底層架構的統(tǒng)一，在此基礎上利用系統(tǒng)建模語言SystemC建立處理器主機仿真模型和外擴接口板仿真模型(13)；該處理器主機仿真模型包括嵌入處理器功能模型(1)及其接口總線事務模型(3)或SOC功能模型(2)及其片上總線事務模型(4)；通過軟/硬件協(xié)同設計及仿真集成環(huán)境(14)實現(xiàn)嵌入系統(tǒng)仿真模型的開發(fā)，通過實時并發(fā)仿真控制臺(15)實現(xiàn)嵌入系統(tǒng)仿真模型的并發(fā)執(zhí)行及運行監(jiān)控。
2.根據(jù)權利要求1所述的一種基于總線模型的嵌入系統(tǒng)仿真平臺，其特征在于所述的仿真平臺的系統(tǒng)架構由嵌入處理器功能模型(1)及其接口總線事務模型3或SOC功能模型(2)及其片上總線事務模型(4)、柔性總線(5)、總線拓撲數(shù)據(jù)庫(9)、標準總線仿真模型(10)、外擴接口板功能實體(12)及外擴接口板仿真模型(13)幾部分組成；該柔性總線(5)分為三層組織架構總線適配接口(6)、中間層(7)和標準總線接口(8)；各部分連接關系為嵌入處理器功能模型(1)或SOC功能模型(2)通過接口總線事務模型(3)或片上總線事務模型(4)連接到總線適配接口(6)，總線適配接口(6)分別連接中間層(7)和總線拓撲數(shù)據(jù)庫(9)，中間層(7)和標準總線接口(8)連接；標準總線接口(8)連接到標準總線仿真模型(10)，外擴接口板功能實體(12)和標準總線接口(8)連接，外擴接口板仿真模型(13)和標準總線仿真模型(10)連接。
3.根據(jù)權利要求1所述的一種基于總線模型的嵌入系統(tǒng)仿真平臺，其特征在于所述的仿真平臺由軟/硬件協(xié)同設計及仿真集成環(huán)境(14)和實時并發(fā)仿真控制臺(15)協(xié)同實現(xiàn)；軟/硬件協(xié)同設計及仿真集成環(huán)境(14)包括總線拓撲數(shù)據(jù)庫(9)、驅動數(shù)據(jù)庫(16)、模型數(shù)據(jù)庫(17)、資源管理器(18)、控制臺執(zhí)行代碼編譯器(19)、測試文件(20)和仿真報告(21)；實時并發(fā)仿真控制臺(15)包括調度主函數(shù)(22)、測試輸入模塊(23)、監(jiān)控輸出模塊(24)、SystemC仿真內核及類庫(25)、標準總線仿真模型(10)和外擴接口板仿真模型(13)；各部分連接關系為總線拓撲數(shù)據(jù)庫(9)、驅動數(shù)據(jù)庫(16)、模型數(shù)據(jù)庫(17)連接到資源管理器(18)，資源管理器(18)連接到控制臺執(zhí)行代碼編譯器(19)；控制臺執(zhí)行代碼編譯器(19)連接到實時并發(fā)仿真控制臺(15)；調度主函數(shù)(22)和測試輸入模塊(23)、監(jiān)控輸出模塊(24)、SystemC仿真內核及類庫(25)連接；測試文件(20)輸出端和測試輸入模塊(23)輸入端連接；測試輸入模塊(23)輸出端和SystemC仿真內核及類庫(25)輸入端連接；SystemC仿真內核及類庫(25)輸出端和監(jiān)控輸出模塊(24)輸入端連接，監(jiān)控輸出模塊(24)輸出端和仿真報告(21)的輸入端連接；SystemC仿真內核及類庫(25)和標準總線仿真模型(10)連接。
4.根據(jù)權利要求1所述的一種基于總線模型的嵌入系統(tǒng)仿真平臺，其特征在于所述的仿真平臺按如下步驟工作步驟1用SystemC建立外擴接口板仿真模型(13)，存入模型數(shù)據(jù)庫(17)；建立嵌入處理器接口總線或SOC片上總線)的總線信息表單及適配表單，存入總線拓撲數(shù)據(jù)庫(9)；建立嵌入處理器接口總線事務模型(3)或SOC片上總線事務模型(4)，存入驅動數(shù)據(jù)庫(16)；步驟2資源管理器(18)從驅動數(shù)據(jù)庫(16)中調用總線驅動信息，生成總線驅動文件；步驟3軟/硬件協(xié)同設計及仿真集成環(huán)境(14)對總線驅動文件進行參數(shù)解析，結果存入測試文件20；步驟4資源管理器(18)從模型庫(17)中調用外擴接口板仿真模型(13)的模型表述文件，從總線拓撲數(shù)據(jù)庫(9)中調用接口總線信息導入控制臺執(zhí)行代碼編譯器(19)；步驟5控制臺執(zhí)行代碼編譯器(19)連接調度主函數(shù)(22)、測試輸入模塊(23)、監(jiān)控輸出模塊(24)、SystemC仿真內核及類庫(25)、標準總線仿真模型(10)和外擴接口板仿真模型(13)表述文件以及接口總線信息，編譯生成實時并發(fā)仿真控制臺(15)；步驟6軟/硬件協(xié)同設計及仿真集成環(huán)境(14)調用實時并發(fā)仿真控制臺(15)運行，在高頻時鐘調度下，測試輸入模塊(23)接收測試文件(20)輸入的總線驅動信號，調度仿真系統(tǒng)并發(fā)工作；步驟7監(jiān)控輸出模塊(24)將運行結果輸出到仿真報告(21)，同時將信號工作波形輸出到顯示環(huán)境；步驟8結合仿真報告(21)和信號波形進行仿真結果綜合分析，滿足系統(tǒng)設計指標則輸出模型，不滿足則進行模型修改，返回執(zhí)行步驟(1)。
全文摘要
本發(fā)明一種基于總線模型的嵌入系統(tǒng)仿真平臺，通過引入嵌入系統(tǒng)柔性總線設計概念，實現(xiàn)各種嵌入系統(tǒng)底層架構的統(tǒng)一；在此基礎上利用系統(tǒng)建模語言SystemC建立處理器主機仿真模型和外擴接口板仿真模型；其中，處理器主機仿真模型包括嵌入處理器功能模型及其接口總線事務模型或SOC(片上系統(tǒng))功能模型及其片上總線事務模型；通過軟/硬件協(xié)同設計及仿真集成環(huán)境實現(xiàn)嵌入系統(tǒng)仿真模型的開發(fā)，通過實時并發(fā)仿真控制臺實現(xiàn)嵌入系統(tǒng)仿真模型的并發(fā)執(zhí)行及運行監(jiān)控。
文檔編號G06F11/36GK101059773SQ200710063679
公開日2007年10月24日 申請日期2007年2月7日 優(yōu)先權日2007年2月7日
發(fā)明者孟曉風, 鄭偉 申請人:北京航空航天大學