專(zhuān)利名稱(chēng)：wishbone體系結(jié)構(gòu)中讀數(shù)據(jù)的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于片上系統(tǒng)互連的Wishbone體系結(jié)構(gòu)，特別是wishbone 體系結(jié)構(gòu)中讀it據(jù)的方法。
背景技術(shù)：
Wishbone是Silicore公司推出的用于片上系統(tǒng)(SOC)系統(tǒng)互連的體系結(jié) 構(gòu)，由于它硬件結(jié)構(gòu)簡(jiǎn)單、互連吞吐高效和公開(kāi)免費(fèi)的特點(diǎn)，所以被廣泛的 用于片上互連系統(tǒng)中。
Wishbone體系結(jié)構(gòu)中定義了四種模塊主設(shè)備、從設(shè)備、連接模塊和 系統(tǒng)模塊。其中系統(tǒng)模塊產(chǎn)生整個(gè)Wishbone系統(tǒng)的時(shí)鐘和復(fù)位信號(hào)，連接模 塊負(fù)責(zé)連接主設(shè)備和從設(shè)備，而主要的數(shù)據(jù)交換發(fā)生在主設(shè)備和從設(shè)備模塊 之間。Wishbone主設(shè)備是Wishbone接口上操作的發(fā)起方，它可以主動(dòng)發(fā)出 命令、提供寫(xiě)數(shù)據(jù)和接收讀數(shù)據(jù)；Wishbone從設(shè)備是操作的接收方，它接收 命令、寫(xiě)數(shù)據(jù)和返回讀數(shù)據(jù)。
Wishbone體系結(jié)構(gòu)規(guī)范定義了主設(shè)備和從設(shè)備的信號(hào)名稱(chēng)及其含義。 除了必要的控制信號(hào)和地址數(shù)據(jù)信號(hào)外，在可選信號(hào)中，TAGN一O和TAGN—I 是標(biāo)志位，用戶(hù)可以自定義，用來(lái)在Wishbone規(guī)定的必需信號(hào)之外的提供額 外的操作信息。其中N是區(qū)分標(biāo)志位的號(hào)碼，因?yàn)橛袝r(shí)候需要使用多個(gè)標(biāo)志 位。
在普通的Wishbone體系結(jié)構(gòu)實(shí)現(xiàn)時(shí)，Wishbone模塊都是完成其他接口 到Wishbone的^^奐，例如Wishbone 4妄口的PCI(Peripheral Component Interconect,外設(shè)部件互連標(biāo)準(zhǔn))控制器、Wishbone接口的USB(Universal Serial Bus,通用串行總線)控制器等。在背景技術(shù)的描述中，以Wishbone接 口的PCI控制器作為例子來(lái)說(shuō)明。當(dāng)主設(shè)備向從設(shè)備發(fā)起一個(gè)Wishbone讀 操作，從設(shè)備模塊先要從PCI接口讀回?cái)?shù)據(jù)，然后返回給主設(shè)備。 一般情況 下，從設(shè)備不知道主設(shè)備需要多少數(shù)據(jù)，而且從設(shè)備只有等到它從PCI接口 取得的所有的讀數(shù)據(jù)都返回以后才知道主設(shè)備是否需要新的數(shù)據(jù)，所以很可
能出現(xiàn)以下兩種浪費(fèi)效率的情況l)從設(shè)備從PCI接口讀回的數(shù)據(jù)比主設(shè)備 需要的少，這時(shí)從設(shè)備必須在PCI接口上再次發(fā)起讀操作，等PCI接口返回 數(shù)據(jù)之后再將此數(shù)據(jù)返回給主設(shè)備，主設(shè)備的一次讀操作變成了 PCI另一個(gè) 接口上完全串行化的多個(gè)讀操作，PCI可能被空閑，帶寬沒(méi)有充分利用，而 從設(shè)備返回?cái)?shù)據(jù)給主設(shè)備的延時(shí)也是最差；2)從設(shè)備讀回的數(shù)據(jù)比主設(shè)備需 要的多，那么從設(shè)備的PCI接口上的帶寬被浪費(fèi)了，如果另外一個(gè)接口是共 享總線結(jié)構(gòu)，這種浪費(fèi)將影響共享總線上所有設(shè)備的性能。

發(fā)明內(nèi)容
針對(duì)上述缺陷，本發(fā)明提供的Wishbone體系結(jié)構(gòu)中讀數(shù)據(jù)的方法，通過(guò) 標(biāo)志為T(mén)AGN一0設(shè)定所需讀數(shù)據(jù)的長(zhǎng)度，使Wishbone從設(shè)備在接收讀命令 時(shí)就知道主設(shè)備需要多少讀數(shù)據(jù)，從設(shè)備可以根據(jù)主設(shè)備需要的讀數(shù)據(jù)調(diào)整 自己訪問(wèn)另外一個(gè)接口的行為，避免在背景技術(shù)中提到的對(duì)帶寬的浪費(fèi)和延 時(shí)的增加。
本發(fā)明提供的一種Wishbone體系結(jié)構(gòu)中讀數(shù)據(jù)的方法，其特征在于， 包括如下步驟
主設(shè)備向從設(shè)備發(fā)出讀命令,所述讀命令的標(biāo)志位TAGN—O用于指示所 需讀數(shù)據(jù)的長(zhǎng)度；
主設(shè)備的TAGN一O連到從設(shè)備的TAGN一I; 從設(shè)備從數(shù)據(jù)接口讀回所述長(zhǎng)度的數(shù)據(jù)； 從設(shè)備將所述讀回?cái)?shù)據(jù)返回給主設(shè)備。
與現(xiàn)有技術(shù)相比，本發(fā)明提供的Wishbone體系結(jié)構(gòu)中讀數(shù)據(jù)的方法，通 過(guò)標(biāo)志為T(mén)AGN—0設(shè)定所需讀數(shù)據(jù)的長(zhǎng)度，使Wishbone從設(shè)備在接收讀命 令時(shí)就知道主設(shè)備需要多少讀數(shù)據(jù)，從設(shè)備可以根據(jù)主設(shè)備需要的讀數(shù)據(jù)調(diào) 整自己訪問(wèn)另外一個(gè)接口的行為，避免在背景技術(shù)中提到的對(duì)帶寬的浪費(fèi)和 延時(shí)的增加。


圖1是發(fā)明實(shí)施例龍芯2E北橋的整體結(jié)構(gòu)示意圖2是Wishbone接口的PCI橋才莫塊；
圖3是Wishbone接口的龍芯2E處理器接口模塊； 圖4是PCI DMA(Direct Memory Access,直接內(nèi)存訪問(wèn))讀操作的延時(shí)對(duì) 比示意圖。
具體實(shí)施例方式
以下為本發(fā)明提供的實(shí)施例。
圖1是實(shí)施例龍芯2E北橋的總體示意圖。實(shí)施例的主要接口包括龍芯 2E處理器接口和PCI接口 。相應(yīng)的主要模塊包括CPU接口模塊和PCI橋模 塊。CPU接口模塊和PCI橋模塊通過(guò)Wishbone協(xié)議連接。龍芯2E處理器接 口可以支持8個(gè)Outstanding的請(qǐng)求，即主要未完成的操作少于8個(gè)，就可以 繼續(xù)發(fā)出下一個(gè)請(qǐng)求。
圖2為PCI橋模塊的結(jié)構(gòu)圖。PCI橋模塊由PCI主設(shè)備和PCI從設(shè)備兩 個(gè)模塊組成，它實(shí)現(xiàn)了PCI接口協(xié)議，負(fù)責(zé)連接系統(tǒng)中的PCI設(shè)備。PCI主 設(shè)備是Wishbone從設(shè)備，它處理CPU對(duì)北橋PCI配置空間的訪問(wèn)和CPU對(duì) PCI設(shè)備的訪問(wèn)；PCI從設(shè)備是Wishbone主設(shè)備，它接收PCI設(shè)備發(fā)起的請(qǐng) 求，包括DMA操作和對(duì)PCI配置空間的訪問(wèn)，轉(zhuǎn)換為Wishbone總線的操作。
圖3為CPU接口模塊的結(jié)構(gòu)圖。對(duì)于CPU接口發(fā)出的命令和數(shù)據(jù)，首 先寫(xiě)入模塊內(nèi)部的命令數(shù)據(jù)隊(duì)列中，并通過(guò)Wishbone主設(shè)備接口按隊(duì)列中 的順序發(fā)起Wishbone總線上的操作，將數(shù)據(jù)和命令送到目標(biāo)模塊；讀返回 數(shù)據(jù)先存入讀數(shù)據(jù)返回隊(duì)列中，并通過(guò)CPU接口順序返回。對(duì)PCI橋^^莫塊通 過(guò)Wishbone從設(shè)備接口發(fā)起的DMA讀寫(xiě)請(qǐng)求，直接向CPU接口發(fā)出命令， 并寫(xiě)出數(shù)據(jù)或?qū)PU接口返回的數(shù)據(jù)直接返回給PCI橋。
對(duì)于PCI DMA讀操作，首先由PCI設(shè)備在PCI總線上發(fā)起，龍芯2E北 橋的PCI橋模塊接收命令，并通過(guò)自己的Wishbone主設(shè)備才莫塊在Wishbone 接口上讀命令；CPU接口模塊從自己的Wishbone從設(shè)備接口接收讀請(qǐng)求， 然后向CPU接口發(fā)出命令，將CPU接口返回的數(shù)據(jù)返回給PCI橋模塊。PCI 橋和CPU接口之間的數(shù)據(jù)寬度是64位(8字節(jié))，處理器接口每個(gè)讀操作返回 32字節(jié)數(shù)據(jù)。
PCI橋接收PCI設(shè)備在PCI總線上發(fā)起的DMA讀命令，通過(guò)區(qū)別命令 是Memory Read、 Memory Read Line和Memory Read Multiple來(lái)判斷PCI i殳 備需要多少數(shù)據(jù)， 一般Memory Read和Memory Read Line只取一個(gè)處理器 接口讀操作返回的數(shù)據(jù)，也即一個(gè)Cadie(高速緩存)行的數(shù)據(jù)32字節(jié)，Memory Read Multiple取多個(gè)Cache行的數(shù)據(jù)。在我們的實(shí)現(xiàn)中，使用TAG0一O為1 來(lái)指示需要多個(gè)Cache行的數(shù)據(jù)，TAGO—O為0指示需要一個(gè)Cache行的數(shù) 據(jù)。圖4是有TAGN—O指示PCI橋的Wishbone主設(shè)備讀數(shù)據(jù)長(zhǎng)度時(shí)，PCI DMA讀需要64字節(jié)數(shù)據(jù)的延時(shí)示意圖。
以上所述僅是本發(fā)明的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出，對(duì)于本技術(shù)領(lǐng)域的普 通技術(shù)人員來(lái)說(shuō)，在不脫離本發(fā)明原理的前提下，還可以做出若干改進(jìn)和潤(rùn) 飾，這些改進(jìn)和潤(rùn)飾也應(yīng)視為本發(fā)明的保護(hù)范圍。
權(quán)利要求
1、一種Wishbone體系結(jié)構(gòu)中讀數(shù)據(jù)的方法，其特征在于，包括如下步驟主設(shè)備向從設(shè)備發(fā)出讀命令，所述讀命令的標(biāo)志位TAGN_O用于指示所需讀數(shù)據(jù)的長(zhǎng)度；主設(shè)備的TAGN_O連到從設(shè)備的TAGN_I；主設(shè)備從數(shù)據(jù)接口讀回所述長(zhǎng)度的數(shù)據(jù)；從設(shè)備將所述讀回?cái)?shù)據(jù)返回給主設(shè)備。
全文摘要
本發(fā)明提供一種Wishbone體系結(jié)構(gòu)中讀數(shù)據(jù)的方法，其特征在于，包括如下步驟主設(shè)備向從設(shè)備發(fā)出讀命令，所述讀命令的標(biāo)志位TAGN_O用于指示所需讀數(shù)據(jù)的長(zhǎng)度；主設(shè)備的TAGN_O連到從設(shè)備的TAGN_I；從設(shè)備從數(shù)據(jù)接口讀回所述長(zhǎng)度的數(shù)據(jù)；從設(shè)備將所述讀回?cái)?shù)據(jù)返回給主設(shè)備。與現(xiàn)有技術(shù)相比，本發(fā)明提供的Wishbone體系結(jié)構(gòu)中讀數(shù)據(jù)的方法，通過(guò)標(biāo)志位TAGN_O設(shè)定所需讀數(shù)據(jù)的長(zhǎng)度，使Wishbone從設(shè)備在接收讀命令時(shí)就知道主設(shè)備需要多少讀數(shù)據(jù)，從設(shè)備可以根據(jù)主設(shè)備需要的讀數(shù)據(jù)調(diào)整自己訪問(wèn)另外一個(gè)接口的行為，避免在背景技術(shù)中提到的對(duì)帶寬的浪費(fèi)和延時(shí)的增加。
文檔編號(hào)G06F13/38GK101101581SQ20071002541
公開(kāi)日2008年1月9日 申請(qǐng)日期2007年7月27日 優(yōu)先權(quán)日2007年7月27日
發(fā)明者斌 張, 胡明昌 申請(qǐng)人:江蘇中科龍夢(mèng)科技有限公司