專利名稱：基于高速處理器的jtag仿真信號(hào)增強(qiáng)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于電子學(xué)設(shè)計(jì)領(lǐng)域，具體是基于高速處理器的JTAG仿真信號(hào)增強(qiáng)電路。
背景技術(shù)：
JTAG接口是IEEE1149.1規(guī)定的一種邊界掃描協(xié)議，用于對(duì)IC器件的外部接口總線狀態(tài)進(jìn)行掃描。
近年來，隨著微處理器技術(shù)的發(fā)展，越來越多的處理器和邏輯器件采用JTAG接口作為其內(nèi)核與PC機(jī)通信的中介，并由此開發(fā)仿真器，實(shí)現(xiàn)處理器或可編程邏輯器件的在線仿真。比如FPGA，DSP，ARM，MIPS等專用處理器，都配備了專用于仿真器的JTAG接口。而且，對(duì)于DSP，F(xiàn)PGA，CPLD等器件，JTAG接口的仿真器是其唯一支持在線仿真與燒寫程序的工具。是以JTAG接口在DSP系統(tǒng)，嵌入式系統(tǒng)中都是不可或缺的標(biāo)準(zhǔn)接口。
然而，由于先進(jìn)微處理器一般都采用低功耗設(shè)計(jì)，JTAG接口的控制能力因而受到了很大程度的制約。IEEE1149.1規(guī)范本身也說明了JTAG調(diào)試線纜具有距離的限制。多數(shù)微處理器，比如ARM，DSP等，CPU對(duì)JTAG的控制都在10英寸的范圍內(nèi)。對(duì)一些用于高強(qiáng)度運(yùn)算的DSP器件，比如TMS320C6000系列DSP，開發(fā)商明確說明，JTAG接口和CPU之間的距離必須在6英寸范圍內(nèi)。
但是，很多場(chǎng)合下都要求在6英寸以外的范圍對(duì)處理器進(jìn)行硬件仿真調(diào)試和燒寫程序，因而JTAG接口的這種短距離特性嚴(yán)重束縛了處理器的使用場(chǎng)合和功能，也是無數(shù)DSP和嵌入式系統(tǒng)開發(fā)者為之棘手的一個(gè)問題。
對(duì)于長(zhǎng)距離的JTAG口使用，以及支持長(zhǎng)距離的JTAG仿真器，國(guó)內(nèi)尚無類似開發(fā)案例和相關(guān)產(chǎn)品。

發(fā)明內(nèi)容
本發(fā)明的目的在于，即針對(duì)以上問題，分析高速處理器JTAG接口的信號(hào)特征，以及其不能遠(yuǎn)距離調(diào)試的原因，提出一種基于高速處理器的JTAG仿真信號(hào)增強(qiáng)電路，解決JTAG不能加長(zhǎng)線纜這一困擾高速DSP工程師多年的問題。
本發(fā)明的主要內(nèi)容為基于高速處理器的JTAG仿真信號(hào)增強(qiáng)電路，包括有高速處理器的JTAG接口，仿真器的JTAG插頭，其特征在于所述的仿真器的JTAG插頭的TMS、TDI引腳分別正向接入總線驅(qū)動(dòng)器后與再接入高速處理器的JTAG引腳，仿真器的JTAG插頭的TMS、TDI引腳分別連接一個(gè)上拉電阻；所述的高速處理器的JTAG接口的TDO引腳正向接入總線驅(qū)動(dòng)器后再接入仿真器的JTAG插頭的TDO引腳；外加時(shí)鐘信號(hào)正向接入總線驅(qū)動(dòng)器后再接入仿真器的JTAG插頭的TCK-RET引腳，仿真器的JTAG插頭的PD引腳接源電壓。
本發(fā)明的工作原理根據(jù)高速信號(hào)的傳輸特征，承載信號(hào)的扁平電纜阻抗Rl可以下式計(jì)算Rl=87ξr+1.41ln(5.98h0.8ω+t)·l]]>傳輸線的傳播延遲trtr=850.475ξr+0.67·l]]>其中，定義對(duì)地高度為h，線寬為ω，線厚為t，有效相對(duì)介電常數(shù)為ξr，線長(zhǎng)度為l。
根據(jù)以上提出的等效模型，扁平電纜必然會(huì)有一定的能量損失。經(jīng)過實(shí)驗(yàn)驗(yàn)證，如果此能量損失占到CPU功耗的8％，JTAG信號(hào)將不可用。
另外，根據(jù)JTAG信號(hào)對(duì)時(shí)序的要求，信號(hào)必須滿足時(shí)序完整性方程T1≥tvalid+tflight+tsetup+CLKskew+CLKjittertvalid+tflight≥thold+CLKskew+CLKjitter上述各參數(shù)的解釋與定義定義JTAG協(xié)議的同步時(shí)鐘(或者說PC與高速處理器通過JTAG交換數(shù)據(jù)的時(shí)鐘頻率)為T1；定義信號(hào)所經(jīng)過的器件(比如驅(qū)動(dòng)器)的建立時(shí)間(即時(shí)鐘上升沿到達(dá)前，數(shù)據(jù)保持有效所需的時(shí)間)為tsetup；定義信號(hào)所經(jīng)過的器件(比如驅(qū)動(dòng)器)的保持時(shí)間(即時(shí)鐘上升沿到達(dá)后，數(shù)據(jù)保持有效所需的時(shí)間)為thold；定義信號(hào)在印刷板上的飛行時(shí)間(即信號(hào)傳輸?shù)臅r(shí)延)為tflight；定義信號(hào)的有效時(shí)間為tvalid；定義時(shí)鐘歪斜偏差為CLKskew；定義時(shí)鐘抖動(dòng)偏差為CLKjitter。
如果各個(gè)信號(hào)的線纜長(zhǎng)度不一，或者某些信號(hào)經(jīng)過了驅(qū)動(dòng)，可能造成以上兩個(gè)方程不滿足，打破JTAG接口信號(hào)的時(shí)序規(guī)則，同樣造成JTAG長(zhǎng)線纜接口信號(hào)的不可用。
對(duì)于以上所述的功耗問題，可以將信號(hào)線加驅(qū)動(dòng)，并將部分信號(hào)上拉，增強(qiáng)了處理器的驅(qū)動(dòng)能力。用外部時(shí)鐘來同步JTAG接口中的時(shí)鐘，對(duì)其起到校正的作用。
同時(shí)，因?yàn)榻?jīng)過驅(qū)動(dòng)的信號(hào)必須滿足限定的時(shí)序完整性，所以對(duì)驅(qū)動(dòng)器的選擇應(yīng)該有如下限定tsetup≤T1-tvalid-tflight-CLKskew-CLKjitterthold≤CLKskew+CLKjitter-tvalid-tflight發(fā)明的效果將以上在DSP系統(tǒng)中試驗(yàn)，完全可以解決JTAG線纜不能加長(zhǎng)的問題。
表1 DSP的普通型JTAG和增強(qiáng)型JTAG效果對(duì)比表

如表中所示，普通型JTAG接口在線纜拉長(zhǎng)時(shí)，源端電流急劇下降，在40cm線纜下，源端電流只有原來的64％，使JTAG不能正常工作。而對(duì)增強(qiáng)型JTAG而言，在線纜100cm時(shí)，源端電流只被下拉了0.01A。經(jīng)過測(cè)試，增強(qiáng)型線纜在l20cm時(shí)仍然可用。


圖1為本發(fā)明電路圖。
圖2為本發(fā)明TMS320C6713芯片的增強(qiáng)型JTAG接口電路圖。
具體實(shí)施例方式
以TI公司推出的高速浮點(diǎn)DSP芯片TMS320C6713為例。TMS320C6713主頻300MHZ，內(nèi)核電壓為1.2V，功耗1.1W，是典型的高速低功耗處理器。對(duì)其JTAG接口進(jìn)行測(cè)試，發(fā)現(xiàn)其與PC交換數(shù)據(jù)的速度因仿真器模式而異，一般性能的仿真器工作在80MHZ以上。
經(jīng)過調(diào)查，市面上所有的基于TMS320C6713的JTAG接口與處理器的距離均在10厘米以內(nèi)(即目前應(yīng)用的所有高速處理器，其仿真器與電路板之間的距離均在10厘米以內(nèi)，沒有發(fā)現(xiàn)有突破此距離的實(shí)例，嚴(yán)重束縛了高速處理器的應(yīng)用場(chǎng)合。這正是此增強(qiáng)模塊所要解決的問題)。用扁平線纜將JTAG接口延長(zhǎng)到20厘米，發(fā)系統(tǒng)電流被拉低，而且無法正常進(jìn)入仿真狀態(tài)，即目標(biāo)板無法與PC機(jī)通信。
TMS320C6713的JTAG接口有13根信號(hào)線，可以將其改為增強(qiáng)型JTAG接口。為增強(qiáng)DSP的輸出驅(qū)動(dòng)能力，將EMUO，EMU1，TMS，TDI上拉到3.3V(根據(jù)TTL電平特性，與仿真器接收的信號(hào)容限，以及電阻的標(biāo)稱值，其中上拉電阻R5，R6，R7，R8取4.7K歐姆)；用設(shè)置好的外部時(shí)鐘來同步JTAG協(xié)議中的時(shí)鐘；同時(shí)，對(duì)TMS，TDI，TDO和TCK_RET信號(hào)分別接沿信號(hào)傳輸方向的總線驅(qū)動(dòng)；并對(duì)長(zhǎng)線纜進(jìn)行端接，避免信號(hào)的反射。具體電路參見圖2。
其中，由于線纜在加長(zhǎng)時(shí)會(huì)有反射，所以需要端接?？紤]到高速處理器的源端驅(qū)動(dòng)能力過小，故采用始端串聯(lián)端接。根據(jù)式(5)中的計(jì)算，傳輸線的阻抗大約為30歐姆，所以取R1＝R2＝R3＝33歐姆即可。
權(quán)利要求
1.基于高速處理器的JTAG仿真信號(hào)增強(qiáng)電路，包括有高速處理器的JTAG接口，仿真器的JTAG插頭，其特征在于所述的仿真器的的JTAG插頭的TMS、TDI引腳分別正向接入總線驅(qū)動(dòng)器后與再接入高速處理器的JTAG引腳，仿真器的JTAG插頭的TMS、TDI引腳分別連接一個(gè)上拉電阻；所述的高速處理器的JTAG接口的TDO引腳正向接入總線驅(qū)動(dòng)器后再接入仿真器的JTAG插頭的TDO引腳；外加時(shí)鐘信號(hào)正向接入總線驅(qū)動(dòng)器后再接入仿真器的JTAG插頭的TCK-RET引腳，仿真器的JTAG插頭的PD引腳接源電壓。
全文摘要
本發(fā)明對(duì)高速低功耗處理器的JTAG接口和IEEE1149.1標(biāo)準(zhǔn)進(jìn)行了定量分析，并通過分析的結(jié)果，創(chuàng)新性地提出了增強(qiáng)型JTAG接口。利用提出的增強(qiáng)型JTAG接口的原理，對(duì)TMS320C6713的JTAG口進(jìn)行了增強(qiáng)型改造。改造后的JTAG接口可以支持長(zhǎng)達(dá)120cm的扁平線纜，達(dá)到了國(guó)內(nèi)先進(jìn)水平。增強(qiáng)型JTAG接口的設(shè)計(jì)，解決了高速低功耗處理器在遠(yuǎn)距離不能實(shí)時(shí)硬件仿真的難題，將會(huì)加大DSP、FPGA、ARM等處理器的應(yīng)用場(chǎng)合。本設(shè)計(jì)方案完全可用于DSP系統(tǒng)的遠(yuǎn)距離調(diào)試，對(duì)相關(guān)的嵌入式、FPGA系統(tǒng)設(shè)計(jì)，具有一定的參考價(jià)值。
文檔編號(hào)G06F13/40GK1996274SQ20061015596
公開日2007年7月11日 申請(qǐng)日期2006年12月25日 優(yōu)先權(quán)日2006年12月25日
發(fā)明者熊偉, 方勇華, 董大明, 李大成, 蘭天鴿 申請(qǐng)人:中國(guó)科學(xué)院安徽光學(xué)精密機(jī)械研究所