專利名稱：一種通過網(wǎng)絡遠程自動恢復cmos數(shù)據(jù)的方法和裝置的制作方法
技術領域：
本發(fā)明涉及一種恢復CMOS數(shù)據(jù)的方法和裝置，尤其涉及一種通過網(wǎng)絡遠程自動恢復CMOS數(shù)據(jù)的方法和裝置。
背景技術：
由于用戶在使用計算機的過程中產(chǎn)生的誤操作，或者受病毒的攻擊，經(jīng)常會導致CMOS中保存的信息混亂或丟失。而由此帶來的開機無顯示的故障率也非常高，通過對聯(lián)想維修數(shù)據(jù)的統(tǒng)計可知，在全部維修量中占到了5％。由于大部分個人電腦用戶的使用水平不足以完成通過跳線的方式清除CMOS中的數(shù)據(jù)，并恢復其初始值，因此，由于該問題導致的上門服務增加了計算機廠家和用戶的維護費用，同時還會降低用戶的滿意度。
雖然目前已有若干專利提供了免跳線的方式清除CMOS的方法，但是，這些方案都只能在用戶現(xiàn)場操作，而且在操作中仍然需要技巧性的工作。在易用性上仍然存在缺陷。

發(fā)明內容
本發(fā)明的目的就是提供一種可以遠程自動恢復CMOS數(shù)據(jù)的方法和裝置，使CMOS數(shù)據(jù)的恢復簡單易行。本發(fā)明采用如下技術方案實現(xiàn)本發(fā)明的目的本發(fā)明提供一種計算機遠程恢復CMOS數(shù)據(jù)的方法，其中所述計算機包括基板管理控制器BMC和一個用于存儲備份的CMOS數(shù)據(jù)的第一存儲器，該方法包括如下步驟1)遠端控制臺向BMC發(fā)出清除CMOS數(shù)據(jù)的指令；2)BMC控制CMOS清除電路清除CMOS RAM中的CMOS數(shù)據(jù)；3)當計算機啟動時，基本輸入輸出系統(tǒng)BIOS如果檢測到所述CMOSRAM中的CMOS數(shù)據(jù)被清除，則將所述第一存儲器中的CMOS數(shù)據(jù)寫入到所述CMOS RAM中。
所述清除CMOS RAM中的CMOS數(shù)據(jù)的步驟包括將CMOS RAM中的某個管腳的電位拉低。
所述將CMOS RAM中的某個管腳的電位拉低的步驟包括用BMC將一個管腳置位，該管腳使得一個開關導通，從而使CMOS RAM中的某個管腳上的電壓降低。
所述第一存儲器中的CMOS數(shù)據(jù)是預先燒制在所述存儲器中的。
所述CMOS RAM為計算機南橋芯片ICH中的內置靜態(tài)存儲器或專用CMOS存儲器。
本發(fā)明還提供一種計算機系統(tǒng)，包括基板管理控制器BMC和基本輸入輸出系統(tǒng)BIOS，其特征在于，該系統(tǒng)還包括第一存儲器和CMOS清除電路；所述第一存儲器，用于存儲備份的CMOS數(shù)據(jù)；所述CMOS清除電路，用于清除CMOS RAM中的CMOS數(shù)據(jù)；所述BMC，能夠控制所述CMOS清除電路清除所述CMOS RAM中的CMOS數(shù)據(jù)，所述BIOS，在計算機啟動時，如果檢測到所述CMOS RAM中的CMOS數(shù)據(jù)被清除，則將所述第一存儲器中的CMOS數(shù)據(jù)寫入到所述CMOS RAM中。
所述CMOS清除電路包括一個能將所述CMOS RAM的一個管腳的電壓拉低以清除CMOS數(shù)據(jù)的電路。
所述將CMOS RAM的一個管腳的電壓拉低的電路包括一個第一開關，所述BMC可以控制所述第一開關處于導通或斷開。
所述將CMOS RAM的一個管腳的電壓拉低的電路還包括一個第二開關，所述第二開關在所述計算機處于啟動狀態(tài)時為斷開，在關機狀態(tài)時為導通。
所述將CMOS RAM的一個管腳的電壓拉低的電路還包括一個手動開關，該手動開關為斷開狀態(tài)時，使得CMOS清除電路無法清除CMOS。
應用本發(fā)明的上述技術方案，當計算機因為CMOS數(shù)據(jù)混亂而不能啟動時，或系統(tǒng)管理員需要重新恢復CMOS中的初始數(shù)據(jù)時，可以通過網(wǎng)絡，由一臺遠程放置的客戶端(遠端控制臺)與被控制計算機的網(wǎng)絡芯片取得聯(lián)系，發(fā)送清除CMOS信息和重置CMOS初始數(shù)據(jù)的指令。
當清除CMOS數(shù)據(jù)的操作完成后，由控制電路給客戶端發(fā)送信息，表示遠程清除CMOS數(shù)據(jù)的動作已經(jīng)完成。然后，再由客戶端發(fā)出啟動計算機的指令，讓被控計算機啟動時恢復CMOS數(shù)據(jù)。


圖1為本發(fā)明的計算機系統(tǒng)結構圖；圖2為本發(fā)明中的清除CMOS的執(zhí)行電路圖。
具體實施例方式
本發(fā)明基于基板管理控制器BMC為核心的符合IPMI協(xié)議(IPMI2.0)的管理架構，當然也可以通過其他的智能芯片搭建。在本發(fā)明的實施例中采用BMC架構完成帶外的CMOS清除。參考圖1，本發(fā)明在現(xiàn)有技術方案的基礎上增加了第一存儲器和CMOS清除電路，BMC通過SMBUS(System ManagementBus)連接一個帶外NIC(網(wǎng)絡芯片，或稱網(wǎng)卡控制器)，通過此NIC可以實現(xiàn)同控制臺建立帶外的網(wǎng)絡連接。其中BMC和NIC等均是現(xiàn)有技術，所述CMOS清除電路與BMC的管腳和ICH(南橋芯片)連接，MCH和ICH的連接符合IA(intel architechture)架構(英特爾架構)，而ICH、BMC和第一存儲器是通過LPC總線連接。
該第一存儲器可以為非易失性存儲器，如FLASH存儲器，用于存儲備份的BIOS設置(CMOS數(shù)據(jù))，該BIOS設置相當于一種缺省BIOS設置，可以預先燒制在該第一存儲器中。其中，在本實施例中采用ICH芯片中的內部靜態(tài)存儲器作為CMOS RAM(互補金屬氧化物半導化隨機存儲器)，用于存儲CMOS數(shù)據(jù)(BIOS設置)，通常CMOS數(shù)據(jù)存儲在主板的南橋芯片里，容量只有256個字節(jié)。當然，也可以采用專門的CMOS RAM作為存儲CMOS數(shù)據(jù)的存儲芯片，同樣可以利用本發(fā)明的CMOS清除電路對CMOS RAM進行放電來輕易清除CMOS數(shù)據(jù)；在計算機處于關機狀態(tài)時，由5VSB(5V常被電壓)提供電源，保證BMC通過NIC與遠端的控制臺進行正常通信。
在本實施例中，通過設計一個OEM IPMI命令clearcmos，在遠端控制臺向計算機的BMC發(fā)出清除CMOS RAM(本實施例中CMOS RAM為ICH芯片中的內部靜態(tài)存儲器)中的CMOS數(shù)據(jù)的命令(clear cmos)，計算機的BMC接受此命令后進行解析，從用于控制CMOS清除電路的一個管腳(GPIO管腳)輸出控制信號，該控制信號控制CMOS清除電路清除在ICH芯片中的內部靜態(tài)存儲器中保存的CMOS數(shù)據(jù)。
下面結合圖2中的CMOS清除電路說明BMC執(zhí)行清除CMOS的原理。為了實現(xiàn)在電腦關機狀態(tài)清除CMOS數(shù)據(jù)，本發(fā)明的CMOS清除電路設計有帶電保護電路，使用戶在計算機啟動的情況下無法清除CMOS數(shù)據(jù)，圖2中的電磁開關K1當計算機在啟動狀態(tài)，由5V電源使得開關K1常開，使得無法清除CMOS數(shù)據(jù)。為此，必須選擇能夠代表220V電源保持連接狀態(tài)的信號，本案中選擇5V電源。5V電源是計算機電源在計算機處于啟動狀態(tài)時，220V電源提供輸出的電源。同時220V電源還提供5VSB(5V常備電源)，它同其他電源輸出如3V、5V和12V不同，為單獨輸出，如果5VSB沒有輸出，那么可以表明沒有提供電源220V電源，該5VSB用于為BMC和NIC等提供電源。
為說明5VSB和220W電源之間的關系，簡要解釋ATX電源規(guī)格。該規(guī)格是由Intel公司提出的，被廣泛應用的工業(yè)標準。以ATX電源為例，其常備電源(standby power)5VSB為一個直流5V的電源，最大可以提供0.7A(安培)的輸出電流，以便在系統(tǒng)關機的狀態(tài)下驅動電腦系統(tǒng)中的基本電源管理。而本發(fā)明就是利用此類可提供主要電源和備用電源的電源裝置來完成遠程清除CMOS數(shù)據(jù)。
ICH(計算機南橋芯片)內部靜態(tài)存儲器中的CMOS數(shù)據(jù)的保持和清除是通過兩個管腳來管理的ICH芯片的管腳VCCRTC是內部靜態(tài)存儲器的供電腳，只要電壓高于2V就可以維持住內部靜態(tài)存儲器存儲的內容，但是ICH芯片并不允許直接將VCCRTC管腳拉低到2V以下的方式來清除CMOS設置。清除CMOS設置需要通過ICH芯片的另外一個管腳RTCRST，只要將RTCRST管腳拉低到低電平有效，那么ICH就會清除掉其內部靜態(tài)存儲器中的內容，達到清除CMOS數(shù)據(jù)的目的。
在圖2中，ICH芯片的靜態(tài)存儲器的VCCRTC管腳的供電是由電池和3.3VSB共同完成的。在開機狀態(tài)以及連接交流220V電源關機狀態(tài)下，3.3VSB都是存在的，該3.3V常備電壓是由5VSB常備電壓經(jīng)過電壓調制而來的，在3.3VSB存在的情況下，ICH芯片內部靜態(tài)存儲器的電源由3.3VSB提供。當拔掉電源插座的時候，就不存在3.3VSB了，此時ICH芯片內部靜態(tài)存儲器由CMOS電池提供，這樣就保證了任何情況下CMOS數(shù)據(jù)都不會丟失。圖2中二極管D1和D2用于將3.3VSB電源與CMOS電池隔離。
如果需要清除CMOS設置內容，只需要將RTCRST管腳的電壓拉低到低電平有效的即可。圖中R1、R2、R4均為限流電阻，通過限流電阻R4將電容C1中的電荷放掉即可將RTCRST管腳的電壓拉低到低電平。阻值的設定是本領域普通技術人員的基本技能，這里就不再詳述；為了保證用戶在開機情況下避免執(zhí)行COMS清除動作，本發(fā)明通過一個電磁開關K1來保證，參考圖2。電磁開關K1為一個常閉電磁開關，在開機狀態(tài)220V電源產(chǎn)生5V電源，5V電源通過串聯(lián)一限流電阻R3為電磁開關K1供電，電磁開關處于斷開的狀態(tài)，這樣即使由BMC控制的電磁開關K2和手動開關K3都導通，也不會泄放電容C1的電荷，從而保證RTCRST管腳電壓始終為高，不會執(zhí)行CMOS數(shù)據(jù)的清除動作。除非在關機的情況下，開關K1和K3都導通，通過遠端控制臺向計算機的BMC發(fā)送清除CMOS數(shù)據(jù)的指令，BMC根據(jù)該指令產(chǎn)生一個GPIO信號，該GPIO信號施加到電磁開關K2上(BMC的一個GPIO管腳與電磁開關K2的一個控制端連接，產(chǎn)生一個GPIO信號就是將該GPIO管腳置位，產(chǎn)生一個控制電壓)，使電磁開關K2導通，才能泄放電容C1的電荷，拉低RTCRST管腳的電平，執(zhí)行CMOS清除動作。這里開關K2為常開的開關，而且也可以在開關K2上串聯(lián)一個限流電阻，該GPIO信號通過這個限流電阻施加到開關K2上。這里設置一個手動開關K3是為了防止非法清除CMOS數(shù)據(jù)的又一層保障，對于開關K1和K3并不是必需的，僅僅是為了更加安全起見才設置的開關，沒有這兩個開關，同樣可以清除CMOS數(shù)據(jù)，只是這樣操作時要更加小心，防止誤操作。
通過以上分析，BMC執(zhí)行清除CMOS的命令就好理解了，可以選擇BMC上一個GPIO管腳，連接到電磁開關K2的控制端，在接受到清除CMOS的命令后，BMC置位該GPIO管腳(相當于GPIO信號)，從而使電磁開關K2閉合，從而達到清除CMOS的動作。清除完CMOS數(shù)據(jù)后，BMC可以給遠端控制臺發(fā)送信息，表示遠程重置CMOS數(shù)據(jù)的動作已經(jīng)完成，這樣，遠端控制臺就可以控制計算機重新啟動了。
上面描述了CMOS數(shù)據(jù)的清除，下面描述CMOS數(shù)據(jù)的恢復，在本發(fā)明中同要需要對基本輸入輸出系統(tǒng)(BIOS)進行改進，計算機的啟動過程都是由BIOS程序控制的，在啟動過程中，BIOS會檢測CMOS數(shù)據(jù)的狀態(tài)，如果檢測到ICH中的CMOS數(shù)據(jù)被清除，則自動從第一存儲器將BIOS設置(CMOS數(shù)據(jù))導入到ICH中的靜態(tài)存儲器中。這樣，CMOS數(shù)據(jù)就得到了恢復，計算機也能正常工作了。
上述實施例采用的將CMOS數(shù)據(jù)存儲在ICH芯片中的內部靜態(tài)存儲器中，當然，也可以采用專門的CMOS RAM(互補金屬氧化物半導化隨機存儲器)作為存儲CMOS數(shù)據(jù)的存儲芯片，在該芯片中同樣具有供電管腳和可以采用拉低電位釋放CMOS數(shù)據(jù)的管腳，也可以與ICH芯片的內部靜態(tài)存儲器不同，采用拉低供電管腳電位的方式來清除CMOS數(shù)據(jù)，對于用于拉低管腳電位的方法和電路都是一些非常普通的方法和電路，本領域普通技術人員可以通過實際情況不需要花費創(chuàng)造性的勞動就可以利用各種泄流電路來完成拉低存儲器管腳的電位，這里就不再一一例舉了。
對于由BIOS控制將一個存儲器中的數(shù)據(jù)寫入到ICH芯片中的內部靜態(tài)存儲器或專門的CMOS RAM存儲器中的技術都可以通過軟件來實現(xiàn)，本領域普通技術人員不需要花費創(chuàng)造性的勞動就能實現(xiàn)，這里就不需要詳細的描述了，本發(fā)明要旨在于通過遠端控制臺的控制來清除CMOS RAM中的CMOS數(shù)據(jù)，然后將預先存儲在一個專門的存儲器中BIOS設置寫入到CMOS RAM中，達到恢復CMOS數(shù)據(jù)的目的。
上述實施例中開關K1和K2采用了電磁開關，但是并不限于此，還可以采用本領域技術人員所熟知的電子開關。上述實施例中采用了電容C1，但是本領域技術人員明白，只要限流電阻設置的合理，不需要電容C1，甚至可以不需要限流電阻R4，同樣可以拉低RTCRST管腳的電平，以實現(xiàn)清除CMOS數(shù)據(jù)的目的。
以上所述僅是本發(fā)明的優(yōu)選實施方式，應當指出，對于本技術領域的普通技術人員來說，在不脫離本發(fā)明原理的前提下，還可以作出若干改進和潤飾，這些改進和潤飾也應視為本發(fā)明的保護范圍。
權利要求
1.一種計算機遠程恢復CMOS數(shù)據(jù)的方法，其中所述計算機包括基板管理控制器BMC和一個用于存儲備份的CMOS數(shù)據(jù)的第一存儲器，該方法包括如下步驟1)遠端控制臺向BMC發(fā)出清除CMOS數(shù)據(jù)的指令；2)BMC控制CMOS清除電路清除CMOS RAM中的CMOS數(shù)據(jù)；3)當計算機啟動時，基本輸入輸出系統(tǒng)BIOS如果檢測到所述CMOSRAM中的CMOS數(shù)據(jù)被清除，則將所述第一存儲器中的CMOS數(shù)據(jù)寫入到所述CMOS RAM中。
2.根據(jù)權利要求1中所述的計算機遠程恢復CMOS數(shù)據(jù)的方法，其特征在于，所述清除CMOS RAM中的CMOS數(shù)據(jù)的步驟包括將CMOS RAM中的某個管腳的電位拉低。
3.根據(jù)權利要求2中所述的計算機遠程恢復CMOS數(shù)據(jù)的方法，其特征在于，所述將CMOS RAM中的某個管腳的電位拉低的步驟包括用BMC將一個管腳置位，該管腳使得一個開關導通，從而使CMOS RAM中的某個管腳上的電壓降低。
4.根據(jù)權利要求1至3中任一項所述的計算機遠程恢復CMOS數(shù)據(jù)的方法，其特征在于，所述第一存儲器中的CMOS數(shù)據(jù)是預先燒制在所述存儲器中的。
5.根據(jù)權利要求1至3中任一項所述的計算機遠程恢復CMOS數(shù)據(jù)的方法，其特征在于，所述CMOS RAM為計算機南橋芯片ICH中的內置靜態(tài)存儲器或專用CMOS存儲器。
6.根據(jù)權利要求4所述的計算機遠程恢復CMOS數(shù)據(jù)的方法，其特征在于，所述CMOS RAM為計算機南橋芯片ICH中的內置靜態(tài)存儲器或專用CMOS存儲器。
7.一種計算機系統(tǒng)，包括基板管理控制器BMC和基本輸入輸出系統(tǒng)BIOS，其特征在于，該系統(tǒng)還包括第一存儲器和CMOS清除電路；所述第一存儲器，用于存儲備份的CMOS數(shù)據(jù)；所述CMOS清除電路，用于清除CMOS RAM中的CMOS數(shù)據(jù)；所述BMC，能夠控制所述CMOS清除電路清除所述CMOS RAM中的CMOS數(shù)據(jù)，所述BIOS，在計算機啟動時，如果檢測到所述CMOS RAM中的CMOS數(shù)據(jù)被清除，則將所述第一存儲器中的CMOS數(shù)據(jù)寫入到所述CMOS RAM中。
8.根據(jù)權利要求7所述的計算機系統(tǒng)，其特征在于，所述CMOS清除電路包括一個能將所述CMOS RAM的一個管腳的電壓拉低以清除CMOS數(shù)據(jù)的電路。
9.根據(jù)權利要求8所述的計算機系統(tǒng)，其特征在于，所述將CMOS RAM的一個管腳的電壓拉低的電路包括一個第一開關，所述BMC可以控制所述第一開關處于導通或斷開。
10.根據(jù)權利要求9所述的計算機系統(tǒng)，其特征在于，所述將CMOS RAM的一個管腳的電壓拉低的電路還包括一個第二開關，所述第二開關在所述計算機處于啟動狀態(tài)時為斷開，在關機狀態(tài)時為導通。
11.根據(jù)權利要求9所述的計算機系統(tǒng)，其特征在于，所述將CMOS RAM的一個管腳的電壓拉低的電路包括一個手動開關，該手動開關為斷開狀態(tài)時，使得CMOS清除電路無法清除CMOS。
12.根據(jù)權利要求7至12中任一項所述的計算機系統(tǒng)，其特征在于，所述CMOS RAM為計算機南橋芯片ICH中的內置靜態(tài)存儲器或專用CMOS存儲器。
13.根據(jù)權利要求10所述的計算機系統(tǒng)，其特征在于，所述將CMOSRAM的一個管腳的電壓拉低的電路包括一個手動開關，該手動開關為斷開狀態(tài)時，使得CMOS清除電路無法清除CMOS。
全文摘要
本發(fā)明公開了一種計算機遠程恢復CMOS數(shù)據(jù)的方法和系統(tǒng)，其中所述系統(tǒng)包括BMC、一個用于存儲備份的CMOS數(shù)據(jù)的第一存儲器、用于清除CMOS RAM中的CMOS數(shù)據(jù)的CMOS清除電路，該方法包括如下步驟遠端控制臺向BMC發(fā)出清除CMOS數(shù)據(jù)的指令；BMC控制CMOS清除電路清除CMOS RAM中的CMOS數(shù)據(jù)；計算機啟動時，BIOS將所述第一存儲器中的CMOS數(shù)據(jù)寫入到所述CMOS RAM中。利用本發(fā)明的方案，可以遠程自動恢復CMOS數(shù)據(jù)，使CMOS數(shù)據(jù)的恢復簡單易行。
文檔編號G06F9/445GK101038563SQ20061006533
公開日2007年9月19日 申請日期2006年3月17日 優(yōu)先權日2006年3月17日
發(fā)明者李志杰, 周濤 申請人:聯(lián)想(北京)有限公司