專利名稱：橋接模塊、計算機系統(tǒng)與其初始化方法
技朮領(lǐng)域本發(fā)明為一種計算機系統(tǒng)，應(yīng)用于處理電子數(shù)據(jù)，特別是一種裝設(shè)橋接模塊于處理器插座，以串連總線的計算機系統(tǒng)。
背景技朮計算機系統(tǒng)上，最主要的組成部件為主機板，用以承載各電子零件，其中以處理器為最重要的組件，例如中央處理單元(Central Processing Unit；CPU)負責各種數(shù)據(jù)運算的主要工作，可以說是整個計算機系統(tǒng)的心臟也不為過。而為了因應(yīng)日趨復雜、精密的數(shù)據(jù)處理，單一個處理器往往顯得力不從心，為了因應(yīng)此一狀況，而有同一個主機板上，裝設(shè)兩個以上的處理器的多處理器系統(tǒng)的誕生。
以雙處理器系統(tǒng)為例，其主機板上會具有兩個處理器插座，可供兩個處理器插設(shè)，采用平行多任務(wù)處理的運算方式，提高其數(shù)據(jù)處理的效率。其中一種架構(gòu)為兩個處理器之間以總線通信，而每一個處理器會有對應(yīng)的一個芯片組(chipset)，同樣以總線來通信而用來執(zhí)行特定的功能。
然而，就是因為這樣的架構(gòu)，當雙處理器的主機板上僅僅插設(shè)一個處理器時，除了負載增加的問題之外，另一個空著的處理器插座所連接的芯片組相關(guān)功能，例如PCI橋接芯片所連接的各種PCI擴充卡功能，將無法使用，如此即造成相當大的不便與浪費。此種狀況經(jīng)常發(fā)生在將雙處理器的主機板，移去一個處理器以應(yīng)用于低運算需求的用途上；或者其中一個處理器因損壞而移除時。
一般而言，如要使用因為移除處理器而閑置的芯片組功能時，必須預先設(shè)置剩余處理器與該芯片組的連接。類似的作法可參考美國6618783專利提出的雙處理器系統(tǒng)，其可在原有的輸入/輸出處理器(I/O processor)無法運作時，讓已經(jīng)預先交叉互連(cross-coupled)的另一個輸入/輸出處理器，接管原來所連接的PCI輸入/輸出卡(I/O cards)的運作控制。
不過，預先設(shè)置的互連架構(gòu)無可避免的會增加線路布局上的復雜度。再者，當一個處理器插座閑置時，所連接的總線還要進一步處理，如果未進行總線中斷(bus termination)，持續(xù)傳送的信號因為未被接收，將在總線終端逆轉(zhuǎn)傳回原發(fā)送裝置，造成信號干擾；此情形在高速總線中更為嚴重。因此，預設(shè)互連架構(gòu)須配合總線中斷處理，事實上并非是一個最理想的方案。
另外，在多處理器系統(tǒng)如八處理器系統(tǒng)中，缺少處理器會中斷其它處理器間的連接，或者造成傳輸遲延(latency)的提高；受限于每個處理器既定的傳輸通道數(shù)量，先前提及的預先交叉互連技術(shù)并無法解決此問題。
設(shè)計一個橋接模塊安裝于處理器插槽，用以連結(jié)原本連結(jié)到同一處理器插槽的兩個總線，理論上是可行的。但是，計算機系統(tǒng)如何判斷處理器插座內(nèi)安裝的是處理器或橋接模塊，以及安裝此橋接模塊的計算機系統(tǒng)如何進行初始化程序的調(diào)整，仍是有待研究的議題。

發(fā)明內(nèi)容
針對上述問題，本發(fā)明提出一種計算機系統(tǒng)及其橋接模塊，可在不需額外增設(shè)處理器且不變動系統(tǒng)架構(gòu)的情況下，維持處理器與芯片組、處理器與輸入/輸出控制器或處理器與次系統(tǒng)間的通信。
根據(jù)本發(fā)明所提出的一種計算機系統(tǒng)，包括第一、第二處理器插座、第一、第二總線、處理器、橋接模塊與輸入/輸出控制器的指示接腳。其中第一總線電性連接第一、第二處理器插座；第二總線電性連接第二處理器插座；處理器插置于第一處理器插座，以電性連接第一總線；橋接模塊安裝于第二處理器插座，以電性連接第一、第二總線，使處理器透過第一總線與橋接模塊，電性連接第二總線；輸入/輸出控制器的指示接腳，則于橋接模塊安裝于第二處理器插座時，具有一預設(shè)電壓準位，以供計算機系統(tǒng)的基本輸出輸入系統(tǒng)辨識。
另外，本發(fā)明所提出的橋接模塊供安裝于主機板上的第二處理器插座，且第二處理器插座電性連接第一總線與第二總線，此橋接模塊包含電路板本體、橋接判斷觸件、接地觸件、第一與第二電性觸件。其中電路板本體供安裝于第二處理器插座；橋接判斷觸件與接地觸件，位于電路板本體上，以電路相互連接；第一、第二電性觸件，位于電路板本體上，供與第二處理器插座電性連接，以分別與該第一、第二總線構(gòu)成通連，且第一、第二電性觸件具有特定定義分別彼此對應(yīng)，并分別以電路連接構(gòu)成通連。
本發(fā)明更提出一種初始化方法供初始化上述計算機系統(tǒng)，此初始化方法透過計算機系統(tǒng)的基本輸入輸出系統(tǒng)執(zhí)行，其包含以下步驟首先，確認一輸入輸出控制器上的一指示接腳具有一預設(shè)電壓準位；接著，更新基本輸入輸出系統(tǒng)中的一協(xié)調(diào)超傳輸鏈路表及/或一非協(xié)調(diào)超傳輸鏈路表；最后，根據(jù)更新的協(xié)調(diào)超傳輸鏈路表及/或非協(xié)調(diào)超傳輸鏈路表執(zhí)行初始化程序。


圖1是為橋接模塊應(yīng)用于雙處理器計算機系統(tǒng)的實施例示意圖。
圖2A是為橋接模塊結(jié)合于處理器插座的分解示意圖。
圖2B是為橋接模塊結(jié)合于處理器插座的組合示意圖。
圖3是為橋接模塊的另一實施例示意圖。
圖4是為橋接模塊應(yīng)用于四處理器計算機系統(tǒng)的實施例示意圖。
圖5是為本發(fā)明應(yīng)用于雙處理器計算機系統(tǒng)的實施例示意圖。
圖6A是為本發(fā)明應(yīng)用于雙處理器計算機系統(tǒng)的另一實施例示意圖。
圖6B是為圖6A的局部放大示意圖。
圖7是為本發(fā)明的初始化方法的主要流程圖。
具體實施例方式
在說明本發(fā)明橋接模塊的初始化系統(tǒng)與方法前，首先對欲進行初始化的橋接模塊進行說明；為完整提出此橋接模塊，第1、4圖中均省略與辨識橋接模塊的相關(guān)部分、以及計算機系統(tǒng)初始化程序的調(diào)整部分。
請參閱圖1，于本發(fā)明的雙處理器計算機系統(tǒng)，提出有主機板40、第一總線31、第二總線32、第三總線33、處理器11、橋接模塊12。主機板40上包含有第一處理器插座41、第二處理器插座42與第一芯片組21、第二芯片組22，且處理器11裝設(shè)于第一處理器插座41上，而橋接模塊12取代另一處理器11裝設(shè)于第二處理器插座42上，間接的電性連接第一總線31及該第二總線32，進而使第一總線31與第二總線32構(gòu)成通連。其中，處理器11是為中央處理器(Central Processing Unit；CPU)；第一芯片組21與第二芯片組22可為北橋(north bridge)、南橋(southbridge)、整合南北橋的橋接芯片(bridge chip)或輸入/輸出橋接芯片(I/Obridge)。
第一總線31、第二總線32與第三總線33皆具有相同的數(shù)據(jù)傳輸協(xié)議(transmission protocol)，本質(zhì)上各總線皆為雙單向點對點傳輸鏈路(dualunidirectional point-to-point links)，譬如可為符合超傳輸(HyperTransport)規(guī)格的總線；此總線類型可應(yīng)用于處理器、芯片組、輸入/輸出控制器(I/O controller)或次系統(tǒng)(subsystem，通常為第二主機板，具有若干擴充總線或其它擴充功能)的數(shù)據(jù)傳輸。其中第一總線31位于第一處理器插座41與第二處理器插座42之間，使處理器11與橋接模塊12構(gòu)成電性連接。而第二總線32位于第二處理器插座42與芯片組22之間，連接橋接模塊12與芯片組22。而第三總線33位于第一處理器插座41與芯片組21之間，使處理器11與芯片組12構(gòu)成通信。因此，處理器11除了可通過第三總線33與第一芯片組21構(gòu)成通信而使用其功能外，更可透過第一總線31、橋接模塊12與第二總線32而與第二芯片組22構(gòu)成通信，而可再不需安裝第二個處理器的情況下，使用第二芯片組22的功能。
關(guān)于連接到第二處理器插座42的第一總線31與第二總線32的需求限制，除了二總線必須具有相同的數(shù)據(jù)傳輸規(guī)格之外，第一總線31與第二總線32對基本輸出/輸入系統(tǒng)(BIOS)而言是地位相等的(equal position)，在數(shù)據(jù)傳輸時無主次(master/slave)的區(qū)分。以超微公司(AMD)的OpteronTMMP處理器而言，其支持三組超傳輸?shù)目偩€，它們的地位對BIOS而言是平等的，并未限定哪個總線一定要連接另一個處理器、或連接芯片組。如此一來，第一總線31才可能在第二處理器插座42安裝處理器11的情況下，作為兩個處理器11之間的連結(jié)，并在安裝第二處理器插座42安裝橋接模塊12的時候，與第二總線32連接，作為第一處理器插座41的處理器11和芯片組22間的鏈路。
橋接模塊12可為電路板模塊，為了安裝于第二處理器插座42上，故，具有與處理器11相同的封裝(Package)，當然在不變動主機板40架構(gòu)下，第一處理器插座41與第二處理器插座42具有相同的規(guī)格，如特殊設(shè)計改變第二處理器插座42的規(guī)格，則橋接模塊12可不需要與處理器11具有相同規(guī)格，而僅需要能插設(shè)于第二處理器插座42且將特殊定義的腳位構(gòu)成連接即可。
請參閱圖2A、2B，橋接模塊12是為一個具有處理器封裝結(jié)構(gòu)的電路板模塊，其安裝于第二處理器插座42的底座421上，并受其上蓋422的卡臂423與底座421的卡鉤425固定。橋接模塊12的電路板本體(未標示)第一側(cè)面124具有突出的若干第一電性觸件121與若干第二電性觸件122，供插置于底座421上對應(yīng)的若干插孔424中；各插孔424中均埋設(shè)有電性觸件(圖未示)分別供電性連接第一電性觸件121與第二電性觸件122，至主機板40上的第一總線31及第二總線32(參考圖1)的連接導線(traces，圖未示)。各相對應(yīng)的第一電性觸件121與第二電性觸件122，則利用第二側(cè)面125的電路123連接，使第1圖的第一總線31及第二總線32可因而通連。第一、第二電性觸件121、122與連接的電路123的相對位置不予限定，電路123可位于相同或不同側(cè)面，在多層電路板技術(shù)的應(yīng)用下，電路123可不顯露于橋接模塊12表面。若以不變動第二處理器插座42為前提，第一電性觸件121與第二電性觸件122是為金屬接腳(pins)，且其間距(pitch)、長度、直徑皆與處理器11相同。當然，也可于第一側(cè)面設(shè)計具有整面的接腳(見圖3)，數(shù)量與處理器11相同，僅限制利用電路連接(circuit connection)即可。
圖2A、2B中所繪示第二處理器插座42僅為示意，并非限定橋接模塊12的應(yīng)用范圍、形態(tài)，其結(jié)構(gòu)是對應(yīng)具有接腳柵格數(shù)組(Pin Grid Array，PGA)封裝的橋接模塊12。若欲以橋接模塊取代平面柵格數(shù)組(Land Grid Array，LGA)封裝的處理器，橋接模塊即需具有平面柵格數(shù)組封裝的若干平面金屬接點(Pad)作為電性觸件，相反的，第二處理器插座的底座上，則需設(shè)有供連接上述金屬接點的若干突出的電性接件。
至于第一電性觸件121與第二電性觸件122的定義，以上述第一總線31與第二總線32為符合超傳輸(HyperTransport)規(guī)格的總線為例，則同樣也需符合超傳輸規(guī)格；第二處理器插座42上的電性接件亦是如此。實務(wù)上，處理器接腳具有特定之名稱及位置，以超微公司(AMD)的OpteronTMMP處理器而言，其中有三個區(qū)域的復數(shù)接腳，分別作為處理器所支持的三個總線的接腳位置。處理器插座上如插設(shè)為處理器，則三個總線皆可作用，然而，如果裝設(shè)為橋接模塊，則可選擇其中兩個總線加以運用，故僅需將其中二區(qū)的復數(shù)接腳，具有相同接腳定義的一一利用電路連接構(gòu)成連通即可，如此所定義的腳位即為第一電性觸件121與第二電性觸件122。必須補充的是，橋接模塊所能連接的總線數(shù)量，受限于處理器既定的傳輸端口數(shù)量；若處理器可支持三、四個以上的傳輸端口時，橋接模塊可連接其中一或多對總線。
為解釋上述狀況，請參閱圖4的四處理器計算機系統(tǒng)，安裝于兩個第二處理器插座42、42’的兩個橋接模塊12、12’，分別連接第一總線31、31’與第二總線32、32’，進而使兩個位于第一處理器插座41、41’的二處理器11、11’可彼此溝通。由于兩個處理器11、11’皆支持三個總線傳輸端口，因此可分別透過第三總線33、33’與兩個芯片組21、22通連。另外同時于本例提出的，是除了芯片組之外，橋接模塊可用于處理器間的連接。
相同的，八處理器以上的計算機系統(tǒng)也是相同的方式，再此不重復累述，但皆為與本發(fā)明相同的變化形式。再者，如將處理器間的傳輸遲延(Latency)定義為「任二處理器間的溝通所需經(jīng)過的最少總線數(shù)量」，則本發(fā)明中橋接模塊的取代可避免缺少處理器所造成的任何傳輸延遲；圖4中兩個處理器11的Latency未增反減，因為安裝橋接模塊進行初始化之后，橋接模塊12所連結(jié)的第一總線31與第二總線32，實質(zhì)上可視為同一總線，使Latency＝1。
本發(fā)明應(yīng)用的橋接模塊所連接的一對或多對總線，并不限定于為超傳輸規(guī)格；橋接模塊可應(yīng)用于任何具有相同的數(shù)據(jù)傳輸協(xié)議的雙單向、點對點傳輸總線，且各總線彼此間地位相等、不分主次。再者，橋接模塊除前述實施例提出其在二處理器間、處理器與芯片組間的溝通應(yīng)用之外，透過適當?shù)目偩€，亦可應(yīng)用于處理器與輸入/輸出控制器、或處理器與次系統(tǒng)間的橋接。
以下即說明具有上述橋接模塊的計算機系統(tǒng)與其初始化方法。
要是的BIOS(基本輸入輸出系統(tǒng))可辨認處理器插座中安裝的是橋接模塊還是處理器，可利用位于南橋芯片(Southbridge Chip)、軟盤控制器(FloppyDisk Controller)或總線橋接芯片(Bus bridge)等輸入/輸出控制器(I/Ocontroller)上的通用輸入/輸出(General Purpose Input/Output，GPIO)接腳作為指示接腳(Indicator Pin)，其電壓準位變化將可供BIOS區(qū)別橋接模塊與處理器。
請參閱圖5，于第二芯片組22具有一指示接腳220(如通用輸入輸出接腳)，其電性連接一針腳接頭(Pin header)221，此針腳接頭221具有至少兩個針腳(圖未示)供安裝跳接器(Jumper)222，且至少其中一個針腳接地、另一電性連接至通用輸入輸出接腳220。基本輸出輸入系統(tǒng)(BIOS)位于系統(tǒng)控制器50上，此系統(tǒng)控制器50可為BIOS專屬芯片(BIOS Chip)或內(nèi)建BIOS的特定功能控制器，例如軟盤控制器等輸入/輸出控制器；系統(tǒng)控制器50與第一、第二芯片組21、22電性連接，以便擷取BIOS所需的各類系統(tǒng)數(shù)據(jù)，包括通用輸入輸出接腳220的電壓準位狀態(tài)。
其中一種操作方式，是當橋接模塊12安裝于第二處理器插座42時，跳接器222安裝于針腳接頭221，使通用輸入輸出接腳220接地，即低電壓準位(Low)或“0”；而當處理器11安裝于第二處理器插座42時，跳接器222的安裝則使通用輸入輸出接腳220不接地，即高電壓準位(High)或“1”。兩種不同電壓準位(0/1)狀態(tài)，即能提供BIOS判別處理器11與橋接模塊12的方法。當然，針腳接頭221亦可連接至一高電壓(High Votage)，則判斷方式可能完全相反。
圖6A、6B提出另一種利用通用輸入輸出接腳的方式，圖中第二處理器插座42的插座判斷接腳420，例如供電接腳(Power Supply Pins)，連接第二芯片組22的指示接腳220。以AMD OpteronTMMP處理器為例，接腳VDDA對該處理器與其插座而言，原本用作“已過濾的鎖相回路供應(yīng)電壓”(Filtered PLL SupplyVotage)，當安裝此處理器時，處理器與插座的對應(yīng)接腳為高電壓準位“1”；本例中，將橋接模塊12對應(yīng)的接腳作為橋接判斷接腳126，以連結(jié)導線128作與接地接腳127的電路連接(in circuit connection)，此接地接腳127經(jīng)第二處理器插座42而接地，故安裝后橋接模塊12、第二處理器插座42的橋接判斷接腳126與插座判斷接腳420即為低電壓準位“0”。除了供電接腳，或已連接的、成對的超傳輸接腳之外，橋接模塊與處理器對應(yīng)的其它任何接腳，只要可通過接地而形成電壓準位差異，皆可作為判斷接腳。
雖然上述指示接腳均以第二芯片組為例，但實際上指示接腳可位于任意輸入輸出控制器上，且此輸入輸出控制器不必然與任一處理器透過總線連接。再者，橋接判斷接腳與接地接腳于平面柵格數(shù)組(Land Grid Array，LGA)封裝上的實現(xiàn)，即為電性接觸(Electrical Contact)或接點(Pad)，而不論接腳、電性觸點或接點，均屬電性觸件(Electrical Contact Member)的范疇，即橋接判斷接腳與接地接腳對熟習本項技藝者實屬橋接判斷觸件(Bridge-confirmingcontact member)與接地觸件(Ground Contact Member)。
除了應(yīng)用硬件方法之外，亦可直接透過BIOS對安裝于某個處理器插座的預設(shè)處理器，以及此插座所連接的芯片組進行偵測。一個簡單的確認程序如下若找到預設(shè)處理器，即進行正常初始化程序；在找不到預設(shè)處理器時，進一步偵測芯片組是否存在；如果該芯片組是存在的，代表已安裝橋接模塊，反之則代表處理器插座是空的。上述程序可作為備用的雙重確認程序。
以下說明對于安裝橋接模塊的計算機系統(tǒng)，如何進行初始化程序的調(diào)整，其特征在于總線的鏈路設(shè)定(Link Settings)。
對于圖5、6的雙處理器系統(tǒng)，并以AMD的系統(tǒng)架構(gòu)為例，處理器之間的超傳輸總線(HT Bus)被稱為協(xié)調(diào)超傳輸鏈路(coherent HT link，CHT Link)，而處理器與芯片組間的超傳輸總線則被稱為非協(xié)調(diào)超傳輸鏈路(non-coherent HTlink，NCHT Link)。BIOS主要是根據(jù)非協(xié)調(diào)超傳輸鏈路表(NCHT Link Table，下以NCHT鏈路表稱之)與協(xié)調(diào)超傳輸鏈路表(CHT Link Table，下以CHT鏈路表稱之)，對總線進行初始化程序。
當橋接模塊12取代預設(shè)處理器安裝至第二處理器插座42之后，由于偵測不到的預設(shè)處理器將被視為不存在(absent)，BIOS中既有的“協(xié)調(diào)超傳輸鏈路初始化程序代碼”(coherent HyperTransport link initialization code)將不程序化(program)第一總線31，因此CHT鏈路表不需更動。但NCHT鏈路表必須重新調(diào)整如下表一雙處理器系統(tǒng)橋接模塊時的NCHT鏈路表

表一的“NCHT起源節(jié)點”，是指某個總線的起點處理器編號；“NCHT鏈路1”代表第三總線33，“NCHT鏈路2”即第二總線32。圖5-6中，第三總線33的起源節(jié)點(source node)為處理器11，其代號為0，而原本第二處理器插座42中安裝的預設(shè)處理器編號為1；當安裝橋接模塊12之后，由于第一總線31與第二總線32具有相同的數(shù)據(jù)傳輸協(xié)議(如超傳輸規(guī)格)，二者可說是串連成一個總線，因此第二總線32的起源節(jié)點由預設(shè)處理器(代號1)改為處理器11(代號0)。
而關(guān)于“NCHT起點鏈路端口”，指示總線起點是使用起點節(jié)點的哪一個鏈路端口；例如AMD OpteronTMMP處理器具有編號0、1、2等三個超傳輸鏈路端口。表一“NCHT鏈路1”的“NCHT起點鏈路端口”為2，代表使用處理器11的鏈路端口編號為2?！癗CHT鏈路2”的“NCHT起點鏈路端口”原本為2，代表使用預設(shè)處理器的鏈路端口編號為2；安裝橋接模塊12時，變成第一總線31的起點所使用的處理器11的連接端口0。
至于“終點鏈路總線”與“終點鏈路端口”是與第一、第二芯片組21、22有關(guān)；由于安裝橋接模塊12對二者并無任何實質(zhì)的影響，因此設(shè)定無須做任何更動，“NCHT鏈路頻率”、“NCHT鏈路帶寬”等亦然。
換言之，對于第二總線32而言，安裝橋接模塊12’之后，初始化程序中僅需更新第二總線32于NCHT鏈路表中的起點信息；且此起點信息為第一總線31的起點節(jié)點編號與起點鏈路端口編號。
從周邊組件接口(Peripheral Component Interface)的角度，只要第二芯片組22保持相同的總線主機編號(Host Bus Number)，即“終點鏈路總線”保持不變，與第二芯片組22相關(guān)的輸入輸出裝置的登錄表(Register Table)仍可正常運作。
而就「進階組態(tài)與供電接口」(ACPI，Advanced Configuration and PowerInterface)的角度，第二芯片組22仍會被視為與第一芯片組21不相同的根裝置(Root Device)，因此進階組態(tài)與供電接口表仍維持不變。
換言之，就雙處理器系統(tǒng)而言，若其中一個處理器被橋接模塊所取代，需要調(diào)整的只有NCHT鏈路表的“NCHT起點節(jié)點”與“NCHT起點鏈路端口”，也就是將總線的起點信息，從預設(shè)處理器改成新起點處理器的起點信息。
但是，為方便說明，前面提出的NCHT鏈路表與CHT鏈路表，并非位于BIOS中程序代碼的原始型態(tài)；但對熟習本項技藝者，可輕易理解實務(wù)上的解決方案。
不過，對于圖4的四處理器系統(tǒng)，由于橋接模塊12、12’取代連接的都屬于CHT鏈路，因此CHT鏈路表需加以調(diào)整。
如以使用四個AMD OpteronTMMP處理器的系統(tǒng)為例表二四處理器系統(tǒng)預設(shè)的CHT鏈路表

表二中N0、N1、N2、N3代表編號處理器0、1、2、3個別所屬的鏈路端口編號，至于鏈路端口實質(zhì)是0、1或2，為避免與處理器編號混淆，在此不進一步列出實際數(shù)值。表二可看出第一總線31的起點為圖4中右上角的處理器11、終點為右下角第二處理器插座42的預設(shè)處理器(編號1)；第一總線31’的起點亦為右上角的處理器11、終點為左上角第二處理器插座42’的預設(shè)處理器(編號2)；第二總線32的起點為第4圖中右下角第二處理器插座42的預設(shè)處理器(編號1)、終點為左下角的處理器11’(編號3)；第二總線32’的起點為第4圖中左上角第二處理器插座42’的預設(shè)處理器(編號2)、終點為左下角的處理器11’(編號3)。
當安裝橋接模塊12與12’之后，CHT鏈路表需調(diào)整為表三四處理器系統(tǒng)安裝二橋接模塊時的CHT鏈路表

由于第一總線31與第二總線32串連成一個CHT鏈路，第一總線31’與第二總線32’亦然，于是二個處理器間僅存兩CHT鏈路。因處理器數(shù)量的減少，初始化時會進行處理器重新計數(shù)(Processor Re-enumeration)，所以表三處理器11’的編號將依重新計數(shù)結(jié)果由3改為1，終點鏈路端口也以N1表示；不過N0與N1各包含三個鏈路端口編號，兩條CHT鏈路使用的起點與終點鏈路端口并不相同。
綜而言之，在CHT鏈路表的更新程序中，首先需于CHT鏈路表中，串聯(lián)式合并(Serially Combining)第一總線31、31’與第二總線32、32’，串聯(lián)式合并亦即將第一總線31與第二總線32、第一總線31與第二總線32分別視為單一總線；其次，更新兩個合并后的單一總線的所有信息，特別是起/終點信息包括起點節(jié)點、起點鏈路端口兩個起點信息，終點節(jié)點、終點鏈路端口兩個終點信息皆須更新，而更新的起/終點信息為合并為兩個單一總線后個別的起/終點信息。
關(guān)于NCHT鏈路的部分，因橋接模塊12與12’并未連接任何NCHT鏈路，所以實質(zhì)上并無太大改變。
表四四處理器系統(tǒng)預設(shè)的NCHT鏈路表

表五四處理器系統(tǒng)安裝二橋接模塊時的NCHT鏈路表

因處理器數(shù)量的減少，初始化時進行處理器重新計數(shù)時，處理器11’的編號將由3改為1；不過“NCHT起點鏈路端口”雖然表五從N3改為N1，但實質(zhì)為同一鏈路端口，其編號不變。換言之，對于第三總線33與33’而言，安裝橋接模塊12與12’之后，僅需根據(jù)處理器重新計數(shù)的結(jié)果，更新NCHT鏈路表的節(jié)點編號。
請參閱圖7，綜合上述，本發(fā)明提出的具有橋接模塊的計算機系統(tǒng)初始化方法，主要流程如下首先為確認一特定輸入輸出控制器上的指示接腳具有一預設(shè)電壓準位(步驟S10)，如前述說明，此預設(shè)電壓準位可能為高(1)或低(0)；其次，即為更新基本輸入輸出系統(tǒng)中的一協(xié)調(diào)超傳輸鏈路表及/或一非協(xié)調(diào)超傳輸鏈路表(步驟S20)，即前述關(guān)于CHT鏈路表與NCHT鏈路表的更新；最后根據(jù)更新的協(xié)調(diào)超傳輸鏈路表及/或非協(xié)調(diào)超傳輸鏈路表執(zhí)行初始化程序(步驟S30)。
關(guān)于橋接模塊應(yīng)用于八處理器系統(tǒng)的情況，主要仍依循前述說明的方式進行初始化，只是過程更為復雜。
另外，有關(guān)路由表(Routing Table)及總線終止(Bus Termination)的修正，并非本發(fā)明需要討論的范疇，在此不予贅述；繁瑣的標準初始化程序中，本發(fā)明亦僅提及需調(diào)整部分，對熟習本項技藝者，以上說明足以輕易實現(xiàn)本發(fā)明。
權(quán)利要求
1.一種計算機系統(tǒng)，包含至少一第一處理器插座與至少一第二處理器插座；至少一第一總線，電性連接該第一處理器插座與該第二處理器插座；至少一第二總線，電性連接該第二處理器插座；至少一處理器，插置于該第一處理器插座，以電性連接該第一總線；其特征在于還，至少一橋接模塊，安裝于該第二處理器插座，以電性連接該第一總線及該第二總線，使該處理器透過該第一總線與該橋接模塊，電性連接該第二總線；至少一輸入輸出控制器的一指示接腳，于該橋接模塊安裝于該第二處理器插座時，具有一預設(shè)電壓準位，以供該計算機系統(tǒng)的一基本輸出輸入系統(tǒng)辨識。
2.根據(jù)權(quán)利要求1所述的計算機系統(tǒng)，其特征在于該橋接模塊更包含一橋接判斷接腳與一接地觸件，該橋接判斷接腳以電路連接該接地觸件。
3.根據(jù)權(quán)利要求2所述的計算機系統(tǒng)，其特征在于該第二處理器插座更包含一插座判斷接腳供電性連接該橋接判斷接腳，該插座判斷接腳以電路連接該輸入輸出控制器的該指示接腳。
4.根據(jù)權(quán)利要求2所述的計算機系統(tǒng)，其特征在于該橋接判斷接腳與該插座判斷接腳為供電接腳(Power Pin)。
5.根據(jù)權(quán)利要求2所述的計算機系統(tǒng)，其特征在于該接地觸件經(jīng)該第二處理器插座而接地。
6.根據(jù)權(quán)利要求1所述的計算機系統(tǒng)，其特征在于該輸入輸出控制器的該指示針腳以電路連接至一針腳接頭，該針腳接頭藉一跳接器控制該指示針腳的該預設(shè)電壓準位。
7.根據(jù)權(quán)利要求6所述的計算機系統(tǒng)，其特征在于該針腳接頭電路連接一高電壓或接地。
8.根據(jù)權(quán)利要求1所述的計算機系統(tǒng)，其特征在于該指示接腳為通用輸入輸出(General Purpose Input Output，GPIO)接腳。
9.根據(jù)權(quán)利要求1所述的計算機系統(tǒng)，其特征在于該預設(shè)電壓準位為高(High/1)或低(Low/0)。
10.根據(jù)權(quán)利要求1所述的計算機系統(tǒng)，其特征在于該基本輸出輸入系統(tǒng)嵌入于一系統(tǒng)控制器，該系統(tǒng)控制器以電路連接(circuit connection)該輸入輸出控制器以構(gòu)成通連。
11.根據(jù)權(quán)利要求1所述的計算機系統(tǒng)，其特征在于該橋接模塊具有與該處理器相同的封裝(Package)。
12.根據(jù)權(quán)利要求1所述的計算機系統(tǒng)，其特征在于該第一總線具有與該第二總線皆為雙單向點對點傳輸鏈路(dual unidirectional point-to-point links)，二者具有相同的傳輸協(xié)議，且于數(shù)據(jù)傳輸時無主次(master/slave)之分。
13.根據(jù)權(quán)利要求1所述的計算機系統(tǒng)，其特征在于該第一總線及該第二總線符合超傳輸(HyperTransport)規(guī)格。
14.根據(jù)權(quán)利要求1所述的計算機系統(tǒng)，其特征在于該橋接模塊具有接腳柵格數(shù)組(Pin Grid Array，PGA)封裝，或平面柵格數(shù)組(Land Grid Array，LGA)封裝。
15.根據(jù)權(quán)利要求1所述的計算機系統(tǒng)，其特征在于該橋接模塊具有與該處理器相同規(guī)格的若干第一電性觸件與若干第二電性觸件彼此連接，該等第一電性觸件與該等第二電性觸件分別電性連接該第一總線及該第二總線。
16.根據(jù)權(quán)利要求15所述的計算機系統(tǒng)，其特征在于該等第一電性觸件與該等第二電性觸件的定義，符合超傳輸規(guī)格。
17.一種橋接模塊，供安裝于一主機板上的一第二處理器插座，該第二處理器插座電性連接一第一總線與一第二總線，該橋接模塊包含一電路板本體，供安裝于該第二處理器插座；一橋接判斷接腳與一接地觸件，位于該電路板本體上，該橋接判斷接腳以電路連接該接地觸件；若干第一電性觸件，位于該電路板本體上，供與該第二處理器插座電性連接，以與該第一總線構(gòu)成通連；若干第二電性觸件，位于該電路板本體上，供與該第二處理器插座電性連接，以與該第二總線構(gòu)成通連；其特征在于該等第一電性觸件與該等第二電性觸件具有特定定義分別彼此對應(yīng)，并分別以電路連接構(gòu)成通連。
18.根據(jù)權(quán)利要求17所述的橋接模塊，其特征在于該第二處理器插座更包含一插座判斷接腳電性連接該橋接判斷接腳，該插座判斷接腳以電路連接一輸入輸出控制器的一通用輸入輸出接腳。
19.根據(jù)權(quán)利要求17所述的橋接模塊，其特征在于該橋接判斷接腳為供電接腳。
20.根據(jù)權(quán)利要求17所述的橋接模塊，其特征在于該接地觸件經(jīng)該第二處理器插座而接地。
21.根據(jù)權(quán)利要求17所述的橋接模塊，其特征在于該等第一電性觸件與該等第二電性觸件的定義，符合超傳輸規(guī)格。
22.根據(jù)權(quán)利要求17所述的橋接模塊，其特征在于該等第一電性觸件與該等第二電性觸件皆屬接腳柵格數(shù)組封裝，或皆屬平面柵格數(shù)組封裝。
23.根據(jù)權(quán)利要求17所述的橋接模塊，其特征在于該等第一電性觸件與該等第二電性觸件皆為突出的金屬接腳(Pin)，或皆為平面金屬接點(Pad)。
24.根據(jù)權(quán)利要求17所述的橋接模塊，其特征在于該第一總線具有與該第二總線皆為雙單向點對點傳輸鏈路，二者具有相同的傳輸協(xié)議，且于數(shù)據(jù)傳輸時無主次(master/slave)之分。
25.根據(jù)權(quán)利要求17所述的橋接模塊，其特征在于該第一總線及該第二總線符合超傳輸規(guī)格。
26.根據(jù)權(quán)利要求17所述的橋接模塊，其特征在于該第一總線連接至一第一處理器插座，該第一處理器插座安裝有一處理器。
27.一種計算機系統(tǒng)的初始化方法，透過該計算機系統(tǒng)的一基本輸入輸出系統(tǒng)執(zhí)行，其特征在于該計算機系統(tǒng)包含一處理器安裝于一第一處理器插座、以及一橋接模塊安裝于一第二處理器插座，且該第一處理器插座與該第二處理器插座間以一第一總線電性連接，而該第二處理器插座更電性連接一第二總線，該方法包含以下步驟確認一輸入輸出控制器上的一指示接腳具有一預設(shè)電壓準位；更新該基本輸入輸出系統(tǒng)中的一協(xié)調(diào)超傳輸鏈路表(CoherentHyperTransport Link Table)及/或一非協(xié)調(diào)超傳輸鏈路表(Non-CoherentHyperTransport Link Table)；根據(jù)更新的該協(xié)調(diào)超傳輸鏈路表及/或該非協(xié)調(diào)超傳輸鏈路表執(zhí)行初始化程序。
28.根據(jù)權(quán)利要求27所述的初始化方法，其特征在于該協(xié)調(diào)超傳輸鏈路表的更新步驟，更包含以下步驟串聯(lián)式合并(Serially Combining)該第一總線與該第二總線于該協(xié)調(diào)超傳輸鏈路表中。
29.根據(jù)權(quán)利要求28所述的初始化方法，其特征在于更包含以下步驟更新該協(xié)調(diào)超傳輸鏈路表中已合并的該第一總線與該第二總線的起/終點信息。
30.根據(jù)權(quán)利要求29所述的初始化方法，其特征在于更新的該起/終點信息為將該第一總線與該第二總線結(jié)合為單一總線后的起/終點信息。
3 1.根據(jù)權(quán)利要求29所述的初始化方法，其中該起/終點信息包含起點節(jié)點(Source Node)、起點鏈路端口(Source Link Port)、終點節(jié)點(Destination Node)與終點鏈路端口(Destination Link Port)。
32.根據(jù)權(quán)利要求27所述的初始化方法，其特征在于該非協(xié)調(diào)超傳輸鏈路表的更新步驟，更包含以下步驟更新該第二總線于該非協(xié)調(diào)超傳輸鏈路表中的起點信息。
33.根據(jù)權(quán)利要求32所述的初始化方法，其特征在于更新的該起點信息為該第一總線的起點節(jié)點與起點鏈路端口。
34.根據(jù)權(quán)利要求27所述的初始化方法，其特征在于該協(xié)調(diào)超傳輸鏈路表及/或該非協(xié)調(diào)超傳輸鏈路表的更新步驟，更包含以下步驟根據(jù)一處理器重新計數(shù)(Processor Re-enumeration)的結(jié)果，更新該協(xié)調(diào)超傳輸鏈路表及/或該非協(xié)調(diào)超傳輸鏈路表的節(jié)點編號。
全文摘要
本發(fā)明揭示了一種橋接模塊、計算機系統(tǒng)與其初始化方法，以輸入輸出控制器的指示接腳的預設(shè)電壓準位，判斷于計算機系統(tǒng)的處理器插座中所安裝者為橋接模塊或處理器，并于確認安裝橋接模塊時更新基本輸入輸出系統(tǒng)中的協(xié)調(diào)/非協(xié)調(diào)超傳輸鏈路表，并根據(jù)更新的協(xié)調(diào)/非協(xié)調(diào)超傳輸鏈路表執(zhí)行初始化程序。
文檔編號G06F9/445GK101046777SQ20061002514
公開日2007年10月3日 申請日期2006年3月28日 優(yōu)先權(quán)日2006年3月28日
發(fā)明者楊善凱, 丁蕾, 趙利劍 申請人:泰安電腦科技(上海)有限公司, 泰安電腦科技股份有限公司