專(zhuān)利名稱(chēng)：帶有流中數(shù)據(jù)加密/解密和糾錯(cuò)的存儲(chǔ)器系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明大體涉及存儲(chǔ)器系統(tǒng)，尤其涉及帶有流中數(shù)據(jù)加密/解密和糾錯(cuò)的存儲(chǔ) 器系統(tǒng)。背景技水移動(dòng)裝置市場(chǎng)正朝著包括內(nèi)容存儲(chǔ)的方向發(fā)展，從而通過(guò)產(chǎn)生更多數(shù)據(jù)交換來(lái)增加 平均收益，這就意味著，內(nèi)容在被存儲(chǔ)到移動(dòng)裝置上時(shí)必須受到保護(hù)。便攜式存儲(chǔ)裝置已在商業(yè)中使用了許多年。它們從一個(gè)計(jì)算裝置向另一計(jì)算裝置傳 送數(shù)據(jù)或存儲(chǔ)備份數(shù)據(jù)。較復(fù)雜的便攜式存儲(chǔ)裝置，例如便攜式硬盤(pán)驅(qū)動(dòng)器、便攜式快 閃存儲(chǔ)器盤(pán)和快閃存儲(chǔ)器卡，包括微處理器來(lái)對(duì)該存儲(chǔ)管理進(jìn)行控制。為保護(hù)存儲(chǔ)在便攜式存儲(chǔ)裝置中的內(nèi)容，所存儲(chǔ)的數(shù)據(jù)通常被加密，只有被授權(quán)的 用戶才允許將該數(shù)據(jù)解密。因?yàn)榇鎯?chǔ)在便攜式存儲(chǔ)裝置中的數(shù)據(jù)可能出現(xiàn)位的錯(cuò)誤，所以需要運(yùn)用糾錯(cuò)功能。 現(xiàn)行的糾錯(cuò)方案可能與帶有密碼化能力的便攜式存儲(chǔ)裝置不兼容，所以，需要有一種能 緩解此問(wèn)題的、改進(jìn)了的本地存儲(chǔ)裝置。發(fā)明內(nèi)容存儲(chǔ)在存儲(chǔ)單元中的數(shù)據(jù)可能因?yàn)樵S多原因而包含錯(cuò)誤。所以，通常當(dāng)讀取來(lái)自存 儲(chǔ)單元的數(shù)據(jù)時(shí)都要執(zhí)行糾錯(cuò)。糾錯(cuò)也可能檢測(cè)出數(shù)據(jù)流中錯(cuò)誤所處的位置。電路所執(zhí) 行的密碼化處理過(guò)程可能移動(dòng)數(shù)據(jù)流中位的位置，所以，如果密碼化處理過(guò)程中數(shù)據(jù)流 的位錯(cuò)誤沒(méi)被糾正，則所述位錯(cuò)誤所處位置上的信息在所述處理之后將不再準(zhǔn)確，使得 在執(zhí)行密碼化處理之后糾錯(cuò)也不可能。因此，本發(fā)明的一方面基于以下認(rèn)識(shí)，即，在電 路執(zhí)行任何密碼化處理之前，優(yōu)選先糾正在單元與密碼化電路之間傳遞的數(shù)據(jù)流中的位 錯(cuò)誤。優(yōu)選地，至少一個(gè)緩沖器用來(lái)存儲(chǔ)在單元與電路之間傳遞的數(shù)據(jù)流中的數(shù)據(jù)，并 且在電路對(duì)數(shù)據(jù)進(jìn)行密碼化處理之前任何被存儲(chǔ)在緩沖器或源自單元的數(shù)據(jù)錯(cuò)誤都要被 糾正。


圖1是用于說(shuō)明本發(fā)明的與主機(jī)裝置進(jìn)行通信的存儲(chǔ)器系統(tǒng)的框圖。圖2是圖1中存儲(chǔ)器系統(tǒng)的一些塊的框圖。圖3是更詳細(xì)說(shuō)明圖2中糾錯(cuò)緩沖器單元的優(yōu)選配置的電路圖。圖4是用于說(shuō)明本發(fā)明一個(gè)方面的優(yōu)選實(shí)施例的說(shuō)明圖2中系統(tǒng)操作的流程圖。為便于描述，在本申請(qǐng)案中，相同的組件用同一數(shù)字來(lái)標(biāo)示。
具體實(shí)施方式
圖1的框圖說(shuō)明了可以實(shí)現(xiàn)本發(fā)明的各方面的示范性存儲(chǔ)器系統(tǒng)。如圖1所示，存 儲(chǔ)器系統(tǒng)10包括中央處理單元(CPU) 12、緩沖器管理單元(BMU) 14、主機(jī)接口模 塊(HIM) 16、快閃接口模塊(FIM) 18、快閃存儲(chǔ)器20以及外圍存取模塊(PAM) 22。 存儲(chǔ)器系統(tǒng)10通過(guò)主機(jī)接口總線26和端口 26a與主機(jī)裝置24進(jìn)行通信。可為NAND 類(lèi)型的快閃存儲(chǔ)器20為主機(jī)裝置24提供數(shù)據(jù)存儲(chǔ)。CPU 12的軟件代碼也可存儲(chǔ)在快閃 存儲(chǔ)器20中。FIM 18通過(guò)快閃接口總線28和端口 28a連接到快閃存儲(chǔ)器20。 HIM 16 適于連接到主機(jī)系統(tǒng)，如，數(shù)碼相機(jī)、個(gè)人計(jì)算機(jī)、個(gè)人數(shù)字助理(PDA)、數(shù)字媒體播 放器、MP3播放器以及蜂窩電話或其它數(shù)字裝置。外圍存取模塊22選擇合適的控制器模 塊，例如FIM、 HIM和BMU以與CPU 12進(jìn)行通信。在一個(gè)實(shí)施例中，虛線框內(nèi)的系統(tǒng) 10的所有組件都可封閉在單個(gè)單元中，如封閉在存儲(chǔ)器卡或存儲(chǔ)器棒10'，且優(yōu)選是封 裝在存儲(chǔ)器卡或存儲(chǔ)器棒中。緩沖器管理單元14包括主機(jī)直接存儲(chǔ)器存取(HDMA) 32、快閃直接存儲(chǔ)器存取 (FDMA)控制器34、仲裁器36、緩沖器隨機(jī)存儲(chǔ)器(BRAM) 38和密碼引擎40。仲 裁器36是共享總線仲裁器，使得只有一個(gè)主導(dǎo)裝置(master)或發(fā)起器(initiator)(可 以是HDMA32、 FDMA 34或CPU 12)在任何時(shí)候都是活動(dòng)的，且從屬裝置(slave)或 目標(biāo)裝置(target)是BRAM 38。仲裁器負(fù)責(zé)將適當(dāng)?shù)陌l(fā)起器請(qǐng)求引導(dǎo)到BRAM 38。HDMA 32和FDMA 34負(fù)責(zé)傳輸于HIM 16、 FIM 18和BRAM 38或CPU隨機(jī)存取存儲(chǔ)器(CPU RAM) 12a之間的數(shù)據(jù)。HDMA32和FDMA34的操作是常規(guī)的，在此不必細(xì)述。BRAM 38用來(lái)緩沖在主機(jī)裝置24、快閃存儲(chǔ)器20和CPU RAM 12a之間進(jìn)行傳遞的數(shù)據(jù)。HDMA 32和FDMA 34負(fù)責(zé)在HIM 16/FIM 18和BRAM 38或CPU RAM 12a之間傳送數(shù)據(jù)以及 負(fù)責(zé)指示扇區(qū)傳送完成。如下面將會(huì)描述，F(xiàn)IM 18也有檢測(cè)從快閃存儲(chǔ)器20讀取的數(shù) 據(jù)中的錯(cuò)誤并當(dāng)錯(cuò)誤被發(fā)現(xiàn)時(shí)通知CPU 12的能力。 首先，當(dāng)來(lái)自快閃存儲(chǔ)器20的數(shù)據(jù)被主機(jī)裝置24所讀取時(shí)，存儲(chǔ)器20中的加密數(shù) 據(jù)通過(guò)總線28、 FIM 18、 FDMA 34、密碼引擎40而被提取，其中，所加密的數(shù)據(jù)在密 碼引擎40中被解密并存儲(chǔ)在BRAM38中。然后通過(guò)HDMA32、 HIM 16、總線26將所 解密的數(shù)據(jù)從BRAM 38發(fā)送到主機(jī)裝置24。從BRAM 38提取的數(shù)據(jù)也可在它傳遞至 HDMA32之前通過(guò)密碼引擎40再次被加密，這樣的話，發(fā)送至主機(jī)裝置24的所述數(shù)據(jù) 又被加密，但是，與存儲(chǔ)在存儲(chǔ)器20中的數(shù)據(jù)被解密的方法相比，被加密的密鑰和/或 算法是不同的。優(yōu)選地且在替代實(shí)施例中，在上面描述的處理中，由于在BRAM38中存 儲(chǔ)解密數(shù)據(jù)易使數(shù)據(jù)遭到未經(jīng)授權(quán)的存取，因此，不在BRAM38中存儲(chǔ)解密數(shù)據(jù)，而是 在來(lái)自于存儲(chǔ)器20的數(shù)據(jù)被發(fā)送至BRAM 38之前由密碼引擎40解密然后再加密。 BRAM 38中的加密數(shù)據(jù)接著像以前一樣被發(fā)送至主機(jī)裝置24。這就說(shuō)明了讀取過(guò)程中的 數(shù)據(jù)流。當(dāng)數(shù)據(jù)由主機(jī)裝置24寫(xiě)入至存儲(chǔ)器20時(shí)，數(shù)據(jù)流的方向被逆轉(zhuǎn)。舉例來(lái)說(shuō)，如果 未加密的數(shù)據(jù)由主機(jī)裝置通過(guò)總線26、 HIM 16、 HDMA32發(fā)送到密碼引擎40，這樣的 數(shù)據(jù)在其被存儲(chǔ)于BRAM 38中之前可由密碼引擎40加密。或者，未加密的數(shù)據(jù)也可存 儲(chǔ)在BRAM38中。然后，數(shù)據(jù)在其通向存儲(chǔ)器20的通道上被傳送到FDMA34之前被加 密。有鑒于所寫(xiě)入的數(shù)據(jù)要經(jīng)歷多級(jí)密碼化處理，優(yōu)選是密碼引擎40在所處理的數(shù)據(jù)存 儲(chǔ)在BRAM 38中之前來(lái)完成這樣的處理。雖然圖1中的存儲(chǔ)器系統(tǒng)IO包含快閃存儲(chǔ)器，該系統(tǒng)也可替代地包含其它類(lèi)型的非 易失性存儲(chǔ)器，例如磁盤(pán)，光學(xué)CD，以及所有其它類(lèi)型的可重寫(xiě)的非易失性存儲(chǔ)器系 統(tǒng)，上述各種優(yōu)點(diǎn)也同樣應(yīng)用于這樣的替代實(shí)施例。在替代的實(shí)施例中，優(yōu)選把該存儲(chǔ) 器及所述存儲(chǔ)器系統(tǒng)的剩余組件一起封裝在同一實(shí)體(存儲(chǔ)器卡或存儲(chǔ)器棒)中。糾錯(cuò)存儲(chǔ)在非易失性(如，快閃)存儲(chǔ)器中的數(shù)據(jù)可能損壞并包含錯(cuò)誤。為此，F(xiàn)IM 18 可包含糾錯(cuò)(ECC)電路102，它檢測(cè)來(lái)自存儲(chǔ)器20的數(shù)據(jù)流中哪個(gè)位或哪些位包含錯(cuò) 誤，包括在該位流中所述錯(cuò)誤的位置。圖2說(shuō)明了這一點(diǎn)，它是存儲(chǔ)器系統(tǒng)IOO的框圖， 用來(lái)說(shuō)明本發(fā)明另一方面。當(dāng)在位流中檢測(cè)到錯(cuò)誤時(shí)，F(xiàn)IM18向CPU12發(fā)送中斷信號(hào)， 并且電路102把有關(guān)錯(cuò)誤位的位置的信息發(fā)送至CPU 12。在沒(méi)有密碼特征的常規(guī)存儲(chǔ)器 系統(tǒng)中，由BRAM 38中的CPU糾正所述錯(cuò)誤。但是，如果在糾正之前，來(lái)自數(shù)據(jù)流的 數(shù)據(jù)首先進(jìn)行了密碼化處理，密碼化處理可能使在被處理的數(shù)據(jù)流中的數(shù)據(jù)位的位置和/ 或值發(fā)生變化，以使得密碼化處理后位錯(cuò)誤的位置和/或值可能不同于由電路102發(fā)送至 CPU12的位置和/或值。這就可能使得當(dāng)被密碼化處理的數(shù)據(jù)到達(dá)BRAM38時(shí)，糾錯(cuò)成 為不可能。本發(fā)明的一個(gè)方面就是源于以下認(rèn)識(shí)，即，在該數(shù)據(jù)被密碼化處理之前糾正 所檢測(cè)出的錯(cuò)誤，以避免出現(xiàn)這種問(wèn)題。錯(cuò)誤緩沖單元(EBU) 104用來(lái)存儲(chǔ)來(lái)自在BMU14與FIM18之間傳遞的數(shù)據(jù)流的 數(shù)據(jù)，這樣，當(dāng)CPU12接收到來(lái)自FIM18的、指示該數(shù)據(jù)流中有錯(cuò)誤存在的中斷時(shí)， CPU糾正EBU 104中而不是BRAM 38中的錯(cuò)誤。為糾正數(shù)字?jǐn)?shù)據(jù)，錯(cuò)誤的位在由電路 102檢測(cè)出錯(cuò)誤位置處只是被"掉轉(zhuǎn)"過(guò)來(lái)(即將"1"變成"0"且將"0"變成"l")。為減少當(dāng)錯(cuò)誤被檢測(cè)出時(shí)數(shù)據(jù)流中的中斷數(shù)量，可如圖3所示的那樣，在EBU 104 中使用兩個(gè)或兩個(gè)以上緩沖器。如圖3所示，使用兩個(gè)緩沖器104a和104b,其中，所述 兩個(gè)緩沖器之一通過(guò)FIM 18來(lái)接收來(lái)自存儲(chǔ)器20的數(shù)據(jù)，另一個(gè)通過(guò)BMU 14中的 FDMA34來(lái)發(fā)送數(shù)據(jù)至密碼引擎40。在圖3中，使用兩個(gè)開(kāi)關(guān)106a和106b。當(dāng)這兩個(gè) 開(kāi)關(guān)處于圖3所示的實(shí)線位置時(shí)，緩沖器104a提供數(shù)據(jù)給BMU 14而緩沖器104b從FIM 18接收數(shù)據(jù)。當(dāng)這兩個(gè)開(kāi)關(guān)處于如圖3所示的虛線位置時(shí)，緩沖器104b提供數(shù)據(jù)給BMU 14而緩沖器104a接收來(lái)自FIM 18的數(shù)據(jù)。每一緩沖器在存儲(chǔ)于其中的數(shù)據(jù)被發(fā)送至 BMU之前首先都被數(shù)據(jù)充滿。在數(shù)據(jù)從緩沖器104a和緩沖器104b發(fā)送或由它們接收時(shí)， CPU糾正它們中的錯(cuò)誤。用這種方式，唯一等待時(shí)間就是當(dāng)數(shù)據(jù)流開(kāi)始時(shí)填充兩個(gè)緩沖 器之一所需要的時(shí)間。在此之后，即使電路102已檢測(cè)出錯(cuò)誤，如果CPU糾錯(cuò)所需時(shí)間 與填充每一緩沖器所需時(shí)間相比較少的話，數(shù)據(jù)流中也將不會(huì)有中斷。如果糾正數(shù)據(jù)所花時(shí)間比填充緩沖器長(zhǎng)，則只有當(dāng)錯(cuò)誤被檢測(cè)出時(shí)數(shù)據(jù)流才會(huì)中斷， 當(dāng)檢測(cè)不出錯(cuò)誤時(shí)，數(shù)據(jù)流就會(huì)不中斷地流動(dòng)。連接EBU 104和FDMA 34的緩沖器空 的信號(hào)(未示出)向后者標(biāo)明，數(shù)據(jù)流被中斷，且再無(wú)數(shù)據(jù)可用。FDMA34和密碼引擎 40就會(huì)暫停，并等待數(shù)據(jù)流恢復(fù)。當(dāng)數(shù)據(jù)由主機(jī)裝置24寫(xiě)入到存儲(chǔ)器20時(shí)，可能不需要糾錯(cuò)，使得將需要繞過(guò)EBU。 這可通過(guò)開(kāi)關(guān)108來(lái)完成。當(dāng)開(kāi)關(guān)108閉合時(shí)，來(lái)自HIM 16的數(shù)據(jù)(未在圖2中完全示 出)就僅僅繞過(guò)這兩個(gè)緩沖器104a和104b。開(kāi)關(guān)108也可在旁路模式中閉合，其中，當(dāng) 從存儲(chǔ)器20讀取數(shù)據(jù)或?qū)?shù)據(jù)寫(xiě)入到存儲(chǔ)器20時(shí)就不需要密碼化處理。在此模式中， HDMA和FDMA直接連接到仲裁器36，就如密碼引擎40已從系統(tǒng)10中清除，并且數(shù) 據(jù)流也繞過(guò)了 EBU104和密碼引擎40。這也可通過(guò)使用開(kāi)關(guān)來(lái)完成。所以，在旁路模式 下，在CPU 12控制下的系統(tǒng)IOO中的邏輯電路(未示出)使得數(shù)據(jù)流繞過(guò)框40并使得 開(kāi)關(guān)108閉合。圖4的流程圖說(shuō)明了糾錯(cuò)過(guò)程。CPU 12在從主機(jī)裝置24接收讀取命令后開(kāi)始讀取 操作(橢圓150)。然后，它利用恰當(dāng)?shù)陌踩渲眯畔?lái)配置密碼引擎40，并配置BMU 14 來(lái)進(jìn)行讀取操作，以及其它參數(shù)，例如分配BRAM 38中的存儲(chǔ)空間以進(jìn)行操作(方框 152， 154)。例如，它也通過(guò)規(guī)定存儲(chǔ)器20中數(shù)據(jù)要被讀取的位置來(lái)配置FIM 18 (方框 156)。接著啟動(dòng)HDMA和FDMA引擎32和34。參見(jiàn)方框158。當(dāng)CPU接收到中斷， 它會(huì)檢査以確認(rèn)是否是FIM中斷(菱形160)。當(dāng)接收到FIM中斷，CPU檢査以確認(rèn)此 中斷是否是指示數(shù)據(jù)流中有一個(gè)或多個(gè)錯(cuò)誤的中斷(162)。如果指示了錯(cuò)誤，它就去糾 正緩沖器104a或/和104b中的錯(cuò)誤(164方框)，并返回來(lái)配置FIM 18以改變?cè)诖鎯?chǔ)器 20中下一步數(shù)據(jù)將被讀取的位置(方框156)。當(dāng)FIM中斷未指示數(shù)據(jù)流中的錯(cuò)誤，那 就意味著FIM己完成其操作，而CPU也返回到方框156來(lái)重新配置和重新啟動(dòng)FIM。如 果CPU檢測(cè)到的中斷不是FIM中斷，它就檢查以確認(rèn)是否是數(shù)據(jù)中斷結(jié)束(菱形166)。 如果確實(shí)如此，則所述讀取操作也就結(jié)束了 (橢圓168)。如果不是，此中斷就和數(shù)據(jù)的 密碼化處理不相關(guān)(即，時(shí)鐘中斷)，CPU 12對(duì)其維修(未示出)并返回到菱形160來(lái) 檢査中斷。對(duì)寫(xiě)入操作來(lái)說(shuō)，圖4只需略加修改。因?yàn)樵跀?shù)據(jù)寫(xiě)入到存儲(chǔ)器20時(shí)沒(méi)有對(duì)ECC 錯(cuò)誤的處理，所以，CPU12在寫(xiě)入操作時(shí)跳過(guò)菱形162和方框164中的過(guò)程。如果在寫(xiě) 入操作期間CPU 12接收到了 FIM中斷，這就意味著FIM已完成其操作，CPU也返回到 方框156，以重新配置FIM。除了此差異，寫(xiě)入操作和讀取操作基本一致。盡管上文已參照不同的實(shí)施例描述了本發(fā)明，但將了解，可在不脫離本發(fā)明的范圍 的情況下進(jìn)行變化和修改，本發(fā)明的范圍僅由附加的權(quán)利要求及其等同物限定。本文所 有的參考都以引用的方式并入本文中。
權(quán)利要求
1. 一種用于糾正存儲(chǔ)器系統(tǒng)中的數(shù)據(jù)的方法，所述存儲(chǔ)器系統(tǒng)包含非易失性存儲(chǔ)單元 和密碼化電路且用于存儲(chǔ)經(jīng)加密數(shù)據(jù)，所述方法包括使用所述電路對(duì)來(lái)自或到達(dá)所述單元的數(shù)據(jù)流中的數(shù)據(jù)執(zhí)行密碼化處理； 提供至少一個(gè)緩沖器來(lái)存儲(chǔ)在所述單元與所述電路的之間傳遞的數(shù)據(jù)流中的數(shù) 據(jù)；以及在所述電路對(duì)存儲(chǔ)在所述緩沖器中且源自所述單元的所述數(shù)據(jù)執(zhí)行密碼化處理 之前，糾正所述數(shù)據(jù)中的任何錯(cuò)誤。
2. 根據(jù)權(quán)利要求1所述的方法，其中所述糾正是響應(yīng)于指示來(lái)自所述單元并去往所述 電路的所述數(shù)據(jù)流中的數(shù)據(jù)存在一個(gè)或多個(gè)錯(cuò)誤的信號(hào)，使得所述糾正在所述數(shù)據(jù) 到達(dá)所述電路之前糾正所述一個(gè)或多個(gè)錯(cuò)誤。
3. 根據(jù)權(quán)利要求2所述的方法，所述系統(tǒng)包括兩個(gè)緩沖器，其用于存儲(chǔ)在所述單元與所述電路之間傳遞的所述數(shù)據(jù)流中的數(shù)據(jù)，所述方法進(jìn)一步包括使用所述兩個(gè)緩 沖器來(lái)交替地存儲(chǔ)數(shù)據(jù)和將所述數(shù)據(jù)從所述單元發(fā)送到所述電路。
4. 根據(jù)權(quán)利要求3所述的方法，其中當(dāng)向所述電路發(fā)送存儲(chǔ)在所述兩個(gè)緩沖器中的第二緩沖器中的數(shù)據(jù)時(shí)，所述使用存儲(chǔ)所述兩個(gè)緩沖器中的第一緩沖區(qū)中的數(shù)據(jù)。
5. —種用于存儲(chǔ)經(jīng)加密數(shù)據(jù)的存儲(chǔ)器系統(tǒng)，其包括-非易失性存儲(chǔ)單元；電路，其對(duì)來(lái)自或到達(dá)所述單元的數(shù)據(jù)流中的數(shù)據(jù)執(zhí)行密碼化處理； 至少一個(gè)緩沖器，其用于存儲(chǔ)在所述單元與所述電路之間傳遞的數(shù)據(jù)流中的數(shù) 據(jù)；以及控制器，其用于控制所述單元、所述至少一個(gè)緩沖器和所述電路，以在所述電路 對(duì)存儲(chǔ)在所述緩沖器中且源自所述單元的所述數(shù)據(jù)執(zhí)行密碼化處理之前糾正所述 數(shù)據(jù)中的任何錯(cuò)誤。
6. 根據(jù)權(quán)利要求5所述的系統(tǒng)，其中所述控制器響應(yīng)于指示來(lái)自所述單元并去往所述 電路的所述數(shù)據(jù)流中的數(shù)據(jù)存在一個(gè)或多個(gè)錯(cuò)誤的信號(hào)，并在所述數(shù)據(jù)到達(dá)所述電 路之前糾正所述一個(gè)或多個(gè)錯(cuò)誤。
7. 根據(jù)權(quán)利要求6所述的系統(tǒng)，其進(jìn)一步包括糾錯(cuò)電路，其檢測(cè)所述數(shù)據(jù)流中的錯(cuò)誤， 并當(dāng)檢測(cè)到所述數(shù)據(jù)流中的至少一個(gè)錯(cuò)誤時(shí)使所述信號(hào)被發(fā)送到所述控制器。
8. 根據(jù)權(quán)利要求5所述的系統(tǒng)，所述系統(tǒng)包括兩個(gè)緩沖器，其用于存儲(chǔ)在所述單元與 所述電路之間傳遞的所述數(shù)據(jù)流中的數(shù)據(jù)，其中所述兩個(gè)緩沖器用于交替地存儲(chǔ)數(shù) 據(jù)和將所述數(shù)據(jù)從所述單元發(fā)送到所述電路。
9. 根據(jù)權(quán)利要求8所述的系統(tǒng)，其中當(dāng)向所述電路發(fā)送存儲(chǔ)在所述兩個(gè)緩沖器中的第 二緩沖器中的數(shù)據(jù)時(shí)，數(shù)據(jù)正存儲(chǔ)在所述兩個(gè)緩沖器中的第一緩沖區(qū)中。
10. 根據(jù)權(quán)利要求5所述的系統(tǒng)，其中所述控制器使所述數(shù)據(jù)流中的數(shù)據(jù)以旁路模式繞 過(guò)交替的旁路路徑中的所述緩沖器和所述電路。
全文摘要
本發(fā)明改進(jìn)了存儲(chǔ)器系統(tǒng)的吞吐量，其中在最少地涉及任何控制器的情況下對(duì)數(shù)據(jù)流中的數(shù)據(jù)糾錯(cuò)進(jìn)行密碼化處理。為了執(zhí)行糾錯(cuò)，當(dāng)讀取來(lái)自所述存儲(chǔ)單元的數(shù)據(jù)時(shí)，在所述電路執(zhí)行任何密碼化處理之前，糾正在所述單元與所述密碼化電路之間傳遞的數(shù)據(jù)流中的數(shù)據(jù)的位錯(cuò)誤。所述糾錯(cuò)優(yōu)選發(fā)生在一個(gè)或多個(gè)用來(lái)緩沖所述密碼化電路與所述存儲(chǔ)器之間數(shù)據(jù)的緩沖器中，其中使用多個(gè)緩沖器來(lái)減少等待時(shí)間。
文檔編號(hào)G06F12/14GK101124545SQ200580048438
公開(kāi)日2008年2月13日 申請(qǐng)日期2005年12月21日 優(yōu)先權(quán)日2004年12月21日
發(fā)明者巴魯赫·B·科亨, 穆罕默德·R·伊斯蘭, 邁克爾·霍爾茨曼, 馬修·戴維森 申請(qǐng)人:桑迪士克股份有限公司