專利名稱：一種數(shù)據(jù)采集接口的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及數(shù)據(jù)采集技術(shù)，具體涉及一種超高速數(shù)據(jù)采集接口。
背景技術(shù)：
準(zhǔn)確快速地捕獲數(shù)據(jù)是計(jì)算機(jī)分析和處理的基礎(chǔ)，對(duì)模擬信號(hào)進(jìn)行數(shù)字化轉(zhuǎn)換是當(dāng)前應(yīng)用數(shù)字技術(shù)解決許多問(wèn)題的一個(gè)非常重要的步驟?，F(xiàn)有技術(shù)中，超高速數(shù)據(jù)獲取在瞬變信號(hào)分析、雷達(dá)、超聲探傷、質(zhì)譜分析、高速數(shù)字存儲(chǔ)示波器、以及數(shù)字圖像處理等方面應(yīng)用十分廣泛。對(duì)于一些需要處理高頻模擬信號(hào)的應(yīng)用中，為了能在一定要求下反映出原始信號(hào)的信息，就需要利用高速采樣技術(shù)對(duì)模擬信號(hào)進(jìn)行數(shù)字化處理。對(duì)模擬信號(hào)進(jìn)行數(shù)字化轉(zhuǎn)換是當(dāng)前應(yīng)用數(shù)字技術(shù)解決許多問(wèn)題的一個(gè)非常重要的步驟。
目前國(guó)內(nèi)開(kāi)發(fā)的A/D采集主要是低速、高精度的A/D。如某研究所開(kāi)發(fā)的GPS同步16位數(shù)據(jù)采集系統(tǒng)，雖然此系統(tǒng)的采樣精度較高，但它們所能達(dá)到的采樣頻率一般只有250kHz。還有臺(tái)灣某專門從事數(shù)據(jù)采集制作的公司(Adlink)開(kāi)發(fā)的系列數(shù)據(jù)采集板卡，這一系列產(chǎn)品他們稱之為超高速模擬信號(hào)輸入卡(Ultra-High Speed Analog Input Cards)，雖然它能提供256路通道，但它的采樣頻率也只有20MHz(分辨率是10bit，12bit)。國(guó)外大部分公司走的也是低速、高精度這條路，如quatech公司的DAQ-1201系列產(chǎn)品，它所能達(dá)到的最高采樣頻率為400kHz，精度為12bit。高水準(zhǔn)的產(chǎn)品如signatec公司的DA500A產(chǎn)品，最高采樣頻率達(dá)到了500MHz(分辨率也是8bit)，但它采用的是PCI結(jié)構(gòu)的系統(tǒng)平臺(tái)。在同類產(chǎn)品中還有一類比較特殊的應(yīng)用，那就是數(shù)字示波器中的數(shù)據(jù)采樣技術(shù)，此類應(yīng)用中采樣頻率能達(dá)到十幾個(gè)GHz。但是這類應(yīng)用中都是采用了專用的ASIC芯片技術(shù)，將多個(gè)ADC集成在一個(gè)芯片中并行工作以提高采樣頻率。這種做法不僅專業(yè)性很強(qiáng)，而且造價(jià)相當(dāng)昂貴，不適合于作普通用途的數(shù)據(jù)采集。
又如中國(guó)專利93110972.8“一種存儲(chǔ)設(shè)備的數(shù)據(jù)采集接口”和200410043813.5“基于CPLD和SDRAM的高速大容量數(shù)據(jù)采集系統(tǒng)”，前者主要是為提高采集速度、減小工作中的干擾對(duì)SCSI接口電路的改進(jìn)；后者是采用CPLD(Complex Programmable Logic Device)進(jìn)行高速數(shù)據(jù)采集卡的電路設(shè)計(jì)，實(shí)現(xiàn)可編程采樣時(shí)鐘和可編程的采樣長(zhǎng)度以及A/D轉(zhuǎn)換電路的可編程啟動(dòng)方式，主要是防止干擾的脈沖采集裝置。
由于應(yīng)用場(chǎng)合的不同，對(duì)超高速數(shù)據(jù)采集接口結(jié)構(gòu)要求和成本也不相同，而且由于設(shè)計(jì)上的特殊性，超高速數(shù)據(jù)采集系統(tǒng)的尋址，讀寫控制及數(shù)據(jù)轉(zhuǎn)移必須由硬件實(shí)現(xiàn)。系統(tǒng)對(duì)器件的選擇，印刷板布線均有較高的要求；現(xiàn)有的超高速數(shù)據(jù)采集接口結(jié)構(gòu)大都使用并行轉(zhuǎn)換型模數(shù)轉(zhuǎn)換器、高速數(shù)據(jù)緩沖存儲(chǔ)器及寬帶模擬電路，存在結(jié)構(gòu)復(fù)雜、成本較高的問(wèn)題。
綜上所述，目前的高速采樣接口及采樣系統(tǒng)多依靠進(jìn)口，或采用復(fù)雜的技術(shù)，不但價(jià)格昂貴，而且由于地域原因幾乎得不到任何售后服務(wù)；不適合于作普通用途的數(shù)據(jù)采集。
實(shí)用新型的內(nèi)容針對(duì)現(xiàn)有技術(shù)存在的上述不足，本實(shí)用新型的目的是提供一種結(jié)構(gòu)簡(jiǎn)單、成本低、適合于作普通用途的超高速數(shù)據(jù)采集接口。
本實(shí)用新型的目的是這樣實(shí)現(xiàn)的一種數(shù)據(jù)采集接口，其特征在于包括模擬緩沖器、高速模數(shù)轉(zhuǎn)換器、數(shù)據(jù)緩沖存儲(chǔ)器、地址發(fā)生器、時(shí)鐘電路及控制電路；模擬緩沖器連接高速模數(shù)轉(zhuǎn)換器；控制電路、地址發(fā)生器、數(shù)據(jù)緩沖存儲(chǔ)器和高速模數(shù)轉(zhuǎn)換器依次串連；時(shí)鐘電路控制連接控制電路；控制電路的控制端連接模擬緩沖單元和高速模數(shù)轉(zhuǎn)換器；模擬緩沖器和控制電路的輸入端為所述數(shù)據(jù)采集接口的輸入端，模數(shù)轉(zhuǎn)換器的輸出為數(shù)據(jù)采集接口的輸出。模擬信號(hào)經(jīng)模擬緩沖器處理后發(fā)送命令至高速模數(shù)轉(zhuǎn)換器后輸出至PC并行口；同時(shí)模擬信號(hào)經(jīng)控制電路、地址發(fā)生器對(duì)數(shù)據(jù)緩沖存儲(chǔ)器發(fā)送命令并讀/寫數(shù)據(jù)，數(shù)據(jù)緩沖存儲(chǔ)器與高速模數(shù)轉(zhuǎn)換器交換數(shù)據(jù)；控制電路由時(shí)鐘電路控制，控制電路還控制模擬緩沖單元和高速模數(shù)轉(zhuǎn)換器。
所述高速模數(shù)轉(zhuǎn)換器選用AD9048并行AD變換器。
本實(shí)用新型針對(duì)高速數(shù)據(jù)獲取這一目標(biāo)，以滿足在瞬變信號(hào)分析、雷達(dá)、超聲探傷、質(zhì)譜分析、高速數(shù)字存儲(chǔ)示波器、以及數(shù)字圖像處理等領(lǐng)域的應(yīng)用，考慮到此類應(yīng)用領(lǐng)域?qū)Σ蓸泳鹊囊话阋?，選取適當(dāng)?shù)哪?shù)轉(zhuǎn)換芯片，主要考慮了硬件的性能價(jià)格比。所以無(wú)論從性價(jià)比還是從技術(shù)保障方面來(lái)說(shuō)，本實(shí)用新型披露的這種超高速數(shù)據(jù)采集接口都有極好的開(kāi)發(fā)前景，它是針對(duì)上述領(lǐng)域內(nèi)對(duì)數(shù)據(jù)采樣的高采樣頻率而已設(shè)計(jì)的一種通用性好的計(jì)算機(jī)數(shù)據(jù)采集裝置，效益可觀。
相比現(xiàn)有技術(shù)，本實(shí)用新型具有如下特點(diǎn)1、采用美國(guó)Analog Desive公司的模數(shù)轉(zhuǎn)換芯片AD9048，該器件工藝較成熟，性能可靠，價(jià)格也較低；2、簡(jiǎn)明的設(shè)計(jì)結(jié)構(gòu)，十分便于系統(tǒng)的擴(kuò)展和升級(jí)；3、本接口的主要指標(biāo)采樣頻率32MHz，數(shù)據(jù)精度為8位，緩沖儲(chǔ)存器128K字節(jié)；4、模擬前端由一視頻運(yùn)放AD848接成反相放大器構(gòu)成，單位增益帶寬達(dá)到175MHz，具有十分良好的直流特性；
5、AD9048的模擬輸入范圍為(0～-2)V，為了保證器件的實(shí)際輸入不超過(guò)額定值，線路中加入了由二只肖特基二極管組成的鉗位電路；6、運(yùn)放LM741及2N3906構(gòu)成的電流擴(kuò)展型恒壓源提供AD變換器之參考電壓；7、系統(tǒng)之?dāng)?shù)據(jù)緩沖器由一單片1M位CMOS靜態(tài)RAM MT5C1008組成，尋訪時(shí)間僅為20ns；8、系統(tǒng)的地址發(fā)生器由五片高速加減法計(jì)數(shù)器擔(dān)任，時(shí)鐘由一單片32MHz晶體震蕩器提供，系統(tǒng)的讀寫操作由若干門電路實(shí)現(xiàn)。


圖1是本實(shí)用新型的原理方框圖。
圖2是本實(shí)用新型一具體實(shí)施方式
電路原理圖。
圖3是AD9048的內(nèi)部功能結(jié)構(gòu)圖。
圖4是AD9048的引腳分布圖。
圖5是MT5C1008之引腳分布圖。
圖6是電視信號(hào)峰值圖。
具體實(shí)施方式
如圖1所示，超高速數(shù)據(jù)采集接口主要包括模擬緩沖單元1、高速模數(shù)轉(zhuǎn)換器2、數(shù)據(jù)緩沖存儲(chǔ)器3、地址發(fā)生器4、時(shí)鐘5及控制電路6六個(gè)功能部分，模擬緩沖器1連接高速模數(shù)轉(zhuǎn)換器2；控制電路6、地址發(fā)生器4、數(shù)據(jù)緩沖存儲(chǔ)器3和高速模數(shù)轉(zhuǎn)換器2依次串連；時(shí)鐘電路5控制連接控制電路6；控制電路6的控制端連接模擬緩沖單元1和高速模數(shù)轉(zhuǎn)換器2；模擬緩沖器1和控制電路6的輸入端為所述數(shù)據(jù)采集接口的輸入端，模數(shù)轉(zhuǎn)換器2的輸出為數(shù)據(jù)采集接口的輸出端。
模擬信號(hào)經(jīng)模擬緩沖單元1還包括延時(shí)電路和觸發(fā)器等。模擬信號(hào)經(jīng)模擬緩沖器1處理后發(fā)送命令至高速模數(shù)轉(zhuǎn)換器2后輸出至PC并行口(To PC Parallet Intertace)；同時(shí)模擬信號(hào)經(jīng)控制電路6、地址發(fā)生器4對(duì)數(shù)據(jù)緩沖存儲(chǔ)器3發(fā)送命令并讀/寫數(shù)據(jù)，數(shù)據(jù)緩沖存儲(chǔ)器3與高速模數(shù)轉(zhuǎn)換器2交換數(shù)據(jù)；控制電路6由時(shí)鐘電路5控制，控制電路6還控制模擬緩沖單元1和高速模數(shù)轉(zhuǎn)換器2。
如圖2所示，本實(shí)用新型模擬前端由一視頻運(yùn)放AD848接成反相放大器構(gòu)成，AD848之單位增益帶寬達(dá)到達(dá)175MHz，同時(shí)AD848具有十分良好的直流特性。模擬前端放大器的增益設(shè)計(jì)為-2。系統(tǒng)的核心元件AD變換器選用AD9048并行AD變換器。AD9048為Analog Devices公司較早期開(kāi)發(fā)的8位視頻ADC。該器件工藝較成熟，性能可靠，價(jià)格也較低，其主要技術(shù)指標(biāo)為35MHz最高轉(zhuǎn)換率，8位精度，線性度優(yōu)于0.75LSB，所有數(shù)字輸出、入均TTL兼容。考慮到此類應(yīng)用領(lǐng)域?qū)Σ蓸泳鹊囊话阋?，故主要考慮了硬件的性能價(jià)格比來(lái)選取的模數(shù)轉(zhuǎn)換芯片AD9048。圖3和圖4為AD9048的內(nèi)部功能結(jié)構(gòu)及引腳分布圖。AD9048的模擬輸入范圍為(0～-2)V，為了保證器件的實(shí)際輸入不超過(guò)額定值，線路中加入了由二只肖特基二極管組成的鉗位電路。運(yùn)放LM741及2N3906構(gòu)成的電流擴(kuò)展型恒壓源提供AD變換器之參考電壓。
系統(tǒng)之?dāng)?shù)據(jù)緩沖器由一單片1M位CMOS靜態(tài)RAM MT5C1008組成。MT5C1008片上結(jié)構(gòu)為128KX8，32引腳DIP封裝。該片具有低功耗，高速之特征，尋訪時(shí)間僅為20ns。圖5為MT5C1008之引腳分布圖。系統(tǒng)的地址發(fā)生器由五片高速加減法計(jì)數(shù)器擔(dān)任，時(shí)鐘由一單片32MHz晶體震蕩器提供，系統(tǒng)的讀寫操作由若干門電路實(shí)現(xiàn)。
應(yīng)用例1瞬態(tài)脈沖捕獲在激光醫(yī)學(xué)儀器中常常需要對(duì)隨機(jī)性的快速脈沖進(jìn)行波形分析。準(zhǔn)確高精度地捕獲這些脈沖是實(shí)現(xiàn)分析的基礎(chǔ)。假設(shè)信號(hào)具有脈沖寬度5μs，發(fā)生頻率50/s，常規(guī)記錄技術(shù)很難記錄這類瞬態(tài)信號(hào)。本實(shí)用新型超高速數(shù)據(jù)采集接口可以有效地記錄這類信號(hào)。為了提高脈沖捕獲的效率，系統(tǒng)需要加裝一簡(jiǎn)單的硬件觸發(fā)裝置(參見(jiàn)圖1、圖2)。在數(shù)據(jù)采集前，由計(jì)算機(jī)對(duì)RS觸發(fā)器復(fù)位，RS觸發(fā)器輸出之高電平使超高速數(shù)據(jù)采集系統(tǒng)處于數(shù)據(jù)獲取狀態(tài)，系統(tǒng)對(duì)信號(hào)進(jìn)行32MHz的高速采樣。輸入信號(hào)同時(shí)進(jìn)入觸發(fā)裝置的域值比較器，若信號(hào)輸入低于設(shè)定域值，RS觸發(fā)器保持其高電平輸出，系統(tǒng)繼續(xù)采樣。當(dāng)輸入信號(hào)高于域值時(shí)，比較器輸出高電平。此高電平經(jīng)延時(shí)后強(qiáng)制RS觸發(fā)器輸出低電平，系統(tǒng)采樣因而中止。為了確保信號(hào)捕獲的完整性，延時(shí)時(shí)間應(yīng)大于輸入信號(hào)脈沖寬度。
應(yīng)用例2視頻圖像數(shù)字化視頻圖像數(shù)字化是實(shí)現(xiàn)數(shù)字圖像處理，目標(biāo)識(shí)別必不可少的技術(shù)手段。這一任務(wù)通常是由圖像數(shù)字化板擔(dān)任的。圖像數(shù)字化板實(shí)質(zhì)上是帶有板上存儲(chǔ)器的專用高速數(shù)據(jù)采集系統(tǒng)。其特殊性在于系統(tǒng)的數(shù)據(jù)采集與數(shù)字圖像的重建完全由板上特殊的硬件確定并受全視頻信號(hào)中的同步脈沖控制。本實(shí)用新型是一通用高速數(shù)字量化器，它也可用于對(duì)視頻圖像進(jìn)行量化。但是，由于該系統(tǒng)沒(méi)有專門的硬件，識(shí)別以及同步系統(tǒng)，數(shù)字圖像的重建必須通過(guò)軟件實(shí)現(xiàn)。
如圖6所示，典型的黑白全電視信號(hào)具有1V的峰值，其上部70％代表圖像灰度(1V白，0.3V黑)，低于0.3V為同步信號(hào)，對(duì)于625線電視系統(tǒng)，一幅完整的圖像由兩場(chǎng)各312.5線交疊而成。作每一幀圖像前面有一長(zhǎng)幀同步脈沖，這一信號(hào)的出現(xiàn)是一幅圖像開(kāi)始的標(biāo)志。為了獲得一幅完整的數(shù)字圖像，必須對(duì)高速數(shù)據(jù)采集系統(tǒng)進(jìn)行必要的擴(kuò)展。首先需對(duì)32MHz時(shí)鐘信號(hào)二分頻。這是因?yàn)闃?biāo)準(zhǔn)視頻信號(hào)之帶寬僅為6MHz，32MHz采樣頻率將造成不必要的存儲(chǔ)器浪費(fèi)。二分頻后的時(shí)鐘為16MHz，一幅圖像(包括同步信號(hào))需要至少640KB存儲(chǔ)器。原有板上存儲(chǔ)器128KB，因此需要增加四片靜態(tài)RAM MT5C1008。圖像的重建包括通過(guò)軟件對(duì)同步信號(hào)的識(shí)別并將數(shù)字化之象素重新分配給計(jì)算機(jī)相應(yīng)的顯示緩沖單元。由于同步信號(hào)與視頻信號(hào)均以數(shù)字化值的形式存儲(chǔ)，其識(shí)別比較簡(jiǎn)單。需要注意的是，原有的數(shù)字化圖像的長(zhǎng)度比應(yīng)根據(jù)不同的顯示器(EGA，VGA，SVGA)，進(jìn)行重新組織(插值，二次抽樣)。另外，重建圖像的有效灰度動(dòng)態(tài)范圍只有7位。對(duì)于黑白圖像，128級(jí)灰度已大大高于人眼灰度分辨能力。
權(quán)利要求1.一種數(shù)據(jù)采集接口，其特征在于包括模擬緩沖器(1)、高速模數(shù)轉(zhuǎn)換器(2)、數(shù)據(jù)緩沖存儲(chǔ)器(3)、地址發(fā)生器(4)、時(shí)鐘電路(5)及控制電路(6)；模擬緩沖器(1)連接高速模數(shù)轉(zhuǎn)換器(2)；控制電路(6)、地址發(fā)生器(4)、數(shù)據(jù)緩沖存儲(chǔ)器(3)和高速模數(shù)轉(zhuǎn)換器(2)依次串連；時(shí)鐘電路(5)控制連接控制電路(6)；控制電路(6)的控制端連接模擬緩沖單元(1)和高速模數(shù)轉(zhuǎn)換器(2)；模擬緩沖器(1)和控制電路(6)的輸入端為所述數(shù)據(jù)采集接口的輸入端，模數(shù)轉(zhuǎn)換器(2)的輸出為數(shù)據(jù)采集接口的輸出。
2.根據(jù)權(quán)利要求1所述的數(shù)據(jù)采集接口，其特征在于所述高速模數(shù)轉(zhuǎn)換器(2)選用AD9048并行AD變換器。
專利摘要一種數(shù)據(jù)采集接口，包括模擬緩沖器、高速模數(shù)轉(zhuǎn)換器、數(shù)據(jù)緩沖存儲(chǔ)器、地址發(fā)生器、時(shí)鐘及控制電路，模擬信號(hào)經(jīng)模擬緩沖器處理后發(fā)送命令至高速模數(shù)轉(zhuǎn)換器后輸出至PC并行口；同時(shí)模擬信號(hào)經(jīng)控制電路、地址發(fā)生器對(duì)數(shù)據(jù)緩沖存儲(chǔ)器發(fā)送命令并讀/寫數(shù)據(jù)，數(shù)據(jù)緩沖存儲(chǔ)器與高速模數(shù)轉(zhuǎn)換器交換數(shù)據(jù)；控制電路由時(shí)鐘電路控制，控制電路還控制模擬緩沖單元和高速模數(shù)轉(zhuǎn)換器。它具有設(shè)計(jì)結(jié)構(gòu)簡(jiǎn)明，便于系統(tǒng)的擴(kuò)展和升級(jí)；工藝成熟，性能可靠，價(jià)格較低等特點(diǎn)。
文檔編號(hào)G06F3/05GK2872468SQ200520009738
公開(kāi)日2007年2月21日 申請(qǐng)日期2005年8月5日 優(yōu)先權(quán)日2005年8月5日
發(fā)明者鄭潔, 李百戰(zhàn), 串禾 申請(qǐng)人:重慶大學(xué)