專(zhuān)利名稱(chēng)：多處理器系統(tǒng)的制作方法
技術(shù)區(qū)域本發(fā)明涉及具備多個(gè)處理器(processor)的多處理器系統(tǒng)。
背景技術(shù)：
下面參照?qǐng)D19～圖27，對(duì)作為已有的多處理器系統(tǒng)的具備網(wǎng)絡(luò)處理器和實(shí)時(shí)處理器的已有的多處理器系統(tǒng)進(jìn)行說(shuō)明。
圖19是具備網(wǎng)絡(luò)處理器和實(shí)時(shí)處理器的已有的多處理器系統(tǒng)的方框圖。
在圖19中，網(wǎng)絡(luò)處理器101是實(shí)現(xiàn)多處理器系統(tǒng)100的通信功能的處理器，連接在因特網(wǎng)等外部網(wǎng)絡(luò)執(zhí)行通信處理。例如網(wǎng)絡(luò)處理器101從網(wǎng)絡(luò)的WWW(環(huán)球網(wǎng))的站點(diǎn)等下載AV數(shù)據(jù)(音頻·視頻數(shù)據(jù))等。
實(shí)時(shí)處理器201是實(shí)現(xiàn)多處理器系統(tǒng)100的AV功能(取入音頻·視頻數(shù)據(jù)的功能)、顯示功能等的處理部，網(wǎng)絡(luò)處理部101對(duì)從外部網(wǎng)絡(luò)取得的AV數(shù)據(jù)進(jìn)行譯碼處理，并進(jìn)行顯示等。
網(wǎng)絡(luò)處理用CPU(中央運(yùn)算裝置)102對(duì)整個(gè)網(wǎng)絡(luò)處理部101進(jìn)行控制。實(shí)時(shí)處理用的CPU202控制整個(gè)實(shí)時(shí)處理部201。
主存儲(chǔ)器103中存儲(chǔ)CPU102對(duì)網(wǎng)絡(luò)處理部101進(jìn)行控制時(shí)使用的軟件。主存儲(chǔ)器203中存儲(chǔ)CPU202對(duì)實(shí)時(shí)處理部201進(jìn)行控制時(shí)使用的軟件。
CPU102讀出在主存儲(chǔ)器103中存儲(chǔ)的軟件，控制各種處理。CPU202讀出在主存儲(chǔ)器203中存儲(chǔ)的軟件，控制各種處理。
操作系統(tǒng)(OS)104是CPU102對(duì)網(wǎng)絡(luò)處理部101進(jìn)行控制用的軟件，存儲(chǔ)在主存儲(chǔ)器103。操作系統(tǒng)(OS)204是CPU202對(duì)實(shí)時(shí)處理部201進(jìn)行控制用的軟件，存儲(chǔ)在主存儲(chǔ)器203。
OS104安裝實(shí)現(xiàn)以TCP/IP協(xié)議為依據(jù)的通信步驟用的TCP/IP協(xié)議堆棧113。OS204安裝實(shí)現(xiàn)以TCP/IP協(xié)議為依據(jù)的通信步驟用的TCP/IP協(xié)議堆棧213。
網(wǎng)絡(luò)處理器101具有連接網(wǎng)絡(luò)處理器101和外部網(wǎng)絡(luò)用的網(wǎng)絡(luò)接口105。網(wǎng)絡(luò)接口用例如以太網(wǎng)(注冊(cè)商標(biāo))接口等實(shí)現(xiàn)。
OS104安裝網(wǎng)絡(luò)器件驅(qū)動(dòng)器115。網(wǎng)絡(luò)器件驅(qū)動(dòng)器115在TCP/IP協(xié)議堆棧113下面對(duì)網(wǎng)絡(luò)接口105進(jìn)行控制。網(wǎng)絡(luò)器件驅(qū)動(dòng)器利用例如以太網(wǎng)(注冊(cè)商標(biāo))器件驅(qū)動(dòng)器等實(shí)現(xiàn)。
公共存儲(chǔ)器301暫時(shí)存儲(chǔ)在網(wǎng)絡(luò)處理器101與實(shí)時(shí)處理器201之間進(jìn)行通信的數(shù)據(jù)。
利用網(wǎng)絡(luò)處理器101具有的總線接口106、實(shí)時(shí)處理器201具有的總線接口206、以及源極公共總線302，將網(wǎng)絡(luò)處理器101、實(shí)時(shí)處理器201、公共存儲(chǔ)器301相互連接。
公共總線具有302具有地址/數(shù)據(jù)線311。網(wǎng)絡(luò)處理器101利用總線接口106和地址/數(shù)據(jù)線311對(duì)公共存儲(chǔ)器301進(jìn)行數(shù)據(jù)訪問(wèn)。同樣，實(shí)時(shí)處理器201利用總線接口206和地址/數(shù)據(jù)線311對(duì)公共存儲(chǔ)器301進(jìn)行數(shù)據(jù)訪問(wèn)。
公共總線302具有中斷通知線314～317。中斷通知線314～317在網(wǎng)絡(luò)處理器101與實(shí)時(shí)處理器201之間傳遞中斷。
總線接口106具有發(fā)送完成通知輸出·接收完成通知輸入手段116，總線接口206具有發(fā)送完成通知輸出·接收完成通知輸入手段217。
發(fā)送完成通知輸出·接收完成通知輸入手段116將中斷信號(hào)輸出到中斷通知線314，從斷通知線315輸入信號(hào)，使CPU102發(fā)生中斷。
發(fā)送完成通知輸出·接收完成通知輸入手段217向中斷通知線317輸出中斷信號(hào)，從中斷通知線316輸入信號(hào)，使CPU202發(fā)生中斷。
又，總線接口106具有發(fā)送完成通知輸入·接收完成通知輸出手段117。發(fā)送完成通知輸入·接收完成通知輸出手段117從中斷通知線317輸入信號(hào)，使CPU102發(fā)生中斷，將中斷信號(hào)輸出到中斷通知線316。
總線接口206具有發(fā)送完成通知輸入·接收完成通知輸出手段216。發(fā)送完成通知輸入·接收完成通知輸出手段216從中斷通知線314輸入信號(hào)，使CPU202發(fā)生中斷，將中斷信號(hào)輸出到中斷通知線315。
OS104安裝假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器114。假想網(wǎng)絡(luò)器件114在TCP/IP協(xié)議堆棧113下面控制總線接口106，對(duì)與TCP/IP協(xié)議堆棧113的數(shù)據(jù)交換、對(duì)公共存儲(chǔ)器301的數(shù)據(jù)訪問(wèn)、中斷信號(hào)的輸入輸出進(jìn)行控制。
OS204安裝假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器214。假想網(wǎng)絡(luò)器件214在TCP/IP協(xié)議堆棧213下面控制總線接口206，對(duì)與TCP/IP協(xié)議堆棧213的數(shù)據(jù)交換、對(duì)公共存儲(chǔ)器301的數(shù)據(jù)訪問(wèn)、中斷信號(hào)的輸入輸出進(jìn)行控制。
還有，假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器用安裝與例如以太網(wǎng)(注冊(cè)商標(biāo))器件驅(qū)動(dòng)器相同的呼出I/F(函數(shù))的器件驅(qū)動(dòng)器等實(shí)現(xiàn)。
下面，利用圖20～圖25對(duì)這樣構(gòu)成的已有的多處理器系統(tǒng)100的動(dòng)作進(jìn)行說(shuō)明。但是在這里以網(wǎng)絡(luò)處理器101作為數(shù)據(jù)發(fā)送側(cè)，以實(shí)時(shí)處理器201作為數(shù)據(jù)接收側(cè)進(jìn)行說(shuō)明。
圖20表示發(fā)送側(cè)的網(wǎng)絡(luò)處理器101的假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器114與接收側(cè)的實(shí)時(shí)處理器201的假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器214的動(dòng)作流程。又，圖21表示發(fā)送側(cè)的網(wǎng)絡(luò)處理器101的假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器114與接收側(cè)的實(shí)時(shí)處理器201的假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器214的動(dòng)作順序。又，圖22～圖25是多處理器系統(tǒng)110的動(dòng)作的說(shuō)明圖。
發(fā)送側(cè)的網(wǎng)絡(luò)處理器101的假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器114在步驟2001中一旦從TCP/IP協(xié)議堆棧113接收發(fā)送請(qǐng)求，就在步驟2002經(jīng)由總線接口106和公共總線302將從TCP/IP協(xié)議堆棧113接收的發(fā)送數(shù)據(jù)寫(xiě)入公共存儲(chǔ)器301(參照?qǐng)D22(1))。
一旦寫(xiě)入結(jié)束，就假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器114在步驟2003控制發(fā)送完成通知輸出·接收完成通知輸入手段116，向中斷通知線314輸出發(fā)送完成的中斷信號(hào)(s-INT發(fā)送)，接收側(cè)的實(shí)時(shí)處理器201的發(fā)送完成通知輸入·接收完成通知輸出手段216在接收到上述發(fā)送完成的中斷信號(hào)之后(r-INT接收)，將接收開(kāi)始的中斷信號(hào)輸入到CPU20，使中斷發(fā)生，使假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器214起到(參照?qǐng)D23(2))。
假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器214在步驟2005中一旦輸入接收開(kāi)始的中斷信號(hào)，就在步驟2006中經(jīng)由公共總線302與總線接口206將寫(xiě)入于公共存儲(chǔ)器301的數(shù)據(jù)讀出，使TCP/IP協(xié)議堆棧213進(jìn)行處理(參照?qǐng)D24(3))。
一旦讀出完成，假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器214在步驟2007中就對(duì)發(fā)送完成通知輸入·接收完成通知輸出手段216進(jìn)行控制，將接收完成的中斷信號(hào)輸出到中斷通知線315(r-INT)。發(fā)送側(cè)的網(wǎng)絡(luò)處理器101的發(fā)送完成通知輸出·接收完成通知輸入手段116在接收到上述接收完成的中斷信號(hào)之后(s-INT)，將發(fā)送開(kāi)始的中斷信號(hào)輸入到CPU102使中斷發(fā)生(參照?qǐng)D25(4))。
假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器114在步驟2004一旦輸入發(fā)送開(kāi)始的中斷信號(hào)，就判斷為數(shù)據(jù)發(fā)送完成，從TCP/IP協(xié)議堆棧113，轉(zhuǎn)移到等待來(lái)自TCP/IP協(xié)議堆棧113的發(fā)送請(qǐng)求的狀態(tài)。
已有的多處理器系統(tǒng)反復(fù)進(jìn)行上述動(dòng)作，以從網(wǎng)絡(luò)處理器101對(duì)實(shí)時(shí)處理器201發(fā)送數(shù)據(jù)。例如，已有的多處理器系統(tǒng)反復(fù)進(jìn)行上述動(dòng)作，向?qū)崟r(shí)處理器201輸送網(wǎng)絡(luò)處理器101從WWW(環(huán)球網(wǎng))的站點(diǎn)等下載的AV數(shù)據(jù)(參照例如日本特表2001-524713號(hào)公報(bào)。)。
如上所述，在已有的多處理器系統(tǒng)中，為了從發(fā)送側(cè)向接收側(cè)發(fā)送數(shù)據(jù)，設(shè)置公共存儲(chǔ)器，發(fā)送側(cè)的處理器向公共存儲(chǔ)器寫(xiě)入發(fā)送數(shù)據(jù)，接收側(cè)的處理器從公共存儲(chǔ)器讀出發(fā)送數(shù)據(jù)。又，在已有的多處理器系統(tǒng)中，利用從發(fā)送側(cè)向接收側(cè)的輸出發(fā)送完成中斷信號(hào)的輸出動(dòng)作和接收側(cè)進(jìn)行的發(fā)送完成的中斷輸入檢測(cè)動(dòng)作、以及從接收側(cè)向發(fā)送側(cè)輸出接收完成的中斷信號(hào)的輸出動(dòng)作和發(fā)送側(cè)進(jìn)行的接收完成的中斷輸入檢測(cè)動(dòng)作，對(duì)公共存儲(chǔ)器進(jìn)行排斥控制。
接著，對(duì)其他已有的多處理器系統(tǒng)進(jìn)行說(shuō)明。圖26是已有的多處理器系統(tǒng)的方框圖。與根據(jù)圖19說(shuō)明的構(gòu)件對(duì)應(yīng)的構(gòu)件標(biāo)以相同的標(biāo)號(hào)并省略其說(shuō)明。該多處理器系統(tǒng)在具備多個(gè)實(shí)時(shí)處理器這一點(diǎn)上，與上述已有的多處理器系統(tǒng)不同。在這里，以具有兩個(gè)實(shí)時(shí)處理器A201a、B201b的情況為例進(jìn)行說(shuō)明。
在該多處理器系統(tǒng)100中，為了從一個(gè)網(wǎng)絡(luò)處理器101向兩個(gè)實(shí)時(shí)處理器A201a、B201b發(fā)送數(shù)據(jù)，設(shè)置比圖19所示的多處理器系統(tǒng)加倍的中斷通知線。又，在從網(wǎng)絡(luò)處理器101向?qū)崟r(shí)處理器A201a、B201b發(fā)送數(shù)據(jù)的情況下，發(fā)送側(cè)的假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器114在對(duì)具有接收側(cè)的實(shí)時(shí)處理器A201a、B201b的發(fā)送完成通知輸入·接收完成通知輸出手段216a、216b來(lái)的信號(hào)輸入全部進(jìn)行檢測(cè)之后，判定數(shù)據(jù)的發(fā)送完成，轉(zhuǎn)移到等待來(lái)自TCP/IP協(xié)議堆棧113的發(fā)送請(qǐng)求的狀態(tài)。
下面，利用圖27對(duì)這樣構(gòu)成的已有的多處理器系統(tǒng)100的動(dòng)作進(jìn)行說(shuō)明。但是，在這里以網(wǎng)絡(luò)處理器101作為數(shù)據(jù)發(fā)送側(cè)，以實(shí)時(shí)處理器A201a、B201b作為數(shù)據(jù)接收側(cè)進(jìn)行說(shuō)明。圖27表示發(fā)送側(cè)的網(wǎng)絡(luò)處理器101的假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器114與接收側(cè)的實(shí)時(shí)處理器A201a、B201b的假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器214a、214b的動(dòng)作流程圖。
發(fā)送側(cè)的網(wǎng)絡(luò)處理器101的假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器114一旦在步驟S2701從TCP/IP協(xié)議堆棧113接收到發(fā)送請(qǐng)求，就在步驟S2702經(jīng)由總線接口106和公共總線302，將從TCP/IP協(xié)議堆棧113接收的發(fā)送數(shù)據(jù)的寫(xiě)入公共存儲(chǔ)器301。
一旦寫(xiě)入結(jié)束，假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器114就在步驟S2703對(duì)發(fā)送完成通知輸出·接收完成通知輸入手段116進(jìn)行控制，向中斷通知線314a、314b輸出發(fā)送完成的中斷信號(hào)。
接收側(cè)的實(shí)時(shí)處理器A201a、B201b的發(fā)送完成通知輸入·接收完成通知輸出手段216a、216b在接收到上述發(fā)送完成的中斷信號(hào)之后，將接收開(kāi)始的中斷信號(hào)輸入到CPU202a、202b，使中斷發(fā)生，使假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器214a、214b啟動(dòng)。
假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器214a、214b在步驟S2706一旦輸入接收開(kāi)始的中斷信號(hào)，就在步驟S2707經(jīng)由公共總線302和總線接口206a、206b將寫(xiě)入公共存儲(chǔ)器301的數(shù)據(jù)讀出，使TCP/IP協(xié)議堆棧213a、213b進(jìn)行處理。
一旦讀出完成，假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器214a、214b在步驟S2708就控制發(fā)送完成通知輸入·接收完成通知輸出手段216a、216b，向中斷通知線315a、315b輸出計(jì)數(shù)完成的中斷信號(hào)。
發(fā)送側(cè)的網(wǎng)絡(luò)處理器101的發(fā)送完成通知輸出·接收完成通知輸入手段116每當(dāng)從發(fā)送完成通知輸入·接收完成通知輸出手段216a、216b計(jì)數(shù)到上述計(jì)數(shù)完成的中斷信號(hào)，就使CPU102發(fā)生中斷。
發(fā)送側(cè)的網(wǎng)絡(luò)處理器101的假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器114在步驟S2704和步驟S2705中對(duì)各實(shí)時(shí)處理器A201a、B201b的接收完成的中斷輸入全部進(jìn)行檢測(cè)時(shí)，判定為數(shù)據(jù)的發(fā)送完成后，轉(zhuǎn)移到等待來(lái)自TCP/IP協(xié)議堆棧113的發(fā)送請(qǐng)求的狀態(tài)。
這種已有的多處理器系統(tǒng)100通過(guò)反復(fù)進(jìn)行上述動(dòng)作，從一個(gè)網(wǎng)絡(luò)處理器101向兩個(gè)實(shí)時(shí)處理器A201a、B201b發(fā)送數(shù)據(jù)。例如這種已有的多處理器系統(tǒng)反復(fù)進(jìn)行上述動(dòng)作，網(wǎng)絡(luò)處理器101從向?qū)崟r(shí)處理器A201a、B201b傳送從WWW(環(huán)球網(wǎng))的站點(diǎn)等下載的AV數(shù)據(jù)。
這樣，在系統(tǒng)內(nèi)的各處理器之間進(jìn)行1對(duì)n(在圖26所示的例子中n＝2)的數(shù)據(jù)通信的已有的多處理器系統(tǒng)中，對(duì)接收側(cè)的處理器進(jìn)行的接收完成的中斷輸入全部進(jìn)行檢測(cè)之后，才判定為數(shù)據(jù)的發(fā)送完成，轉(zhuǎn)移到等待TCP/IP協(xié)議堆棧113來(lái)的發(fā)送請(qǐng)求的狀態(tài)。
如上所述，在已有的多處理器系統(tǒng)中，為了進(jìn)行系統(tǒng)內(nèi)的各處理器之間的1對(duì)n的數(shù)據(jù)通信，設(shè)置(2×n)條通知線，利用從發(fā)送側(cè)向接收側(cè)的輸出發(fā)送完成中斷信號(hào)的輸出動(dòng)作和接收側(cè)進(jìn)行的發(fā)送完成的中斷輸入檢測(cè)動(dòng)作、以及從接收側(cè)向發(fā)送側(cè)輸出接收完成的中斷信號(hào)的輸出動(dòng)作和發(fā)送側(cè)進(jìn)行的接收完成的中斷輸入檢測(cè)動(dòng)作，對(duì)公共存儲(chǔ)器進(jìn)行排斥控制。
這些公共存儲(chǔ)器的排斥控制動(dòng)作中的后者、即從接收側(cè)向發(fā)送側(cè)輸出接收完成的中斷信號(hào)的輸出動(dòng)作和發(fā)送側(cè)進(jìn)行的接收完成的中斷輸入檢測(cè)動(dòng)作，是為了防止公共存儲(chǔ)器內(nèi)的數(shù)據(jù)被后來(lái)的發(fā)送數(shù)據(jù)覆蓋的動(dòng)作。也就是說(shuō)，在已有的多處理器系統(tǒng)中，即使是接收側(cè)的處理器的讀出動(dòng)作遲，在讀出完成之前，使發(fā)送側(cè)的處理器不進(jìn)行寫(xiě)入，實(shí)現(xiàn)避免因數(shù)據(jù)覆蓋而發(fā)生數(shù)據(jù)消化和數(shù)據(jù)喪失的數(shù)據(jù)保證。
但是，在系統(tǒng)內(nèi)的各處理器安裝的TCP/IP協(xié)議堆棧軟件中本來(lái)裝有對(duì)于數(shù)據(jù)消化和數(shù)據(jù)喪失的數(shù)據(jù)保證結(jié)構(gòu)，在已有的多處理器系統(tǒng)中，數(shù)據(jù)保證結(jié)構(gòu)與上述公共存儲(chǔ)器的排斥控制總共裝入兩個(gè)，因此是冗余的。

發(fā)明內(nèi)容
本發(fā)明是為解決上述問(wèn)題而作出的，其目的在于提供只利用從發(fā)送側(cè)向接收側(cè)的輸出發(fā)送完成中斷信號(hào)(通知將發(fā)送數(shù)據(jù)寫(xiě)入公共存儲(chǔ)器的信號(hào))的輸出動(dòng)作和接收側(cè)進(jìn)行的發(fā)送完成的中斷輸入檢測(cè)動(dòng)作執(zhí)行數(shù)據(jù)通信時(shí)的公共存儲(chǔ)器的排斥控制，關(guān)于相對(duì)于數(shù)據(jù)消化和數(shù)據(jù)喪失的數(shù)據(jù)保證，只利用TCP/IP協(xié)議堆棧軟件(協(xié)議軟件)執(zhí)行，以此排除各處理器之間進(jìn)行數(shù)據(jù)通信時(shí)數(shù)據(jù)保證的冗余性的多處理器系統(tǒng)。
為了實(shí)現(xiàn)上述目的，本發(fā)明的多處理器系統(tǒng)，具備進(jìn)行數(shù)據(jù)發(fā)送的處理器、進(jìn)行數(shù)據(jù)接收的處理器、將各處理器之間加以連結(jié)的公共總線、以從各處理器經(jīng)過(guò)所述公共總線進(jìn)行訪問(wèn)的公共的存儲(chǔ)器，在各處理器之間進(jìn)行數(shù)據(jù)通信時(shí)，發(fā)送側(cè)的處理器將發(fā)送數(shù)據(jù)寫(xiě)入所述公共存儲(chǔ)器，接收側(cè)的處理器從所述公共存儲(chǔ)器讀出發(fā)送數(shù)據(jù)，同時(shí)通過(guò)所述公共總線，從發(fā)送側(cè)的處理器到接收側(cè)的處理器，輸出關(guān)于發(fā)送數(shù)據(jù)被寫(xiě)入所述公共存儲(chǔ)器的通知信號(hào)，并進(jìn)行所述公共存儲(chǔ)器的排斥控制，其中，發(fā)送側(cè)的處理器具有向接收側(cè)的處理器輸出所述通知信號(hào)的通知信號(hào)輸出手段，而且具有存儲(chǔ)能夠執(zhí)行各處理器之間的數(shù)據(jù)通信和數(shù)據(jù)保證的第1協(xié)議軟件、以及執(zhí)行向所述公共存儲(chǔ)器寫(xiě)入從該第1協(xié)議軟件接收的發(fā)送數(shù)據(jù)和利用所述通知信號(hào)輸出手段進(jìn)行通知信號(hào)的輸出的第1器件驅(qū)動(dòng)軟件的第1存儲(chǔ)手段，接收側(cè)的處理器具有從發(fā)送側(cè)的處理器輸入所述通知信號(hào)的通知信號(hào)輸入手段，而且具有存儲(chǔ)能夠執(zhí)行各處理器之間的數(shù)據(jù)通信和數(shù)據(jù)保證的第2協(xié)議軟件、以及在利用所述通知信號(hào)輸入手段輸入所述通知信號(hào)之后，從所述公共存儲(chǔ)器讀出發(fā)送數(shù)據(jù)，使該第2協(xié)議軟件處理該讀出的發(fā)送數(shù)據(jù)的第2器件驅(qū)動(dòng)軟件的第2存儲(chǔ)手段，所述公共總線具有在數(shù)據(jù)通信時(shí)將所述通知信號(hào)從發(fā)送側(cè)的處理器發(fā)送到接收側(cè)的處理器的通知線。
又，本發(fā)明的多處理器系統(tǒng)，發(fā)送側(cè)的處理器安裝的所述第1器件驅(qū)動(dòng)軟件在對(duì)所述公共存儲(chǔ)器寫(xiě)入發(fā)送數(shù)據(jù)剛完成時(shí)，利用所述通信信號(hào)輸出手段向接收側(cè)的處理器輸出所述通知信號(hào)。
又，本發(fā)明的多處理器系統(tǒng)，發(fā)送側(cè)的處理器安裝的所述第1器件驅(qū)動(dòng)軟件在對(duì)所述公共存儲(chǔ)器寫(xiě)入發(fā)送數(shù)據(jù)剛開(kāi)始時(shí)，利用所述通信信號(hào)輸出手段向接收側(cè)的處理器輸出所述通知信號(hào)。
又，本發(fā)明的多處理器系統(tǒng)，發(fā)送側(cè)的處理器安裝的所述第1器件驅(qū)動(dòng)軟件在寫(xiě)入所述公共存儲(chǔ)器的發(fā)送數(shù)據(jù)達(dá)到預(yù)定的數(shù)據(jù)量的時(shí)刻，利用所述通信信號(hào)輸出手段向接收側(cè)的處理器輸出所述通知信號(hào)。
又，本發(fā)明的多處理器系統(tǒng)，發(fā)送側(cè)的處理器還具備一旦經(jīng)過(guò)預(yù)先規(guī)定的時(shí)間，就發(fā)出時(shí)間已到的通知的定時(shí)器，所述第1器件驅(qū)動(dòng)軟件在向所述公共存儲(chǔ)器寫(xiě)入發(fā)送數(shù)據(jù)完成之后使所述定時(shí)器開(kāi)始計(jì)時(shí)，收到所述定時(shí)器的時(shí)間到的通知之后將接著的發(fā)送數(shù)據(jù)寫(xiě)入所述公共存儲(chǔ)器。
又，本發(fā)明的多處理器系統(tǒng)，所述公共存儲(chǔ)器安裝在從接收側(cè)的處理器訪問(wèn)所述公共存儲(chǔ)器的速度比從發(fā)送側(cè)的處理器訪問(wèn)所述公共存儲(chǔ)器的速度快的位置。
又，本發(fā)明的多處理器系統(tǒng)，所述公共存儲(chǔ)器包含在具有接收側(cè)的處理器的所述第2存儲(chǔ)手段或在所述接收側(cè)的處理器與所述第2存儲(chǔ)手段分開(kāi)設(shè)置的第3存儲(chǔ)手段中。
又，本發(fā)明的多處理器系統(tǒng)，接收側(cè)的處理器安裝的所述第2器件驅(qū)動(dòng)軟件，取代從所述公共存儲(chǔ)器讀出發(fā)送數(shù)據(jù)并使所述第2協(xié)議軟件處理該讀出的發(fā)送數(shù)據(jù)，使寫(xiě)入發(fā)送數(shù)據(jù)的所述第2存儲(chǔ)手段或所述第3存儲(chǔ)手段的區(qū)域的指針對(duì)所述第2協(xié)議軟件進(jìn)行指示并進(jìn)行處理。
又，本發(fā)明的多處理器系統(tǒng)，在進(jìn)行數(shù)據(jù)通信時(shí)從一個(gè)發(fā)送側(cè)處理器向多個(gè)接收側(cè)處理器對(duì)發(fā)送數(shù)據(jù)進(jìn)行發(fā)送，，具備從發(fā)送側(cè)的處理器接收所述通知信號(hào)時(shí)，向接收側(cè)的多個(gè)處理器分配所述通知信號(hào)的通知信號(hào)分配手段。
采用本發(fā)明，在各處理器之間進(jìn)行數(shù)據(jù)通信時(shí)，只利用從發(fā)送側(cè)的處理器向接收側(cè)的處理器輸出通知信號(hào)的輸出動(dòng)作以及接收側(cè)的處理器進(jìn)行的通知信號(hào)的輸入檢測(cè)動(dòng)作，對(duì)公共存儲(chǔ)器進(jìn)行排斥控制，數(shù)據(jù)的保證只利用協(xié)議軟件執(zhí)行，因此與已有的多處理器系統(tǒng)相比，各處理器之間進(jìn)行數(shù)據(jù)通信時(shí)，可以排除數(shù)據(jù)保證的冗長(zhǎng)性。
又由于不需要已有的多處理器系統(tǒng)進(jìn)行的從接收側(cè)向發(fā)送側(cè)輸出接收完成的中斷信號(hào)的輸出動(dòng)作以及發(fā)送側(cè)進(jìn)行的接收完成的中斷輸入檢測(cè)動(dòng)作，因此能夠減少通知線的條數(shù)，縮小多處理器系統(tǒng)的電路面積，同時(shí)能夠減少與上述動(dòng)作相應(yīng)的電力消耗。


圖1是本發(fā)明實(shí)施形態(tài)1的多處理器系統(tǒng)的方框圖。
圖2是本發(fā)明實(shí)施形態(tài)1的多處理器系統(tǒng)的發(fā)送側(cè)和接收側(cè)的各假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器的動(dòng)作流程圖。
圖3是本發(fā)明實(shí)施形態(tài)1的多處理器系統(tǒng)的發(fā)送側(cè)和接收側(cè)的各假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器的動(dòng)作順序圖。
圖4是本發(fā)明實(shí)施形態(tài)1的多處理器系統(tǒng)的動(dòng)作說(shuō)明圖。
圖5是本發(fā)明實(shí)施形態(tài)1的多處理器系統(tǒng)的動(dòng)作說(shuō)明圖。
圖6是本發(fā)明實(shí)施形態(tài)1的多處理器系統(tǒng)的動(dòng)作說(shuō)明圖。
圖7是本發(fā)明實(shí)施形態(tài)2的多處理器系統(tǒng)的方框圖。
圖8是本發(fā)明實(shí)施形態(tài)2的多處理器系統(tǒng)的發(fā)送側(cè)和接收側(cè)的各假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器的動(dòng)作流程圖。
圖9是本發(fā)明實(shí)施形態(tài)2的多處理器系統(tǒng)的發(fā)送側(cè)和接收側(cè)的各假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器的動(dòng)作順序圖。
圖10是本發(fā)明實(shí)施形態(tài)3的多處理器系統(tǒng)的方框圖。
圖11是本發(fā)明實(shí)施形態(tài)3的多處理器系統(tǒng)的發(fā)送側(cè)和接收側(cè)的各假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器的動(dòng)作流程圖。
圖12是本發(fā)明實(shí)施形態(tài)3的多處理器系統(tǒng)的發(fā)送側(cè)和接收側(cè)的各假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器的動(dòng)作順序圖。
圖13是本發(fā)明實(shí)施形態(tài)3的多處理器系統(tǒng)的動(dòng)作說(shuō)明圖。
圖14是本發(fā)明實(shí)施形態(tài)3的多處理器系統(tǒng)的動(dòng)作說(shuō)明圖。
圖15是本發(fā)明實(shí)施形態(tài)3的多處理器系統(tǒng)的動(dòng)作說(shuō)明圖。
圖16是本發(fā)明實(shí)施形態(tài)4的多處理器系統(tǒng)的方框圖。
圖17是本發(fā)明實(shí)施形態(tài)4的多處理器系統(tǒng)的發(fā)送側(cè)和接收側(cè)的各假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器的動(dòng)作流程圖。
圖18是本發(fā)明實(shí)施形態(tài)4的多處理器系統(tǒng)的發(fā)送側(cè)和接收側(cè)的各假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器的動(dòng)作順序圖。
圖19是已有的多處理器系統(tǒng)的方框圖。
圖20是上述已有的多處理器系統(tǒng)的發(fā)送側(cè)和接收側(cè)的各假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器的動(dòng)作流程圖。
圖21是上述已有的多處理器系統(tǒng)的發(fā)送側(cè)和接收側(cè)的各假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器的動(dòng)作順序圖。
圖22是上述已有的多處理器系統(tǒng)的動(dòng)作說(shuō)明圖。
圖23是上述已有的多處理器系統(tǒng)的動(dòng)作說(shuō)明圖。
圖24是上述已有的多處理器系統(tǒng)的動(dòng)作說(shuō)明圖。
圖25是上述已有的多處理器系統(tǒng)的動(dòng)作說(shuō)明圖。
圖26是已有的多處理器系統(tǒng)的方框圖。
圖27是上述已有的多處理器系統(tǒng)的發(fā)送側(cè)和接收側(cè)的各假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器的動(dòng)作流程圖。
具體實(shí)施例方式
實(shí)施形態(tài)1圖1是本發(fā)明實(shí)施形態(tài)1的多處理器系統(tǒng)的方框圖。對(duì)與根據(jù)圖19說(shuō)明的部分對(duì)應(yīng)的構(gòu)件標(biāo)以相同的標(biāo)號(hào)并省略其說(shuō)明。
該多處理器系統(tǒng)100與圖19所示的多處理器系統(tǒng)相同，具有網(wǎng)絡(luò)處理器101、實(shí)時(shí)處理器201、連接網(wǎng)絡(luò)處理器101與實(shí)時(shí)處理器201之間的公共總線302、以及從各處理器經(jīng)由公共總線302訪問(wèn)的公共存儲(chǔ)器301，但是，與圖19所示的多處理器系統(tǒng)相比，中斷通知線的條數(shù)為一半。
在圖1中，公共總線302具有中斷通知線312、313。中斷通知線312、313在網(wǎng)絡(luò)處理器101與實(shí)時(shí)處理器301之間傳遞中斷。
又，網(wǎng)絡(luò)處理器101的總線接口106具有發(fā)送完成通知輸出手段111。實(shí)時(shí)處理器201的總線接口206具有發(fā)送完成通知輸出手段212。
發(fā)送完成通知輸出手段111將中斷信號(hào)輸出到中斷通知線312。發(fā)送完成通知輸出手段212將中斷信號(hào)輸出到中斷通知線313。
又，網(wǎng)絡(luò)處理器101的總線接口106具有接收開(kāi)始通知輸入手段112。實(shí)時(shí)處理器201的總線接口206具有接收開(kāi)始通知輸入手段211。
接收開(kāi)始通知輸入手段112從中斷通知線313輸入信號(hào)，使CPU102發(fā)生中斷。接收開(kāi)始通知輸入手段211從中斷通知線312輸入信號(hào)，使CPU202發(fā)生中斷。
網(wǎng)絡(luò)處理器101的假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器114與已有的多處理器系統(tǒng)相同，在TCP/IP協(xié)議堆棧113下面對(duì)總線接口106進(jìn)行控制，控制與TCP/IP協(xié)議堆棧113的數(shù)據(jù)授受和對(duì)公共存儲(chǔ)器301的數(shù)據(jù)訪問(wèn)、中斷信號(hào)的輸入輸出。
實(shí)時(shí)處理器201的假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器214也和已有的多處理器系統(tǒng)相同，在TCP/IP協(xié)議堆棧213下面對(duì)總線接口206進(jìn)行控制，控制與TCP/IP協(xié)議堆棧213的數(shù)據(jù)交換和對(duì)公共存儲(chǔ)器301的數(shù)據(jù)訪問(wèn)、中斷信號(hào)的輸入輸出。
但是，與已有的多處理器系統(tǒng)不同，假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器114、214在進(jìn)行數(shù)據(jù)通信時(shí)不進(jìn)行從接收側(cè)向發(fā)送側(cè)輸出接收完成的中斷信號(hào)的輸出動(dòng)作以及利用發(fā)送側(cè)進(jìn)行的接收完成的中斷輸入檢測(cè)動(dòng)作。
以下，用圖2～圖6對(duì)該多處理器系統(tǒng)100的動(dòng)作的一個(gè)例子進(jìn)行說(shuō)明。但是在這里，以網(wǎng)絡(luò)101為數(shù)據(jù)發(fā)送側(cè)，以實(shí)時(shí)處理器201為數(shù)據(jù)接收側(cè)進(jìn)行說(shuō)明。從實(shí)時(shí)處理器201向網(wǎng)絡(luò)處理器101發(fā)送數(shù)據(jù)時(shí)也可以同樣實(shí)施。
圖2表示發(fā)送側(cè)的網(wǎng)絡(luò)處理器101的假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器114與接收側(cè)的實(shí)時(shí)處理器201的假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器214的動(dòng)作流程。又，圖3是發(fā)送側(cè)的網(wǎng)絡(luò)處理器101的假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器114和接收側(cè)的實(shí)時(shí)處理器201的假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器214的動(dòng)作順序圖。又，圖4～圖6為多處理器系統(tǒng)100的動(dòng)作說(shuō)明圖。
發(fā)送側(cè)的網(wǎng)絡(luò)處理器101的假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器114在步驟S201中從TCP/IP協(xié)議堆棧113接收到發(fā)送請(qǐng)求時(shí)，在步驟S202中經(jīng)由總線接口106和公共總線302將從TCP/IP協(xié)議堆棧113接收到的發(fā)送數(shù)據(jù)寫(xiě)入公共存儲(chǔ)器301(參照?qǐng)D4(1))。
一旦寫(xiě)入結(jié)束，假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器114在步驟S203中，控制發(fā)送完成通知輸出手段(通知信號(hào)輸出手段)111，向中斷通知線312輸出發(fā)送完成中斷信號(hào)(通知將發(fā)送數(shù)據(jù)寫(xiě)入公共存儲(chǔ)器的通知信號(hào))(s-INT發(fā)送)。接收側(cè)的實(shí)時(shí)處理器201的接收開(kāi)始通知輸入手段(通知信號(hào)輸入手段)211在接收到利用中斷通知線312發(fā)送的上述發(fā)送完成的中斷信號(hào)之后(r-INT接收)，將接收開(kāi)始的中斷信號(hào)輸入到CPU202，使中斷發(fā)生，使假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器114啟動(dòng)(參照?qǐng)D5(2))。
這樣，在這里發(fā)送完成通知輸出手段111作為通知信號(hào)輸出手段輸出關(guān)于將發(fā)送數(shù)據(jù)寫(xiě)入公共存儲(chǔ)器301的通知信號(hào)、即發(fā)送完成的中斷信號(hào)。又，接收開(kāi)始通知輸入手段211作為通知信號(hào)輸入手段，輸入來(lái)自發(fā)送側(cè)的網(wǎng)絡(luò)處理器101的通知信號(hào)、即發(fā)送完成的中斷信號(hào)。又，中斷通知線312在進(jìn)行數(shù)據(jù)通信時(shí)將作為通知信號(hào)的發(fā)送完成的中斷信號(hào)從發(fā)送側(cè)的網(wǎng)絡(luò)處理器101向接收側(cè)的實(shí)時(shí)處理器201發(fā)送。
假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器214在步驟S204中一旦輸入接收開(kāi)始的中斷信號(hào)，就在步驟S205中經(jīng)由公共總線302和總線接口206，讀出在公共存儲(chǔ)器301中寫(xiě)入的數(shù)據(jù)，使TCP/IP協(xié)議堆棧213處理該讀出的發(fā)送數(shù)據(jù)(參照?qǐng)D6(3))。
另一方面，發(fā)送側(cè)的網(wǎng)絡(luò)處理器101的假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器114在向中斷通知線312輸出發(fā)送完成的中斷信號(hào)之后，轉(zhuǎn)移到等待來(lái)自TCP/IP協(xié)議堆棧113的發(fā)送請(qǐng)求的狀態(tài)。
因此，在接收側(cè)的實(shí)時(shí)處理器201的假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器214進(jìn)行的公共存儲(chǔ)器301的讀出動(dòng)作遲緩的情況下，公共存儲(chǔ)器301上的發(fā)送數(shù)據(jù)有可能被發(fā)送側(cè)的網(wǎng)絡(luò)處理器101的假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器114進(jìn)行的下一次發(fā)送數(shù)據(jù)的寫(xiě)入所覆蓋。
但是，用于進(jìn)行數(shù)據(jù)通信的軟件、即TCP/IP協(xié)議堆棧的TCP協(xié)議，具有核對(duì)檢測(cè)數(shù)據(jù)包的數(shù)據(jù)消化用的檢查和以及檢測(cè)數(shù)據(jù)喪失用的順序號(hào)，對(duì)數(shù)據(jù)的一部分乃至于全體的改寫(xiě)進(jìn)行的檢測(cè)后要求再發(fā)送，以此實(shí)現(xiàn)數(shù)據(jù)保證的功能，因此該多處理器系統(tǒng)100最終能夠進(jìn)行正確數(shù)據(jù)的通信。也就是說(shuō)，即使是利用發(fā)送側(cè)的網(wǎng)絡(luò)處理器101的假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器114進(jìn)行的下一次發(fā)送數(shù)據(jù)的寫(xiě)入，改寫(xiě)了公共存儲(chǔ)器301上的數(shù)據(jù)，也由于接收側(cè)的實(shí)時(shí)處理器201的TCP/IP協(xié)議堆棧213要求再發(fā)送，所以該多處理器系統(tǒng)100能夠進(jìn)行正確數(shù)據(jù)的通信。
這樣，在這里，發(fā)送側(cè)的網(wǎng)絡(luò)處理器101的TCP/IP協(xié)議堆棧113作為能夠執(zhí)行各處理部之間的數(shù)據(jù)通信和數(shù)據(jù)保證的第1協(xié)議軟件起作用，接收側(cè)的實(shí)時(shí)處理部201的TCP/IP協(xié)議堆棧213作為能夠在各處理器之間進(jìn)行數(shù)據(jù)通信和數(shù)據(jù)保證的第2協(xié)議軟件起作用。
又，發(fā)送側(cè)的網(wǎng)絡(luò)處理器101的假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器114作為從TCP/IP協(xié)議堆棧113接收的發(fā)送數(shù)據(jù)在公共存儲(chǔ)器301的寫(xiě)入和發(fā)送完成通知輸出手段(通知信號(hào)輸出手段)111進(jìn)行的發(fā)送完成的中斷信號(hào)(通知信號(hào))的輸出的執(zhí)行用的第1器件驅(qū)動(dòng)軟件起作用。
又，接收側(cè)的實(shí)時(shí)處理器201的假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器214，作為利用接收開(kāi)始通知輸入手段(通知信號(hào)輸入手段)211輸入發(fā)送完成的中斷信號(hào)(通知信號(hào))之后，從公共存儲(chǔ)器301讀出發(fā)送數(shù)據(jù)，使TCP/IP協(xié)議堆棧213處理該讀出的發(fā)送數(shù)據(jù)的第2器件驅(qū)動(dòng)軟件起作用。
如上所述，在本實(shí)施形態(tài)1中，對(duì)于數(shù)據(jù)的保證只由TCP/IP協(xié)議堆棧執(zhí)行，因此可以只采用一條公共存儲(chǔ)器的排斥控制用的中斷通知線(已有的多處理器系統(tǒng)的一半)，已有的多處理器系統(tǒng)中進(jìn)行的從接收側(cè)向發(fā)送側(cè)輸出接收完成的中斷信號(hào)的動(dòng)作以及利用發(fā)送側(cè)進(jìn)行的接收完成的中斷輸入檢測(cè)動(dòng)作可以不要。
在本實(shí)施形態(tài)1中，發(fā)送側(cè)的假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器114在將發(fā)送數(shù)據(jù)寫(xiě)入公共存儲(chǔ)器301完成后(包括剛完成)，利用發(fā)送完成通知輸出手段111輸出發(fā)送完成的中斷信號(hào)，然后轉(zhuǎn)移到等待來(lái)自TCP/IP協(xié)議堆棧113的發(fā)送請(qǐng)求的狀態(tài)，但是，也可以在將發(fā)送數(shù)據(jù)寫(xiě)入公共存儲(chǔ)器301之前(包括寫(xiě)入前瞬間)輸出中斷信號(hào)，在發(fā)送數(shù)據(jù)寫(xiě)入公共存儲(chǔ)器301完成之后，轉(zhuǎn)移到等待發(fā)送請(qǐng)求的狀態(tài)，又可以在發(fā)送數(shù)據(jù)寫(xiě)入公共存儲(chǔ)器301的寫(xiě)入量達(dá)到預(yù)定的數(shù)據(jù)量的時(shí)刻輸出中斷信號(hào)，在將發(fā)送信號(hào)寫(xiě)入公共存儲(chǔ)器301寫(xiě)入完成后轉(zhuǎn)移到等待發(fā)送請(qǐng)求的狀態(tài)。
又，在本實(shí)施形態(tài)1中，采用在作為第1存儲(chǔ)手段的主存儲(chǔ)器103存儲(chǔ)TCP/IP協(xié)議堆棧113(第1協(xié)議軟件)與假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器114(第1器件驅(qū)動(dòng)軟件)的結(jié)構(gòu)，但是例如作為第1存儲(chǔ)手段也可以設(shè)置分別存儲(chǔ)TCP/IP協(xié)議堆棧113和假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器114的兩個(gè)存儲(chǔ)器的結(jié)構(gòu)。
同樣，在本實(shí)施形態(tài)1中，采用在作為第2存儲(chǔ)手段的主存儲(chǔ)器203存儲(chǔ)TCP/IP協(xié)議堆棧213(第2協(xié)議軟件)與假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器214(第2器件驅(qū)動(dòng)軟件)的結(jié)構(gòu)，但是例如作為第2存儲(chǔ)手段也可以設(shè)置分別存儲(chǔ)TCP/IP協(xié)議堆棧213和假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器214的兩個(gè)存儲(chǔ)器的結(jié)構(gòu)。
第2實(shí)施形態(tài)圖7是本發(fā)明實(shí)施形態(tài)2的多處理器系統(tǒng)的方框圖。但是與根據(jù)圖1、圖19說(shuō)明的構(gòu)件對(duì)應(yīng)的構(gòu)件標(biāo)以相同的標(biāo)號(hào)，并省略其說(shuō)明該多處理器系統(tǒng)100的網(wǎng)絡(luò)處理器101和實(shí)時(shí)處理器201具備定時(shí)器，這一點(diǎn)不同于實(shí)施形態(tài)1的多處理器系統(tǒng)。
在圖7中，一旦預(yù)定的規(guī)定時(shí)間(預(yù)測(cè)值)到，定時(shí)器107、207就發(fā)出時(shí)間已到的通知。
網(wǎng)絡(luò)處理器101的假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器114在發(fā)送數(shù)據(jù)時(shí)在向公共存儲(chǔ)器301寫(xiě)入發(fā)送數(shù)據(jù)完成之后使定時(shí)器107開(kāi)始計(jì)時(shí)，在從定時(shí)器107接收到時(shí)間到的通知之后，轉(zhuǎn)移到等待TCP/IP協(xié)議堆棧113來(lái)的發(fā)送請(qǐng)求的狀態(tài)，將接著的發(fā)送數(shù)據(jù)寫(xiě)入公共存儲(chǔ)器301。
又，實(shí)時(shí)處理器201的假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器214在發(fā)送數(shù)據(jù)時(shí)在向公共存儲(chǔ)器301寫(xiě)入發(fā)送數(shù)據(jù)完成之后使定時(shí)器207開(kāi)始計(jì)時(shí)，在從定時(shí)器207接收到時(shí)間到的通知之后，轉(zhuǎn)移到等待TCP/IP協(xié)議堆棧213來(lái)的發(fā)送請(qǐng)求的狀態(tài)，將接著的發(fā)送數(shù)據(jù)寫(xiě)入公共存儲(chǔ)器301。
還有，規(guī)定的時(shí)間在對(duì)從數(shù)據(jù)接收側(cè)的公共存儲(chǔ)器301讀出數(shù)據(jù)需要的時(shí)間進(jìn)行預(yù)測(cè)之后設(shè)定。
下面利用圖8、圖9對(duì)該多處理器系統(tǒng)100的動(dòng)作的一個(gè)例子進(jìn)行說(shuō)明。在這里，以網(wǎng)絡(luò)處理器101作為數(shù)據(jù)發(fā)送側(cè)，以實(shí)時(shí)處理器201作為數(shù)據(jù)接收側(cè)進(jìn)行說(shuō)明，但是在從實(shí)時(shí)處理器201向網(wǎng)絡(luò)處理器101發(fā)送數(shù)據(jù)的情況下也同樣能夠?qū)嵤?。又，在本?shí)施形態(tài)2中，是在對(duì)公共存儲(chǔ)器301寫(xiě)入數(shù)據(jù)完成后，剛從發(fā)送完成通知輸出手段111輸出發(fā)送完成的中斷信號(hào)的瞬間啟動(dòng)定時(shí)107器開(kāi)始計(jì)時(shí)的。
圖8是發(fā)送側(cè)的網(wǎng)絡(luò)處理器101的假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器114與接收側(cè)的實(shí)時(shí)處理器201的假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器214的動(dòng)作流程圖。而圖9是發(fā)送側(cè)的網(wǎng)絡(luò)處理器101的假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器114與接收側(cè)的實(shí)時(shí)處理器201的假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器214的動(dòng)作順序圖。
發(fā)送側(cè)的網(wǎng)絡(luò)處理器101的假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器114在步驟S801中一旦從TCP/IP協(xié)議堆棧113計(jì)時(shí)到發(fā)送請(qǐng)求，就在步驟S802經(jīng)由總線接口106和公共總線302在公共存儲(chǔ)器301寫(xiě)入從TCP/IP協(xié)議堆棧113計(jì)時(shí)到的發(fā)送數(shù)據(jù)。
一旦寫(xiě)入結(jié)束，假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器114在步驟S803就控制發(fā)送完成通知輸出手段(通知信號(hào)輸出手段)111，對(duì)中斷通知線312輸出發(fā)送完成的中斷信號(hào)(通知發(fā)送數(shù)據(jù)被寫(xiě)入公共存儲(chǔ)器的通知信號(hào))。
接收側(cè)的實(shí)時(shí)處理器201的接收開(kāi)始通知輸入手段(通知信號(hào)輸入手段)211在接收到由中斷通知線312發(fā)送的上述發(fā)送完成的中斷信號(hào)之后，將接收開(kāi)始的中斷信號(hào)輸入到CPU202使其發(fā)生中斷，啟動(dòng)假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器114。
在步驟S806一旦有接收開(kāi)始的中斷信號(hào)輸入，假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器214就在步驟S807經(jīng)由公共總線302和總線接口206讀出在公共存儲(chǔ)器301寫(xiě)入的數(shù)據(jù)，使TCP/IP協(xié)議堆棧213處理該讀出的發(fā)送數(shù)據(jù)。
另一方面，發(fā)送側(cè)的網(wǎng)絡(luò)處理器101的假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器114在向中斷通知線312輸出發(fā)送完成的中斷信號(hào)之后，在步驟S804立即使定時(shí)器107啟動(dòng)，開(kāi)始進(jìn)行計(jì)時(shí)。
如上所述，在定時(shí)器107設(shè)定接收側(cè)的實(shí)時(shí)處理器201從公共存儲(chǔ)器301讀出數(shù)據(jù)需要的時(shí)間的預(yù)測(cè)值。一旦經(jīng)時(shí)間預(yù)測(cè)值，定時(shí)器107就通知假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器114時(shí)間已到。假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器114在步驟S805一旦接收到來(lái)自定時(shí)器107的時(shí)間到的通知，就判定為計(jì)時(shí)完成，轉(zhuǎn)移到等待來(lái)自TCP/IP協(xié)議堆棧113的發(fā)送請(qǐng)求的狀態(tài)。
采用本實(shí)施形態(tài)2，則發(fā)送側(cè)的假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器114在計(jì)時(shí)到定時(shí)器107來(lái)的時(shí)間到的通知之前，沒(méi)有轉(zhuǎn)移到等待來(lái)自TCP/IP協(xié)議堆棧113的發(fā)送請(qǐng)求的狀態(tài)，因此能夠減少寫(xiě)入公共存儲(chǔ)器301的發(fā)送數(shù)據(jù)被發(fā)送側(cè)的假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器114接著寫(xiě)入的數(shù)據(jù)所覆蓋的可能性，能夠減少利用TCP協(xié)議進(jìn)行的再發(fā)送處理。
還有，在本實(shí)施形態(tài)2中，以在對(duì)公共存儲(chǔ)器301的數(shù)據(jù)寫(xiě)入完成之后由發(fā)送完成通知輸出手段111輸出發(fā)送完成的中斷信號(hào)后立即啟動(dòng)定時(shí)器107開(kāi)始進(jìn)行計(jì)時(shí)的例子進(jìn)行說(shuō)明，但是也可以在對(duì)公共存儲(chǔ)器301進(jìn)行數(shù)據(jù)寫(xiě)入之后經(jīng)過(guò)任意一定的時(shí)間后再啟動(dòng)定時(shí)器107。也可以在對(duì)公共存儲(chǔ)器301寫(xiě)入數(shù)據(jù)之前(包括寫(xiě)入之前瞬間)、或?qū)懭牍泊鎯?chǔ)器301的發(fā)送數(shù)據(jù)達(dá)到規(guī)定的數(shù)據(jù)量的時(shí)刻輸出中斷信號(hào)的情況下，在對(duì)公共存儲(chǔ)器寫(xiě)入發(fā)送數(shù)據(jù)完成之后(包括剛完成)啟動(dòng)定時(shí)器107。
又與實(shí)施形態(tài)1相同，作為第1存儲(chǔ)手段，可以設(shè)置存儲(chǔ)TCP/IP協(xié)議堆棧113(第1協(xié)議軟件)和假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器114(第1器件驅(qū)動(dòng)軟件)的一個(gè)存儲(chǔ)器，也可以設(shè)置分別存儲(chǔ)上述兩個(gè)軟件的兩個(gè)存儲(chǔ)器。又，作為第2存儲(chǔ)手段，可以設(shè)置存儲(chǔ)TCP/IP協(xié)議堆棧213(第2協(xié)議軟件)和假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器214(第2器件驅(qū)動(dòng)軟件)的一個(gè)存儲(chǔ)器，也可以設(shè)置分別存儲(chǔ)上述兩個(gè)軟件的兩個(gè)存儲(chǔ)器。
實(shí)施形態(tài)3圖10是本發(fā)明實(shí)施形態(tài)3的多處理器系統(tǒng)的方框圖。對(duì)與根據(jù)圖1、圖19說(shuō)明的構(gòu)件對(duì)應(yīng)的構(gòu)件標(biāo)以相同的標(biāo)號(hào)，并且省略其說(shuō)明。
該多處理器系統(tǒng)100在接收側(cè)的處理器具有的主存儲(chǔ)器中包含暫時(shí)存儲(chǔ)各處理器之間進(jìn)行數(shù)據(jù)通信時(shí)發(fā)送的數(shù)據(jù)的存儲(chǔ)區(qū)域(公共存儲(chǔ)器)這一點(diǎn)，不同于實(shí)施形態(tài)1、2中的多處理器系統(tǒng)。
也就是說(shuō)，在該多處理器系統(tǒng)100中，可以形成這樣的結(jié)構(gòu)，即共用網(wǎng)絡(luò)處理器101具有的主存儲(chǔ)器103與實(shí)時(shí)處理器201具有的主存儲(chǔ)器203，從發(fā)送側(cè)直接將數(shù)據(jù)寫(xiě)入接收側(cè)的主存儲(chǔ)器。
在圖10中，網(wǎng)絡(luò)處理器101具有的主存儲(chǔ)器103與實(shí)時(shí)處理器201具有的主存儲(chǔ)器203是可以共用的存儲(chǔ)器。
網(wǎng)絡(luò)處理器101的假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器114在從網(wǎng)絡(luò)處理器101向?qū)崟r(shí)處理器201發(fā)送數(shù)據(jù)時(shí)，對(duì)總線接口106進(jìn)行控制，經(jīng)由接收側(cè)的實(shí)時(shí)處理器201是總線接口206在主存儲(chǔ)器203寫(xiě)入發(fā)送數(shù)據(jù)。同樣，實(shí)時(shí)處理器201的假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器214在從實(shí)時(shí)處理器201向網(wǎng)絡(luò)處理器101發(fā)送數(shù)據(jù)時(shí)，對(duì)總線接口206進(jìn)行控制，經(jīng)由接收側(cè)的網(wǎng)絡(luò)處理器101的總線接口106在主存儲(chǔ)器103寫(xiě)入發(fā)送數(shù)據(jù)。
又，接收側(cè)的處理器的假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器將寫(xiě)入發(fā)送數(shù)據(jù)的主存儲(chǔ)器的區(qū)域的指針向TCP/IP協(xié)議堆棧指示。TCP/IP協(xié)議堆棧根據(jù)TCP/IP協(xié)議對(duì)該指針?biāo)镜膮^(qū)域的數(shù)據(jù)進(jìn)行處理。
下面，利用圖11～圖15對(duì)該多處理器系統(tǒng)100的動(dòng)作的一個(gè)例子進(jìn)行說(shuō)明。但是在這里，以網(wǎng)絡(luò)處理器101作為數(shù)據(jù)發(fā)送側(cè)，以實(shí)時(shí)處理器201作為數(shù)據(jù)接收側(cè)進(jìn)行說(shuō)明，但是在從實(shí)時(shí)處理器201向網(wǎng)絡(luò)處理器101發(fā)送數(shù)據(jù)的情況下也能夠同樣實(shí)施。
圖11是發(fā)送側(cè)的網(wǎng)絡(luò)處理器101的假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器114和接收側(cè)的實(shí)時(shí)處理器201的假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器214的動(dòng)作流程圖。圖12是發(fā)送側(cè)的網(wǎng)絡(luò)處理器101的假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器114和接收側(cè)的實(shí)時(shí)處理器201的假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器214動(dòng)作的動(dòng)作順序圖。圖13～圖15是多處理器系統(tǒng)100的動(dòng)作說(shuō)明圖。
發(fā)送側(cè)的網(wǎng)絡(luò)處理器101的假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器114在步驟S1101中一旦接收到來(lái)自TCP/IP協(xié)議堆棧113的發(fā)送請(qǐng)求，就在步驟S1102經(jīng)由總線接口106、公共總線302、以及接收側(cè)的實(shí)時(shí)處理器201的總線接口206，將從TCP/IP協(xié)議堆棧113接收到的發(fā)送數(shù)據(jù)寫(xiě)入主存儲(chǔ)器203(參照?qǐng)D13(1))。
一旦寫(xiě)入結(jié)束，假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器114就在步驟S1103對(duì)發(fā)送完成通知輸出手段(通知信號(hào)輸出手段)111進(jìn)行控制，向中斷通知線312輸出發(fā)送完成的中斷信號(hào)(通知發(fā)送數(shù)據(jù)被寫(xiě)入公共存儲(chǔ)器的通知信號(hào))(s-INT發(fā)送)。接收側(cè)的實(shí)時(shí)處理器201的接收開(kāi)始通知輸入手段(通知信號(hào)輸入手段)211在利用中斷通知線312發(fā)送的上述發(fā)送完成的中斷信號(hào)被接收到之后(r-INT接收)將接收開(kāi)始的中斷信號(hào)輸入到CPU202使其發(fā)生中斷，使假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器214啟動(dòng)(參照?qǐng)D14(2))。
假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器214在步驟S1104一旦輸入接收開(kāi)始的中斷信號(hào)，就在步驟S1105將寫(xiě)入主存儲(chǔ)器203的發(fā)送數(shù)據(jù)的存儲(chǔ)器區(qū)域的指針向TCP/IP協(xié)議堆棧213指示，使TCP/IP協(xié)議堆棧213對(duì)發(fā)送數(shù)據(jù)進(jìn)行處理(參照?qǐng)D15(3))。
另一方面，發(fā)送側(cè)的網(wǎng)絡(luò)處理器101的假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器114在向中斷通知線312輸出發(fā)送完成的中斷信號(hào)之后轉(zhuǎn)移到等待來(lái)自TCP/IP協(xié)議堆棧113的發(fā)送請(qǐng)求的狀態(tài)。
如上所述，采用本實(shí)施形態(tài)3，則不需要從公共存儲(chǔ)器向接收側(cè)的讀出動(dòng)作(拷貝動(dòng)作)，能夠減少假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器的負(fù)荷。而且進(jìn)行減少所需要的拷貝時(shí)間減少，因此能夠減少寫(xiě)入接收側(cè)的主存儲(chǔ)器的發(fā)送數(shù)據(jù)被發(fā)送側(cè)的處理器寫(xiě)入的下一發(fā)送數(shù)據(jù)所覆蓋的可能性，能夠減少利用TCP協(xié)議進(jìn)行的再發(fā)送處理。
還有，在本實(shí)施形態(tài)3中，能夠共用主存儲(chǔ)器，但是也可以在接收側(cè)的處理器內(nèi)在主存儲(chǔ)器之外設(shè)置公共存儲(chǔ)器(第3存儲(chǔ)手段)。即使是在這種情況下，公共存儲(chǔ)器也安裝在從接收側(cè)的處理器訪問(wèn)所述公共存儲(chǔ)器的速度比從發(fā)送側(cè)的處理器訪問(wèn)所述公共存儲(chǔ)器的速度快的位置，因此能夠減少利用TCP協(xié)議進(jìn)行的再發(fā)送處理。
又，與實(shí)施形態(tài)1相同，發(fā)送側(cè)的假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器114在將發(fā)送數(shù)據(jù)寫(xiě)入主存儲(chǔ)器203(公共存儲(chǔ)器)完成后(包括剛完成)，利用發(fā)送完成通知輸出手段111輸出發(fā)送完成的中斷信號(hào)，然后轉(zhuǎn)移到等待來(lái)自TCP/IP協(xié)議堆棧113的發(fā)送請(qǐng)求的狀態(tài)，但是，也可以在將發(fā)送數(shù)據(jù)寫(xiě)入主存儲(chǔ)器203之前(包括寫(xiě)入前瞬間)輸出中斷信號(hào)，在發(fā)送數(shù)據(jù)寫(xiě)入主存儲(chǔ)器203完成之后，轉(zhuǎn)移到等待發(fā)送請(qǐng)求的狀態(tài)，又可以在發(fā)送數(shù)據(jù)寫(xiě)入主存儲(chǔ)器203的寫(xiě)入量達(dá)到預(yù)定的數(shù)據(jù)量的時(shí)刻輸出中斷信號(hào)，在將發(fā)送數(shù)據(jù)寫(xiě)入主存儲(chǔ)器203寫(xiě)入完成后轉(zhuǎn)移到等待發(fā)送請(qǐng)求的狀態(tài)。又可以與實(shí)施形態(tài)2相同設(shè)置定時(shí)器。
又與實(shí)施形態(tài)1相同，作為第1存儲(chǔ)手段，可以設(shè)置存儲(chǔ)TCP/IP協(xié)議堆棧113(第1協(xié)議軟件)與假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器114(第1器件驅(qū)動(dòng)軟件)的一個(gè)存儲(chǔ)器，但是也可以設(shè)置分別存儲(chǔ)TCP/IP協(xié)議堆棧113和假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器114的兩個(gè)存儲(chǔ)器。又，作為第2存儲(chǔ)手段，可以設(shè)置存儲(chǔ)TCP/IP協(xié)議堆棧213(第2協(xié)議軟件)與假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器214(第2器件驅(qū)動(dòng)軟件)的一個(gè)存儲(chǔ)器，但是也可以設(shè)置分別存儲(chǔ)TCP/IP協(xié)議堆棧213和假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器214的兩個(gè)存儲(chǔ)器。在采用設(shè)置兩個(gè)存儲(chǔ)器的結(jié)構(gòu)的情況下，可以是在任一方包含公共存儲(chǔ)器，也可以是包含在雙方。
實(shí)施形態(tài)4圖16是本發(fā)明實(shí)施形態(tài)4的多處理器系統(tǒng)的方框圖。對(duì)與根據(jù)圖1、圖19說(shuō)明的構(gòu)件對(duì)應(yīng)的構(gòu)件標(biāo)以相同的標(biāo)號(hào)，并且省略其說(shuō)明。
該多處理器系統(tǒng)100在具有實(shí)時(shí)處理器這一點(diǎn)上與上述實(shí)施形態(tài)1的多處理器系統(tǒng)不同。在這里，以具有兩個(gè)實(shí)時(shí)處理器A201a、B201b的情況為例進(jìn)行說(shuō)明。
在圖16中，通知信號(hào)分配手段303在從為例處理器101向?qū)崟r(shí)處理器A201a、B201b發(fā)送數(shù)據(jù)的情況下(1對(duì)2的數(shù)據(jù)通信)，一旦從為例處理器101經(jīng)由中斷通知線312接收到發(fā)送完成的中斷信號(hào)，就向中斷通知線312a、312b分配輸出。各中斷通知線312a、312b將上述發(fā)送完成的中斷信號(hào)傳送到接收側(cè)的實(shí)時(shí)處理器A201a、B201b。
下面，根據(jù)圖17、圖18對(duì)該多處理器系統(tǒng)100的動(dòng)作的一個(gè)例子進(jìn)行說(shuō)明。但是在這里，以為例處理器101為數(shù)據(jù)發(fā)送側(cè)，以實(shí)時(shí)處理器A201a、B201b作為數(shù)據(jù)接收側(cè)進(jìn)行說(shuō)明。還有，在從實(shí)時(shí)處理器A201a或?qū)崟r(shí)處理器B201b向網(wǎng)絡(luò)處理器101發(fā)送數(shù)據(jù)的情況與實(shí)施形態(tài)1相同可以實(shí)施。
圖17是發(fā)送側(cè)的網(wǎng)絡(luò)處理器101的假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器114和接收側(cè)的實(shí)時(shí)處理器A201a、B201b的假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器214a、214b的動(dòng)作流程圖。圖18是發(fā)送側(cè)的網(wǎng)絡(luò)處理器101的假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器114和接收側(cè)的實(shí)時(shí)處理器A201a、B201b的假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器214a、214b的動(dòng)作順序圖。
發(fā)送側(cè)的網(wǎng)絡(luò)處理器101的假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器114一旦在步驟S1701中接收到來(lái)自TCP/IP協(xié)議堆棧113的發(fā)送請(qǐng)求，就在步驟S1702經(jīng)由總線接口106和公共總線302將從TCP/IP協(xié)議堆棧113接收的發(fā)送數(shù)據(jù)寫(xiě)入公共存儲(chǔ)器301。
一旦寫(xiě)入結(jié)束，假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器114在步驟S1703就對(duì)發(fā)送完成通知輸出手段(通知信號(hào)輸出手段)111進(jìn)行控制，對(duì)中斷通知線312輸出發(fā)送完成的中斷信號(hào)(通知發(fā)送數(shù)據(jù)被寫(xiě)入公共存儲(chǔ)器的通知信號(hào))。
通知信號(hào)分配手段303在輸入發(fā)送側(cè)的網(wǎng)絡(luò)處理器101來(lái)的發(fā)送完成的中斷信號(hào)時(shí)，向各中斷通知線312a、312b分配輸出與上述發(fā)送完成中斷信號(hào)相同的信號(hào)。
接收側(cè)的實(shí)時(shí)處理器A201a、B201b的接收開(kāi)始通知輸入手段(通知信號(hào)輸入手段)211a、211b，在接收到利用中斷通知線312a、312b發(fā)送的上述發(fā)送完成的中斷信號(hào)之后向CPU202a、202b輸入接收開(kāi)始的中斷信號(hào)，使其發(fā)生中斷，使假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器214a、214b啟動(dòng)。
假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器214a、214b在步驟S 1704中一旦接收到接收開(kāi)始的中斷信號(hào)，就在步驟S 1705經(jīng)由公共總線302與總線接口206a、206b讀出在公共存儲(chǔ)器301寫(xiě)入的數(shù)據(jù)，使TCP/IP協(xié)議堆棧213a、213b處理該讀出的發(fā)送數(shù)據(jù)。
另一方面，發(fā)送側(cè)的網(wǎng)絡(luò)處理器101的假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器114在向中斷通知線312輸出發(fā)送完成的中斷信號(hào)之后，再教育到等待來(lái)自TCP/IP協(xié)議堆棧113的發(fā)送請(qǐng)求的狀態(tài)。
還有，在本實(shí)施形態(tài)4中，對(duì)從一個(gè)網(wǎng)絡(luò)處理器向兩個(gè)實(shí)時(shí)處理器進(jìn)行發(fā)送數(shù)據(jù)的發(fā)送的情況進(jìn)行說(shuō)明，但是當(dāng)然1對(duì)n的數(shù)據(jù)通信也同樣能夠?qū)嵤?。還有，在也從例如實(shí)時(shí)處理器A向網(wǎng)絡(luò)處理器與實(shí)時(shí)處理器B進(jìn)行數(shù)據(jù)發(fā)送的情況下，只要使通知信號(hào)分配手段具有將來(lái)自實(shí)時(shí)處理器A的中斷信號(hào)分配到網(wǎng)絡(luò)處理器和實(shí)時(shí)處理器B的功能即可。
又，與實(shí)施形態(tài)1相同，發(fā)送側(cè)的假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器114在將發(fā)送數(shù)據(jù)寫(xiě)入公共存儲(chǔ)器301完成后(包括剛完成)，利用發(fā)送完成通知輸出手段111輸出發(fā)送完成的中斷信號(hào)，然后轉(zhuǎn)移到等待來(lái)自TCP/IP協(xié)議堆棧113的發(fā)送請(qǐng)求的狀態(tài)，但是，也可以在將發(fā)送數(shù)據(jù)寫(xiě)入公共存儲(chǔ)器301之前(包括寫(xiě)入前瞬間)輸出中斷信號(hào)，在發(fā)送數(shù)據(jù)寫(xiě)入公共存儲(chǔ)器301完成之后，轉(zhuǎn)移到等待發(fā)送請(qǐng)求的狀態(tài)，又可以在發(fā)送數(shù)據(jù)寫(xiě)入公共存儲(chǔ)器301的寫(xiě)入量達(dá)到預(yù)定的數(shù)據(jù)量的時(shí)刻輸出中斷信號(hào)，在將發(fā)送數(shù)據(jù)寫(xiě)入公共存儲(chǔ)器301寫(xiě)入完成后轉(zhuǎn)移到等待發(fā)送請(qǐng)求的狀態(tài)。又可以與實(shí)施形態(tài)2相同設(shè)置定時(shí)器，也可以與實(shí)施形態(tài)3相同，以各處理器具有的主存儲(chǔ)器作為公共存儲(chǔ)器。
又與實(shí)施形態(tài)1相同，作為第1存儲(chǔ)手段，可以設(shè)置存儲(chǔ)TCP/IP協(xié)議堆棧113(第1協(xié)議軟件)與假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器114(第1器件驅(qū)動(dòng)軟件)的一個(gè)存儲(chǔ)器，但是也可以設(shè)置分別存儲(chǔ)TCP/IP協(xié)議堆棧113和假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器114的兩個(gè)存儲(chǔ)器。又，作為第2存儲(chǔ)手段，可以設(shè)置存儲(chǔ)TCP/IP協(xié)議堆棧213(第2協(xié)議軟件)與假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器214(第2器件驅(qū)動(dòng)軟件)的一個(gè)存儲(chǔ)器，但是也可以設(shè)置分別存儲(chǔ)TCP/IP協(xié)議堆棧213和假想網(wǎng)絡(luò)器件驅(qū)動(dòng)器214的兩個(gè)存儲(chǔ)器。在采用設(shè)置兩個(gè)存儲(chǔ)器的結(jié)構(gòu)的情況下，而且是在各處理器能夠共有這些存儲(chǔ)器的情況下，可以是在任一方包含公共存儲(chǔ)器，也可以是包含在雙方。
如上所述，采用實(shí)施形態(tài)1～實(shí)施形態(tài)4，在1對(duì)n的通信中，發(fā)送側(cè)的處理器具有的發(fā)送完成通知手段(通知信號(hào)輸出手段)上連接的公共存儲(chǔ)器的排斥控制用的中斷通知線可以是1條，對(duì)接收側(cè)的n個(gè)處理器進(jìn)行發(fā)送完成的中斷信號(hào)的發(fā)送的中斷通知線可以是以往的多處理器系統(tǒng)的一半。
又，采用實(shí)施形態(tài)1～實(shí)施形態(tài)4，則已有的多處理器系統(tǒng)中進(jìn)行的從接收側(cè)向發(fā)送側(cè)輸出接收完成的中斷信號(hào)的輸出動(dòng)作以及利用發(fā)送側(cè)進(jìn)行的接收完成的中斷輸入檢測(cè)動(dòng)作可以不要，因此在處理器之間的通信為高速度通信的多處理器系統(tǒng)中是有用的。而且在與因特網(wǎng)等連接的AV設(shè)備、具有AV功能的便攜式電話等使用的多處理器系統(tǒng)中是有用的。而且也能夠使用于與因特網(wǎng)連接的機(jī)器人、圖像處理裝置、圖像識(shí)別裝置等用途。
還有，上述實(shí)施形態(tài)1～4中，為了簡(jiǎn)化說(shuō)明，公共存儲(chǔ)器上的緩存器采用一個(gè)，但是用多個(gè)緩存器和環(huán)形緩存器也能夠得到相同的效果。
權(quán)利要求
1.一種多處理器系統(tǒng)，具備進(jìn)行數(shù)據(jù)發(fā)送的處理器、進(jìn)行數(shù)據(jù)接收的處理器、將各處理器之間加以連結(jié)的公共總線、以及從各處理器經(jīng)過(guò)所述公共總線進(jìn)行訪問(wèn)的公共存儲(chǔ)器，在各處理器之間進(jìn)行數(shù)據(jù)通信時(shí)，發(fā)送側(cè)的處理器將發(fā)送數(shù)據(jù)寫(xiě)入所述公共存儲(chǔ)器，接收側(cè)的處理器從所述公共存儲(chǔ)器讀出發(fā)送數(shù)據(jù)，同時(shí)通過(guò)所述公共總線，從發(fā)送側(cè)的處理器向接收側(cè)的處理器，輸出將發(fā)送數(shù)據(jù)寫(xiě)入所述公共存儲(chǔ)器的通知的通知信號(hào)，并進(jìn)行所述公共存儲(chǔ)器的排斥控制，其特征在于，發(fā)送側(cè)的處理器具有向接收側(cè)的處理器輸出所述通知信號(hào)的通知信號(hào)輸出手段，而且具有能夠執(zhí)行各處理器之間的數(shù)據(jù)通信和數(shù)據(jù)保證的第1協(xié)議軟件、以及執(zhí)行向所述公共存儲(chǔ)器寫(xiě)入從該第1協(xié)議軟件接收的發(fā)送數(shù)據(jù)和利用所述通知信號(hào)輸出手段進(jìn)行通知信號(hào)的輸出的第1器件驅(qū)動(dòng)軟件的第1存儲(chǔ)手段，接收側(cè)的處理器具有從發(fā)送側(cè)的處理器輸入所述通知信號(hào)的通知信號(hào)輸入手段，而且具有能夠執(zhí)行各處理器之間的數(shù)據(jù)通信和數(shù)據(jù)保證的第2協(xié)議軟件、以及在利用所述通知信號(hào)輸入手段輸入所述通知信號(hào)之后，從所述公共存儲(chǔ)器讀出發(fā)送數(shù)據(jù)，使該第2協(xié)議軟件處理該讀出的發(fā)送數(shù)據(jù)的第2器件驅(qū)動(dòng)軟件的第2存儲(chǔ)手段，所述公共總線具有在數(shù)據(jù)通信時(shí)將所述通知信號(hào)從發(fā)送側(cè)的處理器發(fā)送到接收側(cè)的處理器的通知線。
2.根據(jù)權(quán)利要求1所述的多處理器系統(tǒng)，其特征在于，發(fā)送側(cè)的處理器安裝的所述第1器件驅(qū)動(dòng)軟件在對(duì)所述公共存儲(chǔ)器寫(xiě)入發(fā)送數(shù)據(jù)剛完成時(shí)，利用所述通信信號(hào)輸出手段向接收側(cè)的處理器輸出所述通知信號(hào)。
3.根據(jù)權(quán)利要求1所述的多處理器系統(tǒng)，其特征在于，發(fā)送側(cè)的處理器安裝的所述第1器件驅(qū)動(dòng)軟件在對(duì)所述公共存儲(chǔ)器寫(xiě)入發(fā)送數(shù)據(jù)剛開(kāi)始時(shí)，利用所述通信信號(hào)輸出手段向接收側(cè)的處理器輸出所述通知信號(hào)。
4.根據(jù)權(quán)利要求1所述的多處理器系統(tǒng)，其特征在于，發(fā)送側(cè)的處理器安裝的所述第1器件驅(qū)動(dòng)軟件在寫(xiě)入所述公共存儲(chǔ)器的發(fā)送數(shù)據(jù)達(dá)到預(yù)定的數(shù)據(jù)量的時(shí)刻，利用所述通信信號(hào)輸出手段向接收側(cè)的處理器輸出所述通知信號(hào)。
5.根據(jù)權(quán)利要求1所述的多處理器系統(tǒng)，其特征在于，發(fā)送側(cè)的處理器還具備一旦經(jīng)過(guò)預(yù)先規(guī)定的時(shí)間，就發(fā)出時(shí)間已到的通知的定時(shí)器，發(fā)送側(cè)的處理器安裝的所述第1器件驅(qū)動(dòng)軟件在向所述公共存儲(chǔ)器寫(xiě)入發(fā)送數(shù)據(jù)完成之后使所述定時(shí)器開(kāi)始計(jì)時(shí)，收到所述定時(shí)器的時(shí)間到的通知之后將接著的發(fā)送數(shù)據(jù)寫(xiě)入所述公共存儲(chǔ)器。
6.根據(jù)權(quán)利要求1所述的多處理器系統(tǒng)，其特征在于，所述公共存儲(chǔ)器安裝在從接收側(cè)的處理器訪問(wèn)所述公共存儲(chǔ)器的速度比從發(fā)送側(cè)的處理器訪問(wèn)所述公共存儲(chǔ)器的速度快的位置。
7.根據(jù)權(quán)利要求6所述的多處理器系統(tǒng)，其特征在于，所述公共存儲(chǔ)器包含在具有接收側(cè)的處理器的所述第2存儲(chǔ)手段或在所述接收側(cè)的處理器與所述第2存儲(chǔ)手段分開(kāi)設(shè)置的第3存儲(chǔ)手段中。
8.根據(jù)權(quán)利要求7所述的多處理器系統(tǒng)，其特征在于，接收側(cè)的處理器安裝的所述第2器件驅(qū)動(dòng)軟件，取代從所述公共存儲(chǔ)器讀出發(fā)送數(shù)據(jù)并使所述第2協(xié)議軟件處理該讀出的發(fā)送數(shù)據(jù)，使寫(xiě)入發(fā)送數(shù)據(jù)的所述第2存儲(chǔ)手段或所述第3存儲(chǔ)手段的區(qū)域的指針對(duì)所述第2協(xié)議軟件進(jìn)行指示并進(jìn)行處理。
9.根據(jù)權(quán)利要求1所述的多處理器系統(tǒng)，在進(jìn)行數(shù)據(jù)通信時(shí)從一個(gè)發(fā)送側(cè)處理器向多個(gè)接收側(cè)處理器對(duì)發(fā)送數(shù)據(jù)進(jìn)行發(fā)送，其特征在于，具備從發(fā)送側(cè)的處理器接收所述通知信號(hào)時(shí)，向接收側(cè)的多個(gè)處理器分配所述通知信號(hào)的通知信號(hào)分配手段。
全文摘要
本發(fā)明揭示一種排除在各處理器之間進(jìn)行數(shù)據(jù)通信時(shí)的數(shù)據(jù)保證的冗余性的多處理器系統(tǒng)。在網(wǎng)絡(luò)處理器(101)與實(shí)時(shí)處理器(201)之間進(jìn)行數(shù)據(jù)通信時(shí)，只根據(jù)從發(fā)送側(cè)的網(wǎng)絡(luò)處理器(101)向接收側(cè)的實(shí)時(shí)處理器(201)發(fā)送完成的中斷信號(hào)輸出動(dòng)作和接收側(cè)的實(shí)時(shí)處理器(201)進(jìn)行的發(fā)送完成的中斷輸入檢測(cè)動(dòng)作進(jìn)行公共存儲(chǔ)器的排斥控制，只根據(jù)TCP/IP協(xié)議堆棧軟件(213)執(zhí)行對(duì)數(shù)據(jù)消化和數(shù)據(jù)喪失的數(shù)據(jù)保證。
文檔編號(hào)G06F15/163GK1790309SQ20051013613
公開(kāi)日2006年6月21日 申請(qǐng)日期2005年12月16日 優(yōu)先權(quán)日2004年12月16日
發(fā)明者吉田善正, 中原充也 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社