專利名稱：輸入輸出調(diào)適性寫入快取政策調(diào)整作業(yè)的制作方法
技術領域：
本發(fā)明涉及一種儲存虛擬化子系統(tǒng)中的輸出入串流調(diào)適性寫入快取政策調(diào)整作業(yè)。
背景技術：
儲存虛擬化是一種藉由將實體儲存裝置(PSD)的各區(qū)段合并成為邏輯儲存?zhèn)€體，茲稱之為邏輯媒體單元，而令由一主機系統(tǒng)能夠加以接取，俾運以將實體儲存虛擬化的技術。此項技術既已主要運用在獨立冗余磁碟陣列(RAID)的儲存虛擬化作業(yè)，這可通過獨立冗余磁碟陣列技術，將較小的實體儲存裝置合并成為較大、容錯、更高效能的邏輯媒體單元。
一邏輯媒體單元，簡稱LMU，是一儲存?zhèn)€體，其個別儲存元素(即如儲存區(qū)塊)可由一邏輯儲存位址所唯一地定址。一邏輯媒體單元常見范例即為一硬式磁碟機(HDD)的實體儲存通過該主機輸出入裝置互連而對一主機的表現(xiàn)方式。在此情況下，當在該實體層級時，該硬式磁碟機會被分割成圓柱、頭區(qū)及區(qū)段，而對該主機所呈現(xiàn)的則是由一單一邏輯區(qū)塊位址所定址的一組連續(xù)儲存區(qū)塊(各區(qū)段)。另一范例則是儲存磁帶通過該主機的輸出入裝置互連對于一主機的表現(xiàn)方式。
一“儲存虛擬化控制器”，簡稱SVC，是一裝置，而其主要目的為將實體儲存媒體的各區(qū)段的組合對映到該主機系統(tǒng)可見的邏輯媒體單元。接收自該主機系統(tǒng)的輸出入請求會被剖析及解譯，并且將相關的操作及數(shù)據(jù)轉譯成為實體儲存裝置輸出入請求。這項處理可間接經(jīng)快取、延遲(即如回寫)、預期(先讀)、群組化等等的操作，以改善效能及其他操作性特征，因此一主機輸出入請求并不必然地會按一對一方式直接地導致實體儲存裝置輸出入請求。
一“外部(有時稱為“單立式”)儲存虛擬化控制器”是一“儲存虛擬化控制器”，通過一輸出入介面連接至該主機系統(tǒng)，并且能夠支援接往常駐于該主機系統(tǒng)外部的裝置的連接，且另能夠獨立于該主機而運作。
一外部“儲存虛擬化控制器”的范例即為一外部，或單立式、直接接取的獨立冗余磁碟陣列控制器。一獨立冗余磁碟陣列控制器可將于一或多個實體儲存裝置(PSD)上的各區(qū)段加以合并，此等的組合是由一特定獨立冗余磁碟陣列層級的本質(zhì)決定，以構成可由一主機系統(tǒng)連續(xù)定址的邏輯媒體單元，而該主機系統(tǒng)可獲用此邏輯媒體單元。一單一獨立冗余磁碟陣列控制器會通常支援多個獨立冗余磁碟陣列層級，因此不同邏輯媒體單元可含有依照描述不同單元的特征的不同獨立冗余磁碟陣列層級，而按不同方式合并的實體儲存裝置的各區(qū)段。
另一外部“儲存虛擬化控制器”范例即為一JBOD模擬控制器。一JBOD，“碟機成堆”的簡寫，是將通過一或更多的多重裝置輸出入裝置互連通道而將一組實體儲存裝置直接地連接到一主機系統(tǒng)。實作點對點輸出入裝置互連以連接到該主機系統(tǒng)的各實體儲存裝置(即如平行先進技術接取介面硬式磁碟機(Parallel ATA HDD)、序列先進技術接取介面硬式磁碟機(SerialATA HDD)等等)無法直接地被合并以構成如前定義的“碟機成堆”系統(tǒng)，這是因為該等并不允許多個裝置直接地連接到該輸出入裝置通道。
另一外部“儲存虛擬化控制器”的范例為一外部磁帶備份子系統(tǒng)的控制器。
一“儲存虛擬化子系統(tǒng)”(簡寫成SV子系統(tǒng)，或SVS)含有一或更多的上述儲存虛擬化控制器或外部儲存虛擬化控制器，以及至少一個連接至此以對其提供儲存的實體儲存裝置。
“儲存虛擬化”通常并入數(shù)據(jù)快取處理，以強化整體效能及數(shù)據(jù)產(chǎn)出量。這項數(shù)據(jù)快取通常包括快取讀取數(shù)據(jù)及快取寫入數(shù)據(jù)?？烊懭霐?shù)據(jù)可進一步分成回寫快取(Write-Back Caching)及徑寫快取(Write-ThroughCaching)。在回寫快取里，當該儲存虛擬化子系統(tǒng)收到相關數(shù)據(jù)并登注于快取內(nèi)之后，隨即就會對該主機送出一既已完成一寫入作業(yè)的回應。一直到稍后時刻才會承載至實體媒體。在徑寫快取處理中，會將對于該主機的既已完成一寫入作業(yè)的回應加以延遲，一直到相關數(shù)據(jù)完全地承載至實體媒體之后為止。
一般說來，回寫快取具有改善效能的益處。藉由當數(shù)據(jù)抵達之后隨即回應至該主機，而非等待一直到經(jīng)承載至實體媒體上為止，通常每單位時間里可處理更多的主機寫入輸出入請求。此外，藉由在真正承載至實體媒體之前先累積大量的數(shù)據(jù)在快取內(nèi)，可在該承載處理過程中執(zhí)行最佳化。這種最佳化包括藉由將大量數(shù)據(jù)群組化成為單一寫入作業(yè)以減少對各實體儲存裝置寫入作業(yè)的次數(shù)、將數(shù)據(jù)加以排序以縮短實體儲存裝置機械性延遲。
徑寫快取具有改善的數(shù)據(jù)安全性的優(yōu)點。例如一突發(fā)的電力漏失或失效儲存虛擬化控制器不會造成數(shù)據(jù)漏失。在某些環(huán)境下，像是當該寫入輸出入串流在本質(zhì)上屬循序性，且該儲存虛擬化控制器是經(jīng)組態(tài)設定成為備援儲存虛擬化子系統(tǒng)時，徑寫快取可實際地提供較佳效能。在此一儲存虛擬化子系統(tǒng)里，為避免在發(fā)生失效儲存虛擬化控制器時漏失數(shù)據(jù)，可將回寫快取處理合并于控制器間快取寫入同步，使得在該備援對里的其他控制器中會有所有未經(jīng)承載寫入數(shù)據(jù)的備份。這個當來自該主機時，將該寫入數(shù)據(jù)按即時方式備份于其他控制器內(nèi)的處理或會造成顯著的效能劣化結果。在此情況下，特別是如該寫入輸出入串流本質(zhì)上屬循序性者，徑寫快取可實際地獲致較佳效能，這是因為不需要將數(shù)據(jù)備份至其他控制器以避免在發(fā)生儲存虛擬化控制器失效的情況下漏失數(shù)據(jù)。
為努力提供使用者調(diào)整寫入快取政策以設定該使用者認為適合于該特定組態(tài)及輸出入串流特征的能力，一典型儲存虛擬化子系統(tǒng)會支援寫入快取政策的手動調(diào)整作業(yè)。在許多系統(tǒng)里，此項政策可動態(tài)地加以調(diào)整，意思是會隨即生效而不需要令相關邏輯媒體單元或甚整個系統(tǒng)離線然后再連接上線。此外，各邏輯媒體單元或甚通過該主機側輸出入裝置互連而呈現(xiàn)予該主機的各邏輯單元可具有其本身的獨立組態(tài)設定寫入快取政策。有些儲存虛擬化子系統(tǒng)甚至能夠藉由在該輸出入命令資訊本身內(nèi)所載送的資訊，來支援按逐一輸出入為基礎的寫入快取政策調(diào)整作業(yè)。
由此可見，有鑒于上述缺陷，本發(fā)明人基于從事此類產(chǎn)品設計制造多年豐富的實務經(jīng)驗及專業(yè)知識，并配合學理的運用，積極加以研究創(chuàng)新，以期創(chuàng)設一種新的輸入輸出調(diào)適性寫入快取政策調(diào)整作業(yè)方法。經(jīng)過不斷的研究、設計，并經(jīng)反復試作及改進后，終于創(chuàng)設出確具實用價值的本發(fā)明。

發(fā)明內(nèi)容
即如前述，在許多情況下，回寫快取可提供佳于徑寫快取的經(jīng)改善效能。不過，在有些情況，徑寫快取政策會因為數(shù)據(jù)安全性考量而為較優(yōu)。這些情況或會隨時間而變，因此在有些的情況下，于一第一時段過程中考量到數(shù)據(jù)安全性及效能兩者，施用回寫處理或為最佳快取政策，而在不同的情況下，于一第二時段過程中，或許因為發(fā)生或會造成漏失存駐于該數(shù)據(jù)快取內(nèi)的未經(jīng)承載數(shù)據(jù)的事件的風險提高，故徑寫處理可為最佳的快取政策。為了調(diào)適于環(huán)境的變化，可將動態(tài)調(diào)整寫入數(shù)據(jù)快取合并于一種當?shù)亲⒁挥|發(fā)事件時即啟動一寫入快取政策調(diào)整的機制。一種會造成一寫入政策調(diào)整的常見觸發(fā)事件范例即為一備用電源的狀態(tài)改變。當一像是電池的備用電源在能夠維持該快取數(shù)據(jù)一直到將其承載至一非揮發(fā)性儲存裝置(即如實體儲存裝置)的狀態(tài)下時，可將該整體寫入快取政策設定為回寫以利提高整體效能。如該備用電源的狀態(tài)改變成無法維持該經(jīng)快取數(shù)據(jù)一直到予以承載(即如電池不是完全充電或該電源按某方式故障)，則可立即地將存駐于該數(shù)據(jù)快取內(nèi)的未經(jīng)承載數(shù)據(jù)承載至非揮發(fā)性儲存裝置，并且可將整體寫入快取政策修改為徑寫處理，以確保來自主電源的突發(fā)電力漏失不會造成未經(jīng)承載數(shù)據(jù)的漏失。
一般說來，回寫數(shù)據(jù)快取會獲得較佳效能，相較于徑寫數(shù)據(jù)快取。然而，即如前述，會有某些情況，徑寫快取或會展現(xiàn)比起回寫效能為佳的效能。在這些情況下，使用者可手動地將該寫入快取政策調(diào)整至一可將該效能最佳化的設定。該使用者可通常必須監(jiān)視該主機輸出入串流的本質(zhì)及相關于此的效能特征，并據(jù)此而手動地調(diào)整該寫入快取政策設定。此項該使用者部分的監(jiān)視處理及重新組態(tài)設定對于整體擁有成本及系統(tǒng)維護是一另增成本。將該處理自動化可消除對此使用者監(jiān)視及重新組態(tài)設定的需要，藉此消除之而同時仍達到關于將該寫入快取政策保持在為該等情況而隨即調(diào)整至其最佳設定的最佳效能水準。
本發(fā)明的目的就是在提供一種方法和系統(tǒng)，以藉由適當?shù)卣{(diào)整寫入快取政策，對于目前組態(tài)設定及操作狀態(tài)而在不同輸出入負載下達到最佳效能。這稱為“輸出入串流調(diào)適性寫入快取政策調(diào)整作業(yè)”，因為寫入快取政策“調(diào)適”于不同組態(tài)與不同種類的輸出入負載。對此的先決條件為可支援寫入快取政策的動態(tài)調(diào)整作業(yè)。這也會要求實作一種考量到目前組態(tài)及操作狀態(tài)，根據(jù)輸出入負載來決定何時一寫入快取政策調(diào)整作業(yè)為適當?shù)臋C制。
在一示范性具體實施例里，揭示一種用以在一其中包括至少一儲存虛擬化控制器以及一含有至少一實體儲存裝置(PSD)而連接于此的實體儲存裝置陣列的儲存虛擬化子系統(tǒng)中執(zhí)行調(diào)適性寫入快取的方法，該方法包括分析一由一主機單元所送出的至少一寫入輸出入請求的串流的特征；從該分析步驟決定該串流是否實質(zhì)上為循序性；由該子系統(tǒng)接收一來自該主機單元的新寫入輸出入請求；以及當該串流被決定為實質(zhì)上屬循序性時，自動地執(zhí)行徑寫快取以將相關于該新寫入輸出入請求的數(shù)據(jù)寫入至該實體儲存裝置陣列，或是當該串流被決定為并非實質(zhì)上屬循序性時，自動地執(zhí)行回寫快取以將相關于該新寫入輸出入請求的數(shù)據(jù)寫入至該實體儲存裝置陣列。
在另一示范性具體實施例里，揭示一種用以于一其中包括至少一儲存虛擬化控制器以及一含有至少一實體儲存裝置(PSD)而連接于此的實體儲存裝置陣列的儲存虛擬化子系統(tǒng)中執(zhí)行調(diào)適性寫入快取，以將數(shù)據(jù)從該控制器對寫入至該實體儲存裝置陣列的方法，該方法包括由該子系統(tǒng)接收一組來自該主機單元的至少一寫入輸出入請求；從該組至少一寫入輸出入請求決定一輸出入串流實質(zhì)上為循序性；由該子系統(tǒng)接收一來自該主機單元的新寫入輸出入請求；以及如該新寫入輸出入請求被決定為屬于該輸出入串流，自動地執(zhí)行徑寫快取以將相關于該新寫入輸出入請求的數(shù)據(jù)寫入至該實體儲存裝置陣列，或是如該新寫入輸出入請求被決定為不屬于該輸出入串流，自動地執(zhí)行回寫快取以將相關于該新寫入輸出入請求的數(shù)據(jù)寫入至該實體儲存裝置陣列。
在另一示范性具體實施例，揭示一種用以于一其中包括至少一儲存虛擬化控制器以及一含有至少一實體儲存裝置(PSD)而連接于此的實體儲存裝置陣列的儲存虛擬化子系統(tǒng)中執(zhí)行調(diào)適性寫入快取，以將數(shù)據(jù)從該控制器對寫入至該實體儲存裝置陣列的方法，該方法包括由該子系統(tǒng)接收一組來自該主機單元的至少一寫入輸出入請求；從該組的至少一寫入輸出入請求決定一組至少一輸出入串流；對該組的至少一輸出入串流各者決定是否為實質(zhì)上循序性；以及自動地執(zhí)行徑寫快取，以將相關于一經(jīng)決定為屬于該實質(zhì)上為循序性的至少一輸出入串流第一者的第一新寫入輸出入請求的數(shù)據(jù)寫入至該實體儲存裝置陣列，或是自動地執(zhí)行回寫快取，以將相關于一經(jīng)決定為屬于該并非實質(zhì)上為循序性的至少一輸出入串流第二者的第二新寫入輸出入請求的數(shù)據(jù)寫入至該實體儲存裝置陣列。
在另一示范性具體實施例，揭示一種其中包括至少一儲存虛擬化控制器以及一含有至少一實體儲存裝置(PSD)而連接于此的實體儲存裝置陣列，以將數(shù)據(jù)從該至少一控制器寫入至該實體儲存裝置陣列的儲存虛擬化子系統(tǒng)，其中包括一為以執(zhí)行從該至少一儲存虛擬化控制器至該實體儲存裝置陣列的調(diào)適性寫入快取的寫入快取機制，該寫入快取機制執(zhí)行如下步驟由該子系統(tǒng)接收一組來自該主機單元的至少一寫入輸出入請求；從該組的至少一寫入輸出入請求決定一組至少一輸出入串流；對該組的至少一輸出入串流各者決定是否為實質(zhì)上循序性；以及自動地執(zhí)行徑寫快取，以將相關于一經(jīng)決定為屬于該實質(zhì)上為循序性的至少一輸出入串流第一者的第一新寫入輸出入請求的數(shù)據(jù)寫入至該實體儲存裝置陣列，或是自動地執(zhí)行回寫快取，以將相關于一經(jīng)決定為屬于該并非實質(zhì)上為循序性的至少一輸出入串流第二者的第二新寫入輸出入請求的數(shù)據(jù)寫入至該實體儲存裝置陣列。
在另一示范性具體實施例，揭示一種其中包括一連接于此的儲存虛擬化子系統(tǒng)(SVS)的電腦系統(tǒng)，該儲存虛擬化子系統(tǒng)包括至少一儲存虛擬化控制器(SVC)及一含有至少一實體儲存裝置(PSD)而連接于此的實體儲存裝置陣列，以將數(shù)據(jù)從該至少一控制器寫入至該實體儲存裝置陣列，并且包括一寫入快取機制，以執(zhí)行從該至少一儲存虛擬化控制器至該實體儲存裝置陣列的調(diào)適性寫入快取，該寫入快取機制執(zhí)行如下步驟由該子系統(tǒng)接收一組來自該主機單元的至少一寫入輸出入請求；從該組的至少一寫入輸出入請求決定一組至少一輸出入串流；對該組的至少一輸出入串流各者決定是否為實質(zhì)上循序性；以及自動地執(zhí)行徑寫快取，以將相關于一經(jīng)決定為屬于該實質(zhì)上為循序性的至少一輸出入串流第一者的第一新寫入輸出入請求的數(shù)據(jù)寫入至該實體儲存裝置陣列，或是自動地執(zhí)行回寫快取，以將相關于一經(jīng)決定為屬于該并非實質(zhì)上為循序性的至少一輸出入串流第二者的第二新寫入輸出入請求的數(shù)據(jù)寫入至該實體儲存裝置陣列。
本發(fā)明的目的及解決其技術問題是采用以下技術方案來實現(xiàn)的。依據(jù)本發(fā)明提出的一種用以于一其中包括至少一儲存虛擬化控制器以及一含有至少一實體儲存裝置(PSD)而連接于此其上實體儲存裝置陣列的儲存虛擬化子系統(tǒng)中執(zhí)行調(diào)適性寫入快取，以將數(shù)據(jù)從該控制器對寫入至該實體儲存裝置陣列的方法，其包括以下步驟由該子系統(tǒng)接收一組來自該主機單元的至少一寫入輸出入請求；從該組的至少一寫入輸出入請求決定一組至少一輸出入串流；對該組的至少一輸出入串流各者決定是否為實質(zhì)上循序性；以及自動地執(zhí)行徑寫快取，以將相關于一經(jīng)決定為屬于該實質(zhì)上為循序性的至少一輸出入串流第一者的第一新寫入輸出入請求的數(shù)據(jù)寫入至該實體儲存裝置陣列，或是自動地執(zhí)行回寫快取，以將相關于一經(jīng)決定為屬于該并非實質(zhì)上為循序性的至少一輸出入串流第二者的第二新寫入輸出入請求的數(shù)據(jù)寫入至該實體儲存裝置陣列。
本發(fā)明的目的及解決其技術問題還采用以下技術措施來進一步實現(xiàn)。
前述的方法，當該輸出入串流包括某個數(shù)的連續(xù)性輸出入請求時，該輸出入串流會被決定成實質(zhì)上為循序性。
前述的方法，當該輸出入串流的成長速率維持一最低串流存活成長速率時，該輸出入串流會維持其屬實質(zhì)上為循序性的決定結果。
前述的方法，當該輸出入串流的成長速率低于一最低串流存活成長速率時，該輸出入串流會被決定為非可生長者。
前述的方法，當該輸出入串流的成長速率低于一最低串流存活成長速率時，該輸出入串流會被決定為非實質(zhì)上為循序性。
前述的方法，其中所述的最低串流存活成長速率會被該現(xiàn)存輸出入串流的個數(shù)所正范化。
前述的方法，其中所述的最低串流存活成長速率會被該現(xiàn)存輸出入串流的個數(shù)所正范化。
前述的方法，其中所述的最低串流存活成長速率會被該現(xiàn)存輸出入串流的個數(shù)所正范化。
前述的方法，其中所述的輸出入串流成長速率會被該現(xiàn)存輸出入串流的個數(shù)所正范化。
前述的方法，其中所述的輸出入串流成長速率會被該現(xiàn)存輸出入串流的個數(shù)所正范化。
前述的方法，其中所述的輸出入串流成長速率會被該現(xiàn)存輸出入串流的個數(shù)所正范化。
本發(fā)明的目的及解決其技術問題還采用以下技術方案來實現(xiàn)。依據(jù)本發(fā)明提出的一種用以在一其中包括至少一儲存虛擬化控制器以及一含有至少一實體儲存裝置(PSD)而連接于其上的實體儲存裝置陣列的儲存虛擬化子系統(tǒng)中執(zhí)行調(diào)適性寫入快取的方法，其包括以下步驟分析一由一主機單元所送出的至少一寫入輸出入請求的串流的特征；從該分析步驟決定該串流是否實質(zhì)上為循序性；由該子系統(tǒng)接收一來自該主機單元的新寫入輸出入請求；以及當該串流被決定為實質(zhì)上屬循序性時，自動地執(zhí)行徑寫快取以將相關于該新寫入輸出入請求的數(shù)據(jù)寫入至該實體儲存裝置陣列，或是當該串流被決定為并非實質(zhì)上屬循序性時，自動地執(zhí)行回寫快取以將相關于該新寫入輸出入請求的數(shù)據(jù)寫入至該實體儲存裝置陣列。
本發(fā)明的目的及解決其技術問題還采用以下技術措施來進一步實現(xiàn)。
前述的方法，當某個數(shù)的接續(xù)性所收寫入輸出入請求外的各寫入輸出入請求為連續(xù)于先前者，則該串流會被決定為實質(zhì)上為循序性。
前述的方法，其中所述的串流會在一第一時間被決定為實質(zhì)上為循序性；而若該并不連續(xù)于該串流里最近一個寫入輸出入請求的寫入輸出入請求，除以另一某個數(shù)的接續(xù)所收寫入輸出入請求的比例值超過一第一門檻值，則該串流會在稍后于該第一時間的一第二時間被決定非實質(zhì)上為循序性。
本發(fā)明的目的及解決其技術問題還采用以下技術方案來實現(xiàn)。依據(jù)本發(fā)明提出的一種用以于一其中包括至少一儲存虛擬化控制器以及一含有至少一實體儲存裝置(PSD)而連接于其上的實體儲存裝置陣列的儲存虛擬化子系統(tǒng)中執(zhí)行調(diào)適性寫入快取，以將數(shù)據(jù)從該控制器對寫入至該實體儲存裝置陣列的方法，其包括以下步驟由該子系統(tǒng)接收一組來自該主機單元的至少一寫入輸出入請求；從該組至少一寫入輸出入請求決定一輸出入串流實質(zhì)上為循序性；由該子系統(tǒng)接收一來自該主機單元的新寫入輸出入請求；以及如該新寫入輸出入請求被決定為屬于該輸出入串流，自動地執(zhí)行徑寫快取以將相關于該新寫入輸出入請求的數(shù)據(jù)寫入至該實體儲存裝置陣列，或是如該新寫入輸出入請求被決定為不屬于該輸出入串流，自動地執(zhí)行回寫快取以將相關于該新寫入輸出入請求的數(shù)據(jù)寫入至該實體儲存裝置陣列。
本發(fā)明的目的及解決其技術問題還采用以下技術措施來進一步實現(xiàn)。
前述的方法，當該輸出入串流包括某個數(shù)的連續(xù)性輸出入請求時，該輸出入串流會被決定成實質(zhì)上為循序性。
前述的方法，當該輸出入串流包括某個數(shù)的連續(xù)性輸出入請求時，并且一并不連續(xù)于該輸出入串流的最近一個寫入輸出入請求的寫入輸出入請求，除以一循序性串流維持窗口的比例值并未超過一非循序性串流門檻值輸出入比例值，則該輸出入串流會被決定成實質(zhì)上為循序性。
本發(fā)明的目的及解決其技術問題還采用以下技術方案來實現(xiàn)。依據(jù)本發(fā)明提出的一種其中包括至少一儲存虛擬化控制器以及一含有至少一實體儲存裝置(PSD)而連接于其上的實體儲存裝置陣列，以將數(shù)據(jù)從該至少一控制器寫入至該實體儲存裝置陣列的儲存虛擬化子系統(tǒng)，其特征在于包括一為以執(zhí)行從該至少一儲存虛擬化控制器至該實體儲存裝置陣列的調(diào)適性寫入快取的寫入快取機制，該寫入快取機制執(zhí)行如下步驟由該子系統(tǒng)接收一組來自該主機單元的至少一寫入輸出入請求；從該組的至少一寫入輸出入請求決定一組至少一輸出入串流；對該組的至少一輸出入串流各者決定是否為實質(zhì)上循序性；以及自動地執(zhí)行徑寫快取，以將相關于一經(jīng)決定為屬于該實質(zhì)上為循序性的至少一輸出入串流第一者的第一新寫入輸出入請求的數(shù)據(jù)寫入至該實體儲存裝置陣列，或是自動地執(zhí)行回寫快取，以將相關于一經(jīng)決定為屬于該并非實質(zhì)上為循序性的至少一輸出入串流第二者的第二新寫入輸出入請求的數(shù)據(jù)寫入至該實體儲存裝置陣列。
本發(fā)明的目的及解決其技術問題還采用以下技術措施來進一步實現(xiàn)。
前述的儲存虛擬化子系統(tǒng)，當該第一輸出入串流含有某個數(shù)的連續(xù)性輸出入請求時，該第一串流會被決定為實質(zhì)上為循序性。
前述的儲存虛擬化子系統(tǒng)，當該第一輸出入串流含有某個數(shù)的連續(xù)性輸出入請求，并且一并不連續(xù)于該第一輸出入串流的最近一個寫入輸出入請求的寫入輸出入請求，除以一循序性串流維持窗口的比例值并未超過一非循序性串流門檻值輸出入比例值時，該第一串流會被決定為實質(zhì)上為循序性。
本發(fā)明的目的及解決其技術問題還采用以下技術方案來實現(xiàn)。依據(jù)本發(fā)明提出的一種含有包括至少一儲存虛擬化控制器(SVC)及一含有至少一實體儲存裝置(PSD)而連接于其上的實體儲存裝置陣列以將數(shù)據(jù)從該至少一控制器寫入至該實體儲存裝置陣列以及包括一寫入快取機制以執(zhí)行從該至少一儲存虛擬化控制器至該實體儲存裝置陣列的調(diào)適性寫入快取的一儲存虛擬化子系統(tǒng)(SVS)并與之連接的電腦系統(tǒng)，利用該寫入快取機制執(zhí)行如下步驟由該子系統(tǒng)接收一組來自該主機單元的至少一寫入輸出入請求；從該組的至少一寫入輸出入請求決定一組至少一輸出入串流；對該組的至少一輸出入串流各者決定是否為實質(zhì)上循序性；以及自動地執(zhí)行徑寫快取，以將相關于一經(jīng)決定為屬于該實質(zhì)上為循序性的至少一輸出入串流第一者的第一新寫入輸出入請求的數(shù)據(jù)寫入至該實體儲存裝置陣列，或是自動地執(zhí)行回寫快取，以將相關于一經(jīng)決定為屬于該并非實質(zhì)上為循序性的至少一輸出入串流第二者的第二新寫入輸出入請求的數(shù)據(jù)寫入至該實體儲存裝置陣列。
本發(fā)明的目的及解決其技術問題還采用以下技術措施來進一步實現(xiàn)。
前述的電腦系統(tǒng)，當該第一輸出入串流含有某個數(shù)的連續(xù)性輸出入請求時，該第一串流會被決定為實質(zhì)上為循序性。
前述的電腦系統(tǒng)，當該第一輸出入串流含有某個數(shù)的連續(xù)性輸出入請求，并且一并不連續(xù)于該第一輸出入串流的最近一個寫入輸出入請求的寫入輸出入請求，除以一循序性串流維持窗口的比例值并未超過一非循序性串流門檻值輸出入比例值時，該第一串流會被決定為實質(zhì)上為循序性。
經(jīng)由上述可知，本發(fā)明是有關于一種用以在一儲存虛擬化子系統(tǒng)中執(zhí)行調(diào)適性寫入快取的方法。該方法包括如下步驟定義為執(zhí)行寫入快取處理而相關于該儲存虛擬化子系統(tǒng)的一操作狀態(tài)的標準；分析由一主機單元(host entity)所送出的至少一寫入輸出入(IO)請求串流的特征，以令決定該串流是否符合該標準；由該子系統(tǒng)接收一來自該主機單元的新的寫入輸出入請求；以及根據(jù)該決定結果執(zhí)行寫入快取處理，以將關聯(lián)于該新寫入輸出入請求的數(shù)據(jù)寫入至該實體儲存裝置(PSD)陣列。
綜上所述，本發(fā)明特殊的輸入輸出調(diào)適性寫入快取政策調(diào)整作業(yè)，具有上述諸多的優(yōu)點及實用價值，并在同類方法中未見有類似的設計公開發(fā)表或使用而確屬創(chuàng)新，其不論在方法上或功能上皆有較大的改進，在技術上有較大的進步，并產(chǎn)生了好用及實用的效果，更加適于實用，而具有產(chǎn)業(yè)的廣泛利用價值，誠為一新穎、進步、實用的新設計。
上述說明僅是本發(fā)明技術方案的概述，為了能夠更清楚了解本發(fā)明的技術手段，而可依照說明書的內(nèi)容予以實施，并且為了讓本發(fā)明的上述和其他目的、特征和優(yōu)點能夠更明顯易懂，以下特舉較佳實施例，并配合附圖，詳細說明如下。


圖1說明一根據(jù)本發(fā)明的一具體實施例，對于輸出入串流調(diào)適性寫入快取政策動態(tài)調(diào)整作業(yè)的處理的流程圖；圖2說明一根據(jù)本發(fā)明的一具體實施例，用以分析該整體輸出入串流以決定是否實質(zhì)上為循序性的處理的流程圖；圖3顯示一用以決定一輸出入請求是否屬于一現(xiàn)有的輸出入串流，并且決定一現(xiàn)有的輸出入串流是否為循序性的處理的流程圖；圖4A至圖4D顯示根據(jù)本發(fā)明的各項具體實施例，該等用以決定會施用哪種寫入快取政策的處理的流程圖；圖5顯示一如圖4所述的決定機制范例的略圖；圖6顯示一根據(jù)本發(fā)明的一具體實施例，用以決定會施用哪種寫入快取政策的流程圖；圖7A至圖7B顯示根據(jù)本發(fā)明的進一步具體實施例，用以決定會施用哪種寫入快取政策的各流程圖；圖8A至圖8B顯示如圖7A所示的決定機制范例；以及圖9顯示一根據(jù)本發(fā)明的進一步具體實施例，用以決定會施用哪種寫入快取政策的流程圖。
具體實施例方式
為更進一步闡述本發(fā)明為達成預定發(fā)明目的所采取的技術手段及功效，以下結合附圖及較佳實施例，對依據(jù)本發(fā)明提出的輸入輸出調(diào)適性寫入快取政策調(diào)整作業(yè)其具體實施方式
、方法、步驟、特征及其功效，詳細說明如后。
現(xiàn)將詳細參照于本發(fā)明的較佳具體實施例，各隨附圖式中所說明其等范例。只要可能，會在各圖式中利用相同參考編號及說明以參指于相同或類似部分。
一般說來，對幾乎任何一種的輸出入負載，回寫快取政策展現(xiàn)出最佳效能。然而，即如前述，對于本質(zhì)上實質(zhì)為循序性的輸出入串流，會有其中徑寫快取政策會獲致較佳效能的情況。對于此等串流，當選擇回寫快取政策時，相較于選擇徑寫處理時，實體儲存裝置里的機械性延遲及時間耗用會顯著地減少，且實際上會被或?qū)⒏鼮閲乐氐脑撓到y(tǒng)內(nèi)其他位置的效能瓶頸所蓋過。這些瓶頸與特定組態(tài)相關，存在于一些組態(tài)里而不在其他組態(tài)里。這種其中回寫快取政策或會在實質(zhì)上為循序性輸出入負載下遞送比起徑寫而為較劣的效能的組態(tài)其一即為備援儲存虛擬化子系統(tǒng)，其中會將在一儲存虛擬化控制器內(nèi)的快取里的未經(jīng)承載數(shù)據(jù)備份至該其他儲存虛擬化控制器。在當該寫入輸出入串流本質(zhì)上為實質(zhì)上循序性時，將未經(jīng)承載數(shù)據(jù)拷貝至該其他儲存虛擬化控制器以確保會被備份于此的處理實際上會是此一子系統(tǒng)里的主要寫入效能限制因素。因此，在該等組態(tài)下，根據(jù)于該特定時間點處該寫入輸出入串流的本質(zhì)如何地循序性以動態(tài)地調(diào)整寫入快取政策會為有利。
此者之一簡易具體實施例可為連續(xù)地分析該整體輸出入串流，以決定此者是否實質(zhì)上為循序性。如該分析表示此者本質(zhì)上實質(zhì)為循序性，則會對所有進來的寫入輸出入請求施用徑寫快取政策，一直到目前分析結果顯示此者在本質(zhì)上已不再屬實質(zhì)上為循序性為止，此時會對所有進來的寫入輸出入請求施用回寫快取政策。該項具體實施例的流程圖可如圖1所示。
圖1說明一根據(jù)本發(fā)明的一具體實施例，用于輸出入串流調(diào)適性寫入快取政策動態(tài)性調(diào)整作業(yè)的處理的流程圖。在步驟102里，會連續(xù)地分析該整體輸出入串流以決定此者是否實質(zhì)上為循序性。步驟104利用該分析結果以決定該輸出入串流在本質(zhì)上是否實質(zhì)上為循序性。如該輸出入串流在本質(zhì)上并非實質(zhì)上為循序性，則步驟106會對進來的寫入輸出入請求施用回寫快取政策，或是如該輸出入串流在本質(zhì)上實質(zhì)為循序性，則另采取步驟108而對進來的寫入輸出入請求施用徑寫快取政策。
決定該整體寫入輸出入串流在本質(zhì)上如何地循序性按其最簡單形式可為如下若某個數(shù)的接續(xù)性所收寫入輸出入請求(在此稱為“循序性串流門檻值輸出入計數(shù)值”)的各寫入輸出入請求為連續(xù)于先前者，則該輸出入串流會被視為是在本質(zhì)上循序性。一旦該寫入輸出入串流由上述機制決定為在本質(zhì)上實質(zhì)為循序性，則只有在并不連續(xù)于該循序性串流的最近一個寫入輸出入請求的寫入輸出入請求，除以另一某個數(shù)的接續(xù)所收寫入輸出入請求(在此稱為“循序性串流維持窗口”)的比例值超過一門檻值(在此稱為“非循序性串流門檻值輸出入比例值”)后，該寫入輸出入串流才會被視為本質(zhì)上不再是實質(zhì)上為循序性。該決定機制的流程圖可如圖2所示。
圖2說明一根據(jù)本發(fā)明的一具體實施例，用以分析該整體輸出入串流以決定是否實質(zhì)上為循序性的處理的流程圖。開始于步驟202，分析各寫入輸出入請求，步驟204決定該寫入輸出入請求是否被視為是在本質(zhì)上實質(zhì)為循序性，而若該步驟204內(nèi)的決定結果為“否”，則在步驟206進一步?jīng)Q定在某個數(shù)的接續(xù)性所收寫入輸出入請求外的各寫入輸出入請求是否為連續(xù)于先前者。然后，如該步驟204或步驟206里的決定結果為“是”，則程序前進到步驟208。步驟208決定并不連續(xù)于該循序性串流的最近一個寫入輸出入請求的寫入輸出入請求，除以該循序性串流維持窗口的比例值是否超過該非循序性串流門檻值輸出入比例值。最后，若在步驟208里的決定結果為“是”或在步驟206里為“否”，則在步驟210中該輸出入串流不會被視為是在本質(zhì)上實質(zhì)為循序性?；蛄碚?，若在步驟208里的決定結果為“否”，則在步驟212中該輸出入串流會被視為是在本質(zhì)上實質(zhì)為循序性。
當在任何時間僅單一循序性寫入輸出入串流為作用中時，上述具體實施例確可令人滿意地運作。然而，如多個循序性寫入輸出入串流，各者相互獨立，被送至該儲存虛擬化子系統(tǒng)時，該儲存虛擬化子系統(tǒng)或無法決定該寫入輸出入串流是否為實質(zhì)上為循序性，這是因為來自不同串流的各寫入輸出入不會是連續(xù)性。為克服這項缺點，需以一種藉由對所有屬于顯示一實質(zhì)上為循序性本質(zhì)的輸出入串流的寫入輸出入運用徑寫快取政策，而對所有屬于并非實質(zhì)上為循序性串流的寫入輸出入或是對并未顯示出屬于任何特定串流的輸出入則運用回寫快取政策，按個別輸出入串流的基礎，根據(jù)各項輸出入串流特征的更復雜寫入快取政策動態(tài)調(diào)整具體實施例來選擇該寫入快取政策。
或可按如下方式?jīng)Q定什么輸出入組成一輸出入串流且一輸出入串流在本質(zhì)上是否實質(zhì)上為循序性如一寫入輸出入請求為連續(xù)于一現(xiàn)存串流內(nèi)的最近一個寫入輸出入，則這會被視為屬于該串流，且變成該串流的最新的“最近”寫入輸出入。否則，這會被視為一新寫入輸出入串流的第一輸出入。該項決定機制的流程圖可如圖3所示。
圖3顯示一用以決定一輸出入請求是否屬于一現(xiàn)有的輸出入串流，并且決定一現(xiàn)有的輸出入串流是否為循序性的處理的流程圖。開始于步驟302，接收一寫入輸出入請求而步驟304執(zhí)行決定該寫入輸出入請求是否屬于一現(xiàn)存串流的標準。如該步驟304里的決定結果為“是”，則程序前進到步驟308，這會執(zhí)行決定一輸出入串流是否符合在本質(zhì)上實質(zhì)為循序性的標準。最后，如在步驟308里或在步驟304里的決定結果為“否”，則在步驟306里會施用回寫快取政策?；蛄碚?，如在步驟308里的決定結果為“是”，則步驟310里會采用施用徑寫快取政策。
注意可在同時間或在不同時間執(zhí)行該一輸出入請求是否屬于一現(xiàn)有輸出入串流的決定作業(yè)以及一現(xiàn)有輸出入串流是否為循序性的決定作業(yè)。
當在一寫入輸出入串流里的輸出入請求個數(shù)超過某一計數(shù)值(在此再次地稱之為“循序性串流門檻值輸出入計數(shù)值”)，則該輸出入串流會被視為在本質(zhì)上循序性，并且會對所有被決定為屬于該特定串流的新近所收寫入輸出入施用徑寫快取政策。該項決定機制的流程圖可如圖4A所示。
圖4A至圖4D顯示根據(jù)本發(fā)明的各項具體實施例，該等用以決定會施用哪種寫入快取政策的處理的流程圖。圖4A的處理包括如下步驟。開始于步驟402，接收一寫入輸出入請求，且步驟404決定該寫入輸出入請求是否連續(xù)于一現(xiàn)存串流內(nèi)的最近寫入輸出入。如步驟404的決定結果為“否”，則在步驟406里該寫入輸出入請求會被視為一新寫入輸出入串流的第一輸出入，并且變成該新寫入輸出入串流的最近寫入輸出入，且將寫入輸出入串流內(nèi)的輸出入請求“C”的個數(shù)設定為(C＝1)?；蚴牵粼诓襟E404內(nèi)的決定結果為“是”，則在步驟408里該寫入輸出入請求會被視為是屬于該串流，且變得該串流的最新的最近寫入輸出入，且將寫入輸出入串流內(nèi)的輸出入請求“C”的個數(shù)設定為(C＝C+1)。最后，步驟410決定該“C”是否超過該循序性串流門檻值輸出入計數(shù)值。如在該步驟410里的決定結果為“否”，則在412步驟該輸出入串流不會被視為是在本質(zhì)上實質(zhì)為循序性，且施用回寫快取政策?；蛘?，如在該步驟410里的決定結果為“是”，則在414步驟該輸出入串流會被視為是在本質(zhì)上實質(zhì)為循序性，且施用徑寫快取政策。注意由于各寫入輸出入串流具有其本身的“C”，這表示在該特定寫入輸出入串流內(nèi)的輸出入請求個數(shù)，因此在步驟406里的“C”會不同于步驟408內(nèi)的“C”。相同的道理適用于此說明書。
或另者，該輸出入串流里超過某一量值(在此稱之為“循序性串流門檻值數(shù)據(jù)長度”)的數(shù)據(jù)總數(shù)，而非超過該“循序性串流門檻值輸出入計數(shù)值”的輸出入請求個數(shù)，或可為決定何時將一輸出入串流視為在本質(zhì)上屬循序性的主要標準。此項決定機制的流程可如圖4B所述。
圖4B的處理包括如下步驟。開始于步驟422，接收一寫入輸出入請求，而步驟424決定該寫入輸出入請求是否為連續(xù)于一現(xiàn)存串流內(nèi)的最近寫入輸出入。如在步驟424內(nèi)的決定結果為“否”，則在步驟426該寫入IO請求會被視為是一新寫入輸出入串流的第一輸出入，并且變成該新寫入輸出入處理的最近寫入輸出入，同時將一寫入輸出入串流內(nèi)的數(shù)據(jù)總數(shù)“D”記錄為(D＝“該寫入輸出入請求的數(shù)據(jù)量”)?；蛘?，如在步驟424內(nèi)的決定結果為“是”，則在步驟428該寫入輸出入請求會被視為是屬于該串流，并且變成該串流的最新的最近寫入輸出入串流，且將該寫入輸出入串流內(nèi)的數(shù)據(jù)量“D”記錄為(D＝D+“該寫入輸出入請求的數(shù)據(jù)量”)。最后，在步驟430決定該“D”是否超過該循序性串流門檻值數(shù)據(jù)長度。如步驟430的決定結果為“否”，則會在步驟432該輸出入串流不會被視為在本質(zhì)上實質(zhì)為循序性，且施用回寫快取政策?；蛘撸绮襟E430的決定結果為“是”，則在步驟434該輸出入串流會被視為在本質(zhì)上實質(zhì)為循序性，且施用徑寫快取政策。注意，由于各寫入輸出入串流具有其本身的“D”，這代表在該特定寫入輸出入串流內(nèi)的數(shù)據(jù)總量，因此在步驟426內(nèi)的“D”會不同于步驟428內(nèi)的“D”。相同的道理適用于此項說明書。
或另者，數(shù)據(jù)長度或輸出入計數(shù)值任一超過該等個別門檻值，或數(shù)據(jù)長度及輸出入計數(shù)值兩者超過該等個別的門檻值，或可用來作為決定何時一輸出入串流屬循序性的標準。這些決定機制的流程圖可分別地如圖4C及圖4D所述。
圖4C的處理包括如下步驟。開始于步驟442，接收一寫入輸出入請求，而步驟444決定該寫入輸出入請求是否為連續(xù)于一現(xiàn)存串流內(nèi)的最近寫入輸出入。如在步驟444內(nèi)的決定結果為“否”，則在步驟446將在該寫入輸出入串流內(nèi)的輸出入請求個數(shù)“C”設定為(C＝1)，并且將一寫入輸出入串流內(nèi)的數(shù)據(jù)總數(shù)“D”記錄為(D＝“該寫入輸出入請求的數(shù)據(jù)量”)?；蛉绮襟E444內(nèi)的決定結果為“是”，則在步驟448將在該寫入輸出入串流內(nèi)的輸出入請求個數(shù)“C”設定為(C＝C+1)，并且將一寫入輸出入串流內(nèi)的數(shù)據(jù)總數(shù)“D”記錄為(D＝D+“該寫入輸出入請求的數(shù)據(jù)量”)。然后，步驟450決定該“C”是否超過該循序性串流門檻值輸出入計數(shù)值，在步驟452決定該“D”是否超過該循序性串流門檻值數(shù)據(jù)長度。如在步驟450及步驟452的決定結果兩者皆為“否”，則該輸出入串流不會被視為在本質(zhì)上實質(zhì)為循序性，且會在步驟456施用回寫快取政策?；蛘撸缭诓襟E450或452中的任一決定結果為“是”，則該輸出入串流會會在步驟454被視為在本質(zhì)上實質(zhì)為循序性，且施用徑寫快取政策。
此外，圖4D的處理包括如下步驟。開始于步驟462，接收一寫入輸出入請求，而步驟464決定該寫入輸出入請求是否為連續(xù)于一現(xiàn)存串流內(nèi)的最近寫入輸出入。如在步驟464內(nèi)的決定結果為“否”，則在步驟466將在該寫入輸出入串流內(nèi)的輸出入請求個數(shù)“C”設定為(C＝1)，并且將一寫入輸出入串流內(nèi)的數(shù)據(jù)總數(shù)“D”記錄為(D＝“該寫入輸出入請求的數(shù)據(jù)量”)?；蛉绮襟E464內(nèi)的決定結果為“是”，則在步驟468將在該寫入輸出入串流內(nèi)的輸出入請求個數(shù)“C”設定為(C＝C+1)，并且將一寫入輸出入串流內(nèi)的數(shù)據(jù)總數(shù)“D”記錄為(D＝D+“該寫入輸出入請求的數(shù)據(jù)量”)。然后，步驟470決定該“C”是否超過該循序性串流門檻值輸出入計數(shù)值，在步驟472決定該“D”是否超過該循序性串流門檻值數(shù)據(jù)長度。如在步驟470或是步驟472任一的決定結果為“否”，則該輸出入串流不會被視為在本質(zhì)上實質(zhì)為循序性，且會在步驟476施用回寫快取政策?；蛘撸缭诓襟E470及472兩者中的決定結果皆為“是”，則會在步驟474將該輸出入串流視為在本質(zhì)上實質(zhì)為循序性，且施用徑寫快取政策。
圖5為一解釋如圖4A所示的決定機制的范例，其中該“循序性串流門檻值輸出入計數(shù)值”被假定成設定為2。進入該儲存虛擬化控制器的各寫入輸出入請求被給定一寫入輸出入序號，像是1、2、3，且分別地經(jīng)標注為I1、I2、I3。屬于一特定輸出入串流的各輸出入會被給定一串流內(nèi)序號，像是1、2、3，且分別地被標注為c1、c2、c3。在此范例里，I1為第一寫入輸出入，并因此產(chǎn)生一新輸出入串流且被標注為S1。該I1變成S1的第一輸出入且被標注為c1，以及該S1的最近輸出入。由于并未超過該“循序性串流門檻值輸出入計數(shù)值”，因此S1被標注為“ns”，這表示在此刻為“非實質(zhì)上為循序性”。當該第二寫入輸出入，I2，來到后，會決定此非連續(xù)于該I1，并因此不屬于S1。因此，會產(chǎn)生一第二輸出入串流，S2，其第一(c1)及最近輸出入兩者皆為I2，并為與I1相同的原因而標注為“ns”。然后I3來到，且被決定為連續(xù)于該I1，并因此屬于S1。I3變成S1的第二(c2)及最近輸出入，并被標注為“ns”。I4被決定為屬于一新輸出入串流S3，標注為c1及“ns”。對于I5，這被決定為屬于一新輸出入串流S4，經(jīng)標注于c1及“ns”，而對于I6，S3、c2及“ns”。當I7到來時，這被決定連續(xù)于I6，并因此屬于S3而I6變成c3。由于超過該“循序性串流門檻值輸出入計數(shù)值(2)”，因此該S3又會被決定為實質(zhì)上為循序性，且因此將I7標注為“s”。此一處理會對所有后續(xù)輸出入繼續(xù)進行。對于所有的輸出入串流，前兩個輸出入會被標注為“ns”，這是因為尚未超過該“循序性串流門檻值輸出入計數(shù)值”，在本范例中為2，而對在各串流里除了前兩個以外的所有輸出入，會標注為“s”，意思是從第三個輸出入，c3，開始會將該輸出入串流決定為實質(zhì)上為循序性。
一種對于上述決定什么輸出入組成一輸出入串流，以及一輸出入串流是否在本質(zhì)上實質(zhì)為循序性方法的改善結果會要求一輸出入串流必須按一相對于進來的輸出入或數(shù)據(jù)速率的最低速率(稱為“最低串流存活成長速率”)而成長，以“存活”作為一輸出入串流。圖6描述此一具體實施例的流程圖。
圖6的處理包括如下步驟。開始于步驟602，接收一寫入輸出入請求。然后，步驟604執(zhí)行決定該寫入輸出入請求是否屬于一現(xiàn)存串流的標準，步驟608執(zhí)行決定一輸出入串流是否為一可生長輸出入串流的標準，而步驟610執(zhí)行決定一輸出入串流是否符合為在本質(zhì)上實質(zhì)為循序性的標準。如在步驟604、608及610的決定皆為“是”，則在步驟612會施用徑寫快取政策。或者，若在步驟604、608及610的決定任一者為“否”，則在步驟606會施用回寫快取政策。
此速率可為每進來的寫入輸出入請求的總數(shù)中增加至一輸出入串流的寫入輸出入請求最低個數(shù)，這可如圖7A所述。
圖7A的處理包括如下步驟。開始于步驟702，接收一寫入輸出入請求。然后，步驟704執(zhí)行決定該寫入輸出入請求是否連續(xù)于一現(xiàn)存串流內(nèi)的最近寫入輸出入，在步驟708決定該輸出入串流是否按一最低串流存活成長速率而成長。如在步驟704及708內(nèi)的決定皆為“是”，則會在步驟710里將在該寫入輸出入串流內(nèi)的輸出入請求個數(shù)“C”設定為(C＝C+1)，且將進來的寫入輸出入請求的總數(shù)記錄為(I)。或者，若在步驟704或708任一者內(nèi)的決定為“否”，則會在步驟706里將在該寫入輸出入串流內(nèi)的輸出入請求個數(shù)“C”設定為(C＝1)，并且將進來的寫入輸出入請求的總數(shù)記錄為(I)。最后，步驟712決定該“C”是否超過該循序性串流門檻值輸出入計數(shù)值。如在該步驟712內(nèi)的決定結果為“否”，則該輸出入串流不會被視為是本質(zhì)上實質(zhì)為循序性，且會施用回寫快取政策。或者，如在該步驟712內(nèi)的決定結果為“是”，則該輸出入串流會被視為是本質(zhì)上實質(zhì)為循序性，且會施用徑寫快取政策。
或另者，可利用數(shù)據(jù)量，而非輸出入計數(shù)值，來決定該速率，作為每進來的寫入數(shù)據(jù)的總量中增加至一輸出入串流的最低寫入數(shù)據(jù)量，這可如圖7B中所示?；蛘撸惠敵鋈氪鞯某砷L或必須符合上述速率標準的其一或其他或兩者，以繼續(xù)被視為是一可生長輸出入串流。
圖7B的處理包括如下步驟。開始于步驟722，接收一寫入輸出入請求。然后，步驟724執(zhí)行決定該寫入輸出入請求是否連續(xù)于一現(xiàn)存串流內(nèi)的最近寫入輸出入，在步驟728決定該輸出入串流是否按一最低串流存活成長速率而成長。如在步驟724及728內(nèi)的決定皆為“是”，則會在步驟730里將一寫入輸出入串流內(nèi)的數(shù)據(jù)總數(shù)“D”記錄為(D＝D+“該寫入輸出入請求的數(shù)據(jù)量”)，并且將進來的寫入數(shù)據(jù)的總量記錄為(T)。或者，若在步驟724或728任一者內(nèi)的決定為“否”，則會在步驟726里將一寫入輸出入串流內(nèi)的數(shù)據(jù)總數(shù)“D”記錄為(D＝“該寫入輸出入請求的數(shù)據(jù)量”)，并且將進來的寫入數(shù)據(jù)的總量記錄為(T)。最后，步驟732決定該“D”是否超過該循序性串流門檻值數(shù)據(jù)長度。如在該步驟732內(nèi)的決定結果為“否”，則該輸出入串流不會被視為是本質(zhì)上實質(zhì)為循序性，且會施用回寫快取政策?；蛘撸缭谠摬襟E732內(nèi)的決定結果為“是”，則該輸出入串流會被視為是本質(zhì)上實質(zhì)為循序性，且會施用徑寫快取政策。
圖8A是一用以解釋如圖7A中所述的決定機制的范例，其中“最低串流存活成長速率”會被假定設定為14％，且該“循序性串流門檻值輸出入計數(shù)值”會被假定設定為2。在此范例里，會有各種方式來計算一輸出入串流的成長速率。一種直觀方式即為按僅有該最近輸出入請求的基礎來計算成長速率。例如，若七個最近進來的輸出入之其一者被決定為屬于一特定輸出入串流，則成長速率會為1/7，或14.3％，剛好超過該“最低串流存活成長速率”，而若八個之其一者則會使得成長速率為1/8，或12.5％，剛好在該“最低串流存活成長速率”之下。因此，可藉一除以該最近輸出入與其先前者間的寫入輸出入請求的序號差值，來計算基于僅有一串流內(nèi)的最近輸出入的成長速率。例如，在S1里，對于I 3的成長速率為1/(3-1)＝1/2，或50％；對于I9，這會是1/(9-3)＝1/6，或16.7％，對于I12，這會是1/(12-9)＝1/3，或33.3％，而對于I22，1/10，或10％。由于該“最低串流存活成長速率”為14％，因此S1會被決定為可生長，一直到I22為止。當I22到來時，由于該S1的成長速率會低于14％，因此串流內(nèi)序號會被重新設定為1(c1)，且S1會被標注為“ns”，即如S1為一開始于I22的新近產(chǎn)生輸出入串流?；蛘?，這可被解釋為S1目前非屬可生長，并且只有在I22之后，滿足該“最低串流存活成長速率”及該“循序性串流門檻值輸出入計數(shù)值”兩者的要求才會屬于可生長。請注意S5，由于I26及其先前者I17遠遠相隔，因此成長速率1/(26-17)＝1/9，或11.1％，因此落于該“最低串流存活成長速率”之下，從而該串流內(nèi)序號會被重新設定為1(c1)，且S5會被標注為“ns”。然而，在S5.里出現(xiàn)I28及I30后，該成長速率保持在高于14％并且串流內(nèi)序號會累積至3，S5再次地屬于可生長，而因此現(xiàn)在會執(zhí)行徑寫政策。
圖8B是一用以解釋如圖7A中所述的決定機制的另一范例，其中利用與圖8A相同的“最低串流存活成長速率”及“循序性串流門檻值輸出入計數(shù)值”與方式來計算該成長速率。在此范例里，當一輸出入串流被決定為非屬可生長時，這就不會再度為可生長。相反地，會對于該新的輸出入產(chǎn)生一新的輸出入串流，且該新的輸出入會變成該新輸出入串流的第一輸出入。該非可生長輸出入串流會被忽略不計。請注意在S3，其中該新來者I15具有一1/(15-7)＝1/8＝12.5％＜14％的成長速率，且因此S3會被決定為非可生長。然后，I15會變成新近產(chǎn)生的輸出入串流S7的c1，而該串流內(nèi)序號被重新設定為1(c1)且標注為“ns”。
請參照圖9所示。進一步的細致化作業(yè)即為在與該“最低串流存活成長速率”相比較之前，將該進來的寫入輸出入請求的總數(shù)或?qū)懭霐?shù)據(jù)量正范化于目前存在的輸出入串流的個數(shù)。在此情況下，經(jīng)正范化的成長速率會是每(每現(xiàn)存輸出入串流的進來的寫入輸出入請求個數(shù))而增加至一輸出入串流的寫入輸出入請求的個數(shù)，或是每(每現(xiàn)存輸出入串流的進來的數(shù)據(jù)量)增加至一輸出入串流的寫入數(shù)據(jù)量。換言之，經(jīng)正范化的成長速率＝(成長速率*現(xiàn)存輸出入串流的個數(shù))?；蛄碚?，該細致化作業(yè)可為將該“最低串流存活成長”速率正范化于目前存在的輸出入串流的個數(shù)。在此情況下，該“經(jīng)正范化的最低串流存活成長”速率會是每現(xiàn)存輸出入串流的(每進來的寫入輸出入請求個數(shù)的增加至一輸出入串流的寫入輸出入請求的最低個數(shù))，或是每現(xiàn)存輸出入串流的(每進來的數(shù)據(jù)量的增加至一輸出入串流的寫入數(shù)據(jù)的最低個數(shù))。換言之，該(經(jīng)正范化的最低串流存活成長速率)＝(最低串流存活成長速率)/(現(xiàn)儲存輸出入串流的個數(shù))。
圖9的處理包括如下步驟。開始于步驟902，接收一寫入輸出入請求。然后在步驟904執(zhí)行該決定該寫入輸出入請求是否屬于一現(xiàn)存串流的標準，在步驟908執(zhí)行決定一輸出入串流是否為可生長輸出入串流的經(jīng)正范化標準，而在步驟910執(zhí)行決定一輸出入串流是否符合為在本質(zhì)上實質(zhì)為循序性的標準。如在步驟904、908及910的決定結果皆為“是”，則會在步驟912施用徑寫快取政策?；蛘?，若在步驟904、908及910任一者的決定結果為“否”，則會于步驟906施用回寫快取政策。
以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上的限制，雖然本發(fā)明已以較佳實施例揭露如上，然而并非用以限定本發(fā)明，任何熟悉本專業(yè)的技術人員，在不脫離本發(fā)明技術方案范圍內(nèi)，當可利用上述揭示的方法及技術內(nèi)容作出些許的更動或修飾為等同變化的等效實施例，但凡是未脫離本發(fā)明技術方案的內(nèi)容，依據(jù)本發(fā)明的技術實質(zhì)對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬于本發(fā)明技術方案的范圍內(nèi)。
權利要求
1.一種用以于一其中包括至少一儲存虛擬化控制器以及一含有至少一實體儲存裝置(PSD)而連接于此其上實體儲存裝置陣列的儲存虛擬化子系統(tǒng)中執(zhí)行調(diào)適性寫入快取，以將數(shù)據(jù)從該控制器對寫入至該實體儲存裝置陣列的方法，其特征在于其包括以下步驟由該子系統(tǒng)接收一組來自該主機單元的至少一寫入輸出入請求；從該組的至少一寫入輸出入請求決定一組至少一輸出入串流；對該組的至少一輸出入串流各者決定是否為實質(zhì)上循序性；以及自動地執(zhí)行徑寫快取，以將相關于一經(jīng)決定為屬于該實質(zhì)上為循序性的至少一輸出入串流第一者的第一新寫入輸出入請求的數(shù)據(jù)寫入至該實體儲存裝置陣列，或是自動地執(zhí)行回寫快取，以將相關于一經(jīng)決定為屬于該并非實質(zhì)上為循序性的至少一輸出入串流第二者的第二新寫入輸出入請求的數(shù)據(jù)寫入至該實體儲存裝置陣列。
2.根據(jù)權利要求1所述的方法，其特征在于當該輸出入串流包括某個數(shù)的連續(xù)性輸出入請求時，該輸出入串流會被決定成實質(zhì)上為循序性。
3.根據(jù)權利要求1所述的方法，其特征在于當該輸出入串流的成長速率維持一最低串流存活成長速率時，該輸出入串流會維持其屬實質(zhì)上為循序性的決定結果。
4.根據(jù)權利要求1所述的方法，其特征在于當該輸出入串流的成長速率低于一最低串流存活成長速率時，該輸出入串流會被決定為非可生長者。
5.根據(jù)權利要求1所述的方法，其特征在于當該輸出入串流的成長速率低于一最低串流存活成長速率時，該輸出入串流會被決定為非實質(zhì)上為循序性。
6.根據(jù)權利要求3所述的方法，其特征在于其中所述的最低串流存活成長速率會被該現(xiàn)存輸出入串流的個數(shù)所正范化。
7.根據(jù)權利要求4所述的方法，其特征在于其中所述的最低串流存活成長速率會被該現(xiàn)存輸出入串流的個數(shù)所正范化。
8.根據(jù)權利要求5所述的方法，其特征在于其中所述的最低串流存活成長速率會被該現(xiàn)存輸出入串流的個數(shù)所正范化。
9.根據(jù)權利要求3所述的方法，其特征在于其中所述的輸出入串流成長速率會被該現(xiàn)存輸出入串流的個數(shù)所正范化。
10.根據(jù)權利要求4所述的方法，其特征在于其中所述的輸出入串流成長速率會被該現(xiàn)存輸出入串流的個數(shù)所正范化。
11.根據(jù)權利要求5所述的方法，其特征在于其中所述的輸出入串流成長速率會被該現(xiàn)存輸出入串流的個數(shù)所正范化。
12.一種用以在一其中包括至少一儲存虛擬化控制器以及一含有至少一實體儲存裝置(PSD)而連接于其上的實體儲存裝置陣列的儲存虛擬化子系統(tǒng)中執(zhí)行調(diào)適性寫入快取的方法，其特征在于其包括以下步驟分析一由一主機單元所送出的至少一寫入輸出入請求的串流的特征；從該分析步驟決定該串流是否實質(zhì)上為循序性；由該子系統(tǒng)接收一來自該主機單元的新寫入輸出入請求；以及當該串流被決定為實質(zhì)上屬循序性時，自動地執(zhí)行徑寫快取以將相關于該新寫入輸出入請求的數(shù)據(jù)寫入至該實體儲存裝置陣列，或是當該串流被決定為并非實質(zhì)上屬循序性時，自動地執(zhí)行回寫快取以將相關于該新寫入輸出入請求的數(shù)據(jù)寫入至該實體儲存裝置陣列。
13.根據(jù)權利要求12所述的方法，其特征在于當某個數(shù)的接續(xù)性所收寫入輸出入請求外的各寫入輸出入請求為連續(xù)于先前者，則該串流會被決定為實質(zhì)上為循序性。
14.根據(jù)權利要求12所述的方法，其特征在于其中所述的串流會在一第一時間被決定為實質(zhì)上為循序性；而若該并不連續(xù)于該串流里最近一個寫入輸出入請求的寫入輸出入請求，除以另一某個數(shù)的接續(xù)所收寫入輸出入請求的比例值超過一第一門檻值，則該串流會在稍后于該第一時間的一第二時間被決定非實質(zhì)上為循序性。
15.一種用以于一其中包括至少一儲存虛擬化控制器以及一含有至少一實體儲存裝置(PSD)而連接于其上的實體儲存裝置陣列的儲存虛擬化子系統(tǒng)中執(zhí)行調(diào)適性寫入快取，以將數(shù)據(jù)從該控制器對寫入至該實體儲存裝置陣列的方法，其特征在于其包括以下步驟由該子系統(tǒng)接收一組來自該主機單元的至少一寫入輸出入請求；從該組至少一寫入輸出入請求決定一輸出入串流實質(zhì)上為循序性；由該子系統(tǒng)接收一來自該主機單元的新寫入輸出入請求；以及如該新寫入輸出入請求被決定為屬于該輸出入串流，自動地執(zhí)行徑寫快取以將相關于該新寫入輸出入請求的數(shù)據(jù)寫入至該實體儲存裝置陣列，或是如該新寫入輸出入請求被決定為不屬于該輸出入串流，自動地執(zhí)行回寫快取以將相關于該新寫入輸出入請求的數(shù)據(jù)寫入至該實體儲存裝置陣列。
16.根據(jù)權利要求15所述的方法，其特征在于當該輸出入串流包括某個數(shù)的連續(xù)性輸出入請求時，該輸出入串流會被決定成實質(zhì)上為循序性。
17.根據(jù)權利要求15所述的方法，其特征在于當該輸出入串流包括某個數(shù)的連續(xù)性輸出入請求時，并且一并不連續(xù)于該輸出入串流的最近一個寫入輸出入請求的寫入輸出入請求，除以一循序性串流維持窗口的比例值并未超過一非循序性串流門檻值輸出入比例值，則該輸出入串流會被決定成實質(zhì)上為循序性。
18.一種其中包括至少一儲存虛擬化控制器以及一含有至少一實體儲存裝置(PSD)而連接于其上的實體儲存裝置陣列，以將數(shù)據(jù)從該至少一控制器寫入至該實體儲存裝置陣列的儲存虛擬化子系統(tǒng)，其特征在于包括一為以執(zhí)行從該至少一儲存虛擬化控制器至該實體儲存裝置陣列的調(diào)適性寫入快取的寫入快取機制，其特征在于該寫入快取機制執(zhí)行如下步驟由該子系統(tǒng)接收一組來自該主機單元的至少一寫入輸出入請求；從該組的至少一寫入輸出入請求決定一組至少一輸出入串流；對該組的至少一輸出入串流各者決定是否為實質(zhì)上循序性；以及自動地執(zhí)行徑寫快取，以將相關于一經(jīng)決定為屬于該實質(zhì)上為循序性的至少一輸出入串流第一者的第一新寫入輸出入請求的數(shù)據(jù)寫入至該實體儲存裝置陣列，或是自動地執(zhí)行回寫快取，以將相關于一經(jīng)決定為屬于該并非實質(zhì)上為循序性的至少一輸出入串流第二者的第二新寫入輸出入請求的數(shù)據(jù)寫入至該實體儲存裝置陣列。
19.根據(jù)權利要求18所述的儲存虛擬化子系統(tǒng)，其特征在于當該第一輸出入串流含有某個數(shù)的連續(xù)性輸出入請求時，該第一串流會被決定為實質(zhì)上為循序性。
20.根據(jù)權利要求18所述的儲存虛擬化子系統(tǒng)，其特征在于當該第一輸出入串流含有某個數(shù)的連續(xù)性輸出入請求，并且一并不連續(xù)于該第一輸出入串流的最近一個寫入輸出入請求的寫入輸出入請求，除以一循序性串流維持窗口的比例值并未超過一非循序性串流門檻值輸出入比例值時，該第一串流會被決定為實質(zhì)上為循序性。
21.一種含有包括至少一儲存虛擬化控制器(SVC)及一含有至少一實體儲存裝置(PSD)而連接于其上的實體儲存裝置陣列以將數(shù)據(jù)從該至少一控制器寫入至該實體儲存裝置陣列以及包括一寫入快取機制以執(zhí)行從該至少一儲存虛擬化控制器至該實體儲存裝置陣列的調(diào)適性寫入快取的一儲存虛擬化子系統(tǒng)(SVS)并與之連接的電腦系統(tǒng)，其特征在于利用該寫入快取機制執(zhí)行如下步驟由該子系統(tǒng)接收一組來自該主機單元的至少一寫入輸出入請求；從該組的至少一寫入輸出入請求決定一組至少一輸出入串流；對該組的至少一輸出入串流各者決定是否為實質(zhì)上循序性；以及自動地執(zhí)行徑寫快取，以將相關于一經(jīng)決定為屬于該實質(zhì)上為循序性的至少一輸出入串流第一者的第一新寫入輸出入請求的數(shù)據(jù)寫入至該實體儲存裝置陣列，或是自動地執(zhí)行回寫快取，以將相關于一經(jīng)決定為屬于該并非實質(zhì)上為循序性的至少一輸出入串流第二者的第二新寫入輸出入請求的數(shù)據(jù)寫入至該實體儲存裝置陣列。
22.根據(jù)權利要求21所述的電腦系統(tǒng)，其特征在于當該第一輸出入串流含有某個數(shù)的連續(xù)性輸出入請求時，該第一串流會被決定為實質(zhì)上為循序性。
23.根據(jù)權利要求21所述的電腦系統(tǒng)，其特征在于當該第一輸出入串流含有某個數(shù)的連續(xù)性輸出入請求，并且一并不連續(xù)于該第一輸出入串流的最近一個寫入輸出入請求的寫入輸出入請求，除以一循序性串流維持窗口的比例值并未超過一非循序性串流門檻值輸出入比例值時，該第一串流會被決定為實質(zhì)上為循序性。
全文摘要
本發(fā)明是有關于一種用以在一儲存虛擬化子系統(tǒng)中執(zhí)行調(diào)適性寫入快取的方法。該方法包括如下步驟定義為執(zhí)行寫入快取處理而相關于該儲存虛擬化子系統(tǒng)的一操作狀態(tài)的標準；分析由一主機單元(host entity)所送出的至少一寫入輸出入(I0)請求串流的特征，以令決定該串流是否符合該標準；由該子系統(tǒng)接收一來自該主機單元的新的寫入輸出入請求；以及根據(jù)該決定結果執(zhí)行寫入快取處理，以將關聯(lián)于該新寫入輸出入請求的數(shù)據(jù)寫入至該實體儲存裝置(PSD)陣列。
文檔編號G06F12/08GK1725171SQ20051008609
公開日2006年1月25日 申請日期2005年7月19日 優(yōu)先權日2004年7月19日
發(fā)明者施明文, 詹志忠 申請人:普安科技股份有限公司