專利名稱：具有進(jìn)行本征時(shí)鐘控制的硬件機(jī)構(gòu)的半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般地涉及與時(shí)鐘信號(hào)同步運(yùn)行的半導(dǎo)體器件，具體地說，本發(fā)明涉及通過控制時(shí)鐘信號(hào)可以降低其電功率消耗的半導(dǎo)體器件。
背景技術(shù)：
在諸如處理器的半導(dǎo)體器件中，為了在不需要進(jìn)行高速處理期間降低功率消耗，需要降低或掛起時(shí)鐘信號(hào)頻率。也就是說，根據(jù)需要以階躍方式轉(zhuǎn)換時(shí)鐘信號(hào)頻率(以下簡(jiǎn)稱為“時(shí)鐘檔”)，或者對(duì)不需要運(yùn)行的模塊阻塞，暫停提供時(shí)鐘信號(hào)(以下簡(jiǎn)稱為“省電狀態(tài)”)。
通常，通過提供對(duì)應(yīng)于處理器內(nèi)使用的最快時(shí)鐘信號(hào)用于掩蔽的一個(gè)同步信號(hào)，并且通過利用一個(gè)選通時(shí)鐘緩沖器減少時(shí)鐘脈沖量，可以實(shí)現(xiàn)時(shí)鐘檔。另一種方法是，通過利用分頻器分割時(shí)鐘頻率來實(shí)現(xiàn)時(shí)鐘檔。通常，在不需要運(yùn)行處理器內(nèi)的所有或部分模塊期間內(nèi)，通過掩蔽對(duì)這些模塊提供的時(shí)鐘信號(hào)，可以實(shí)現(xiàn)省電狀態(tài)。通常，由根據(jù)對(duì)芯片終端引腳提供的設(shè)定值以及程序提供的軟件控件來運(yùn)行的處理器內(nèi)的一個(gè)時(shí)鐘控制單元來實(shí)現(xiàn)這種時(shí)鐘控制。
當(dāng)在具有片上總線或通過處理器內(nèi)部的總線橋設(shè)置的內(nèi)部外圍總線的配置中，要改變時(shí)鐘檔或者要改變?yōu)槭‰姞顟B(tài)時(shí)，必須根據(jù)軟件控件來執(zhí)行一個(gè)預(yù)定進(jìn)程。也就是說，當(dāng)要改變時(shí)鐘檔或者改變?yōu)槭‰姞顟B(tài)時(shí)，需要執(zhí)行基于軟件的運(yùn)行過程以作為這種改變的準(zhǔn)備，這些運(yùn)行過程需遵循與總線轉(zhuǎn)接等有關(guān)的預(yù)定協(xié)議(操作規(guī)范)。
如果在通過總線進(jìn)行數(shù)據(jù)傳送期間(特別是在取指令期間)改變時(shí)鐘檔而不執(zhí)行這種所需的進(jìn)程，則存在使處理器因?yàn)槿≈噶钍《馔馔C(jī)的危險(xiǎn)。此外，例如，當(dāng)執(zhí)行一條存儲(chǔ)指令以釋放通過總線橋與內(nèi)部外圍總線相連的一個(gè)模塊時(shí)，即使是在通過片上總線的傳送完成之后，仍可以通過內(nèi)部外圍總線繼續(xù)進(jìn)行寫操作。如果不等完成存儲(chǔ)操作就改變時(shí)鐘檔，則存在不能正確存儲(chǔ)數(shù)據(jù)的危險(xiǎn)。此外，例如，當(dāng)芯片上設(shè)置有一個(gè)SDRAM(同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器)控制器時(shí)，如果SDRAM控制器的時(shí)鐘被掛起而未使SDRAM進(jìn)入自刷新模式，則會(huì)破壞SDRAM內(nèi)的數(shù)據(jù)。
為了避免上述問題，必須事先建立用于執(zhí)行時(shí)鐘換檔或者轉(zhuǎn)移到省電狀態(tài)所需的預(yù)定進(jìn)程的軟件程序。然而，如果此預(yù)定進(jìn)程不是極為完美的，則可能發(fā)生不可預(yù)測(cè)的意外停機(jī)等。
特別是在需要為具有根據(jù)復(fù)雜傳送協(xié)議運(yùn)行的片上總線、總線橋、芯片外部總線(即與SDRAM、SRAM、ROM、配套芯片等相連的總線)的處理器建立時(shí)鐘控制程序時(shí)，控制過程需要考慮各種條件。因此，難以消除因?yàn)槿藶殄e(cuò)誤導(dǎo)致意外停機(jī)狀態(tài)或數(shù)據(jù)傳送錯(cuò)誤的所有危險(xiǎn)。
因此，需要一種配置有可以在進(jìn)行時(shí)鐘換檔時(shí)或在轉(zhuǎn)移到省電狀態(tài)時(shí)消除導(dǎo)致意外停機(jī)狀態(tài)危險(xiǎn)的硬件機(jī)構(gòu)的半導(dǎo)體器件。

發(fā)明內(nèi)容
本發(fā)明的總體目的是提供一種可以基本解決因?yàn)楝F(xiàn)有技術(shù)的局限性或缺陷引起的一個(gè)或多個(gè)問題的半導(dǎo)體器件。
以下將說明本發(fā)明的特征和優(yōu)勢(shì)，并且根據(jù)以下說明并參考附圖，本發(fā)明的部分特征和優(yōu)勢(shì)將變得很明顯，或者根據(jù)說明中提供的原理實(shí)施本發(fā)明，可以了解本發(fā)明的特征和優(yōu)勢(shì)。說明書以充分、清晰、簡(jiǎn)明和確切的術(shù)語進(jìn)行說明以使得本技術(shù)領(lǐng)域內(nèi)的普通技術(shù)人員可以實(shí)施本發(fā)明，通過說明書具體描述的半導(dǎo)體器件，可以實(shí)現(xiàn)本發(fā)明的目的以及其它特征和優(yōu)勢(shì)。
為了實(shí)現(xiàn)這些以及其它優(yōu)勢(shì)并根據(jù)本發(fā)明目的，正如實(shí)施例所示以及在此廣泛說明的那樣，根據(jù)本發(fā)明一種半導(dǎo)體器件，該半導(dǎo)體器件包括一個(gè)時(shí)鐘產(chǎn)生單元，用于產(chǎn)生一個(gè)時(shí)鐘信號(hào)；一個(gè)第一模塊，用于確證時(shí)鐘控制請(qǐng)求信號(hào)；以及多個(gè)第二模塊，每一個(gè)都接收時(shí)鐘信號(hào)和時(shí)鐘控制請(qǐng)求信號(hào)，并響應(yīng)時(shí)鐘控制請(qǐng)求信號(hào)的確證，在完成當(dāng)前執(zhí)行的操作、停止其操作后，確證時(shí)鐘控制確認(rèn)信號(hào)，其中，所述時(shí)鐘產(chǎn)生單元響應(yīng)所述多個(gè)第二模塊輸出的所有時(shí)鐘控制確認(rèn)信號(hào)的確證，有選擇地改變送到所述多個(gè)第二模塊的該時(shí)鐘信號(hào)。
根據(jù)本發(fā)明的另一方面，提供一種對(duì)送到處理器內(nèi)各模塊的時(shí)鐘信號(hào)進(jìn)行有選擇地控制的方法，該方法包括下列步驟對(duì)多個(gè)模塊確證時(shí)鐘控制請(qǐng)求信號(hào)；響應(yīng)時(shí)鐘控制請(qǐng)求信號(hào)的確證，在完成當(dāng)前執(zhí)行的操作、停止其操作后，確證所述多個(gè)模塊中每一個(gè)的時(shí)鐘控制確認(rèn)信號(hào)；以及響應(yīng)所述多個(gè)模塊輸出的所有時(shí)鐘控制確認(rèn)信號(hào)的確證，有選擇地改變送到所述多個(gè)模塊的一個(gè)時(shí)鐘信號(hào)。
根據(jù)本發(fā)明的另一方面，提供一種半導(dǎo)體器件，包括一個(gè)時(shí)鐘產(chǎn)生單元，用于產(chǎn)生多個(gè)時(shí)鐘信號(hào)；一個(gè)第一模塊，用于確證時(shí)鐘控制請(qǐng)求信號(hào)；以及多個(gè)第二模塊，每一個(gè)都接收對(duì)應(yīng)的一個(gè)時(shí)鐘信號(hào)和時(shí)鐘控制請(qǐng)求信號(hào)，并響應(yīng)時(shí)鐘控制請(qǐng)求信號(hào)的確證，在完成當(dāng)前執(zhí)行的操作、停止其操作后，確證時(shí)鐘控制確認(rèn)信號(hào)，其中所述時(shí)鐘產(chǎn)生單元響應(yīng)所述多個(gè)第二模塊輸出的所有時(shí)鐘控制確認(rèn)信號(hào)的確證，有選擇地改變提供給所述多個(gè)第二模塊的至少一個(gè)時(shí)鐘信號(hào)。
根據(jù)本發(fā)明的另一方面，提供一種對(duì)送到處理器內(nèi)各模塊的時(shí)鐘信號(hào)進(jìn)行有選擇地控制的方法，包括以下步驟對(duì)多個(gè)模塊確證時(shí)鐘控制請(qǐng)求信號(hào)；響應(yīng)時(shí)鐘控制請(qǐng)求信號(hào)的確證，在完成當(dāng)前執(zhí)行的操作、停止其操作后，確證所述多個(gè)模塊中每一個(gè)的時(shí)鐘控制確認(rèn)信號(hào)；以及響應(yīng)從所述多個(gè)模塊中輸出的所有時(shí)鐘控制確認(rèn)信號(hào)的確證，有選擇地改變提供給所述多個(gè)模塊的至少一個(gè)時(shí)鐘信號(hào)。
在上述半導(dǎo)體器件中，在進(jìn)行時(shí)鐘換檔或者轉(zhuǎn)移到省電狀態(tài)時(shí)，根據(jù)本發(fā)明的硬件控制器保證，僅在將具有時(shí)鐘控制所導(dǎo)致的不正常運(yùn)行危險(xiǎn)的所有模塊掛起，從而消除出現(xiàn)故障的所有危險(xiǎn)后，才進(jìn)行此時(shí)鐘控制。
通過結(jié)合附圖閱讀以下詳細(xì)說明，本發(fā)明的其它特征和優(yōu)勢(shì)將變得更加明顯。


圖1是根據(jù)本發(fā)明第一實(shí)施例的一種處理器的框圖；圖2是圖1所示信號(hào)的時(shí)序圖；圖3是圖1所示時(shí)鐘控制檢驗(yàn)單元的一個(gè)配置實(shí)例的框圖；圖4是在受時(shí)鐘控制的總線橋內(nèi)使用的一種時(shí)鐘控制機(jī)制；圖5是根據(jù)本發(fā)明第二實(shí)施例的一種處理器的框圖；圖6是根據(jù)本發(fā)明第三實(shí)施例的一種處理器的框圖；以及圖7是根據(jù)本發(fā)明第四實(shí)施例的一種處理器的框圖。
具體實(shí)施例方式
以下將參考

本發(fā)明的優(yōu)選實(shí)施例。
圖1示出根據(jù)本發(fā)明第一實(shí)施例的一種處理器的框圖。
圖1所示的處理器10包括時(shí)鐘控制單元11、CPU核心單元12、DSP核心單元13、模塊14、模塊15、連接在片上總線(OCB)與內(nèi)建外圍總線(PB)之間的總線橋16、DMA控制器17、SDRAM控制器18、外部總線控制器19、片上總線的總線仲裁器20、片上總線(OCB)21、模塊22至模塊24、內(nèi)部外圍總線(PB)25、設(shè)置在處理器10的外部并與外部總線控制器19相連的SRAM 26和外部總線主芯片27、外部總線28、以及設(shè)置在處理器10的外部并與SDRAM控制器18相連的SDRAM 29。CPU核心單元12、DSP核心單元13、模塊14、模塊15、DMA控制器17、SDRAM控制器18以及外部總線控制器19均為連接到片上總線21上的片上總線模塊。模塊22至模塊24是連接到內(nèi)部外圍總線25上的外圍總線模塊。此外，SRAM 26和外部總線主芯片27均為連接到外部總線28上的外部總線模塊。
時(shí)鐘控制單元11包括時(shí)鐘產(chǎn)生單元30和時(shí)鐘控制檢驗(yàn)單元31。模塊22包括時(shí)鐘控制寄存器32。
以下將說明根據(jù)本發(fā)明的處理器10的運(yùn)行過程。
以在處理器10執(zhí)行特定應(yīng)用軟件時(shí)進(jìn)行時(shí)鐘控制(改變時(shí)鐘檔或轉(zhuǎn)移到省電狀態(tài))的情況為例進(jìn)行說明。為了啟動(dòng)時(shí)鐘控制過程，發(fā)出一條存儲(chǔ)(寫)指令以將時(shí)鐘控制請(qǐng)求數(shù)據(jù)存儲(chǔ)到與內(nèi)部外圍總線25相連的模塊22中的時(shí)鐘控制寄存器32。具體地說，此存儲(chǔ)指令的寫數(shù)據(jù)由CPU核心單元12提供，并根據(jù)片上總線21的傳送協(xié)議傳送到總線橋16。隨后，總線橋16將與寫數(shù)據(jù)有關(guān)的寫請(qǐng)求發(fā)送到模塊22，從而將寫數(shù)據(jù)存儲(chǔ)到模塊22中的時(shí)鐘控制寄存器32內(nèi)。
在執(zhí)行上述寫操作序列期間，在發(fā)出存儲(chǔ)時(shí)鐘控制請(qǐng)求數(shù)據(jù)的存儲(chǔ)指令后，CPU核心單元12以流水線方式連續(xù)執(zhí)行后續(xù)指令。
在將時(shí)鐘控制請(qǐng)求數(shù)據(jù)存儲(chǔ)到時(shí)鐘控制寄存器32時(shí)，時(shí)鐘控制寄存器32將一個(gè)時(shí)鐘控制要求信號(hào)發(fā)送到時(shí)鐘控制單元11。時(shí)鐘控制單元11的時(shí)鐘控制檢驗(yàn)單元31接收此時(shí)鐘控制要求信號(hào)。在發(fā)現(xiàn)時(shí)鐘控制要求信號(hào)被確證后，時(shí)鐘控制檢驗(yàn)單元31對(duì)受時(shí)鐘控制的每個(gè)模塊都確證一個(gè)時(shí)鐘控制請(qǐng)求信號(hào)req。
時(shí)鐘控制請(qǐng)求信號(hào)req保持確證狀態(tài)，直到確證一個(gè)時(shí)鐘控制完成通知信號(hào)DN。
響應(yīng)時(shí)鐘控制請(qǐng)求信號(hào)req，各模塊在完成當(dāng)前執(zhí)行的操作后分別掛起其操作，然后，確證時(shí)鐘控制確認(rèn)信號(hào)ackx(x＝0，1，2，...，6)。接收時(shí)鐘控制請(qǐng)求信號(hào)req并確證時(shí)鐘控制確認(rèn)信號(hào)的模塊包括總線仲裁器20、CPU核心單元12、DSP核心單元13、DMA控制器17、SDRAM控制器18、外部總線控制器19以及總線橋16?？偩€仲裁器20對(duì)連接到片上總線21的各模塊的總線權(quán)(即使用總線的權(quán)利)進(jìn)行仲裁，并通過對(duì)所選擇模塊授予總線權(quán)允許訪問該總線?？偩€橋16在片上總線21與內(nèi)部外圍總線25之間進(jìn)行數(shù)據(jù)傳送。
收到時(shí)鐘控制請(qǐng)求信號(hào)req后，例如，在當(dāng)前執(zhí)行的數(shù)據(jù)傳送事務(wù)結(jié)束后，總線仲裁器20對(duì)送到所有總線主控器(在此例中為CPU核心單元12、DSP核心單元13、DMA控制器17以及外部總線控制器19)的總線許可信號(hào)gntx(x＝1，2，3，4)求反。也就是說，通過拒絕各主控器模塊的總線權(quán)，總線仲裁器20禁止各主控器模塊再進(jìn)行數(shù)據(jù)傳送。此后，總線仲裁器20確證一個(gè)時(shí)鐘控制確認(rèn)信號(hào)ack0。
時(shí)鐘控制確認(rèn)信號(hào)ack0保持確證狀態(tài)，直到時(shí)鐘控制請(qǐng)求信號(hào)req被求反。
當(dāng)所有受時(shí)鐘控制的模塊輸出的所有時(shí)鐘控制確認(rèn)信號(hào)ackx被確證時(shí)，時(shí)鐘控制檢驗(yàn)單元31得知此情況，并對(duì)時(shí)鐘產(chǎn)生單元30確證一個(gè)時(shí)鐘控制允許信號(hào)EN。此時(shí)，受時(shí)鐘控制的所有模塊均臨時(shí)掛起其操作。
在檢測(cè)到時(shí)鐘控制允許信號(hào)EN后，時(shí)鐘產(chǎn)生單元30進(jìn)行時(shí)鐘控制操作，例如，根據(jù)程序要求進(jìn)行時(shí)鐘換檔或者轉(zhuǎn)移到省電狀態(tài)。存儲(chǔ)在時(shí)鐘控制寄存器32內(nèi)的時(shí)鐘控制請(qǐng)求數(shù)據(jù)內(nèi)容對(duì)時(shí)鐘控制操作的細(xì)節(jié)進(jìn)行了規(guī)定。時(shí)鐘產(chǎn)生單元30是送到相關(guān)模塊的時(shí)鐘信號(hào)的信號(hào)源。根據(jù)程序發(fā)出的請(qǐng)求，時(shí)鐘脈沖產(chǎn)生單元30有選擇地對(duì)送給各個(gè)模塊的時(shí)鐘信號(hào)進(jìn)行控制，從而改變運(yùn)行頻率和/或暫停對(duì)特定模塊提供時(shí)鐘信號(hào)。
隨后，在時(shí)鐘控制過程結(jié)束時(shí)，時(shí)鐘脈沖產(chǎn)生單元30確證一個(gè)時(shí)鐘控制完成通知信號(hào)DN。
發(fā)現(xiàn)時(shí)鐘控制完成通知信號(hào)DN被確證后，時(shí)鐘控制檢驗(yàn)單元31對(duì)時(shí)鐘控制請(qǐng)求信號(hào)req求反。響應(yīng)時(shí)鐘控制請(qǐng)求信號(hào)req的求反，受時(shí)鐘控制的每個(gè)模塊對(duì)時(shí)鐘控制確認(rèn)信號(hào)ackx求反。時(shí)鐘控制確認(rèn)信號(hào)ackx求反之后，對(duì)時(shí)鐘控制允許信號(hào)EN求反，然后對(duì)時(shí)鐘控制完成通知信號(hào)DN求反。
圖2示出上述信號(hào)的時(shí)序圖。
如圖2-(a)所示，在時(shí)鐘控制請(qǐng)求信號(hào)req被確證時(shí)，作為響應(yīng)，如圖2-(b)所示，對(duì)總線許可信號(hào)gntx求反。根據(jù)各個(gè)模塊結(jié)束當(dāng)前執(zhí)行的操作的不同時(shí)序，各模塊輸出的時(shí)鐘控制確認(rèn)信號(hào)ackx均變更為HIGH(在確證狀態(tài)下)，如圖2(c)至(j)所示。
當(dāng)所有時(shí)鐘控制確認(rèn)信號(hào)ackx變成HIGH時(shí)，時(shí)鐘控制允許信號(hào)EN變成HIGH，如圖2-(k)所示，就開始進(jìn)行時(shí)鐘控制操作，例如進(jìn)行時(shí)鐘換檔或時(shí)鐘掛起。在完成時(shí)鐘控制過程后，如圖2-(1)所示，確證時(shí)鐘控制完成通知信號(hào)DN。
根據(jù)上述硬件控制過程，在進(jìn)行時(shí)鐘換檔時(shí)，或在轉(zhuǎn)移到省電狀態(tài)時(shí)，本發(fā)明保證，僅在將具有時(shí)鐘控制所導(dǎo)致的不正常運(yùn)行危險(xiǎn)的所有模塊掛起，從而消除出現(xiàn)故障的所有危險(xiǎn)后，才進(jìn)行此時(shí)鐘控制。
圖3示出時(shí)鐘控制檢驗(yàn)單元31的一種配置實(shí)例的框圖。
圖3所示的時(shí)鐘控制檢驗(yàn)單元31包括觸發(fā)器(FF)41、觸發(fā)器42-0至觸發(fā)器42-6、時(shí)鐘控制解碼電路43、AND(與門)電路44以及請(qǐng)求信號(hào)產(chǎn)生電路45。觸發(fā)器41鎖定時(shí)鐘控制寄存器32提供的時(shí)鐘控制要求信號(hào)。將鎖定的時(shí)鐘控制要求信號(hào)送給時(shí)鐘控制解碼電路43并進(jìn)行解碼。時(shí)鐘控制要求信號(hào)由多位構(gòu)成，并請(qǐng)求進(jìn)行時(shí)鐘控制。此外，時(shí)鐘控制要求信號(hào)以特定方式規(guī)定具體控制操作，例如，時(shí)鐘控制是對(duì)時(shí)鐘換檔還是時(shí)鐘掛起進(jìn)行控制，對(duì)哪些模塊進(jìn)行時(shí)鐘控制等。時(shí)鐘控制解碼電路43對(duì)時(shí)鐘控制要求信號(hào)進(jìn)行解碼，并產(chǎn)生用于執(zhí)行具體時(shí)鐘控制操作的控制信號(hào)CTL，然后將該控制信號(hào)CTL送至?xí)r鐘產(chǎn)生單元30。此外，時(shí)鐘控制解碼電路43還將指示進(jìn)行時(shí)鐘控制的信號(hào)clk_ctr送到請(qǐng)求信號(hào)產(chǎn)生電路45。
請(qǐng)求信號(hào)產(chǎn)生電路45是一個(gè)簡(jiǎn)單狀態(tài)機(jī)，并根據(jù)輸入信號(hào)在空閑狀態(tài)IDLE與時(shí)鐘控制狀態(tài)CLK_CTRL之間轉(zhuǎn)換。在指示進(jìn)行時(shí)鐘控制的信號(hào)clk_ctr被確證時(shí)，請(qǐng)求信號(hào)產(chǎn)生電路45由空閑狀態(tài)IDLE轉(zhuǎn)移到時(shí)鐘控制狀態(tài)CLK_CTRL，并確證一個(gè)時(shí)鐘控制請(qǐng)求信號(hào)req。此外，在時(shí)鐘控制完成通知信號(hào)DN被確證時(shí)，請(qǐng)求信號(hào)產(chǎn)生電路45從時(shí)鐘控制狀態(tài)CLK_CTRL轉(zhuǎn)換為空閑狀態(tài)IDLE，并對(duì)時(shí)鐘控制請(qǐng)求信號(hào)req求反。本技術(shù)領(lǐng)域內(nèi)的普通技術(shù)人員懂得，可以利用諸如置位-復(fù)位觸發(fā)電路的簡(jiǎn)單序貫邏輯電路來實(shí)現(xiàn)請(qǐng)求信號(hào)產(chǎn)生電路45。
此外，時(shí)鐘控制檢驗(yàn)單元31利用觸發(fā)器42-0至42-6鎖定各個(gè)模塊輸出的時(shí)鐘控制確認(rèn)信號(hào)ackx(x＝0，1，2，...，6)。所鎖定的時(shí)鐘控制確認(rèn)信號(hào)ackx(x＝0，1，2，...，6)被送到AND電路44。AND電路44進(jìn)行“與”操作，根據(jù)所有時(shí)鐘控制確認(rèn)信號(hào)的確證狀態(tài)確證時(shí)鐘控制允許信號(hào)EN。
圖4示出受時(shí)鐘控制的總線橋16內(nèi)使用的一種時(shí)鐘控制機(jī)制。
圖4所示的時(shí)鐘控制機(jī)制是根據(jù)輸入信號(hào)進(jìn)行狀態(tài)轉(zhuǎn)換的簡(jiǎn)單狀態(tài)機(jī)，它具有4個(gè)轉(zhuǎn)換狀態(tài)，包括時(shí)鐘控制狀態(tài)、寫入狀態(tài)WRITE、讀出狀態(tài)READ以及空閑狀態(tài)IDLE。在空閑狀態(tài)IDLE，總線橋16等待操作指令。當(dāng)寫請(qǐng)求或讀請(qǐng)求到達(dá)，而它處于空閑狀態(tài)IDLE時(shí)，總線橋16就根據(jù)到達(dá)的請(qǐng)求轉(zhuǎn)換為寫入狀態(tài)WRITE或讀出狀態(tài)READ。在寫入狀態(tài)WRITE，執(zhí)行一個(gè)過程，從片上總線21接收數(shù)據(jù)并將該數(shù)據(jù)寫入內(nèi)部外圍總線25上的模塊。在讀出狀態(tài)READ，執(zhí)行從內(nèi)部外圍總線25上的模塊讀出數(shù)據(jù)并將該數(shù)據(jù)送到片上總線21的過程。
當(dāng)時(shí)鐘控制請(qǐng)求信號(hào)req被確證，而處于寫入狀態(tài)WRITE、讀出狀態(tài)READ以及空閑狀態(tài)IDLE之一時(shí)，總線橋16將轉(zhuǎn)入時(shí)鐘控制狀態(tài)。進(jìn)入時(shí)鐘控制狀態(tài)后，總線橋16執(zhí)行準(zhǔn)備時(shí)鐘換檔或時(shí)鐘掛起要求的操作，并在完成這些操作后，確證時(shí)鐘控制確認(rèn)信號(hào)ack(圖1所示的ack6)。也就是說，總線橋16完成當(dāng)前執(zhí)行的操作，掛起處理過程，并確證時(shí)鐘控制確認(rèn)信號(hào)ack(圖1所示的ack6)。此后，在對(duì)時(shí)鐘控制請(qǐng)求信號(hào)req求反時(shí)，狀態(tài)變成空閑狀態(tài)IDLE。本技術(shù)領(lǐng)域內(nèi)的普通技術(shù)人員懂得，可以利用諸如置位-復(fù)位觸發(fā)電路的簡(jiǎn)單序貫邏輯電路實(shí)現(xiàn)執(zhí)行上述操作的狀態(tài)機(jī)。
為圖1所示的受時(shí)鐘控制的各模塊配置與圖4所示基本相同的狀態(tài)機(jī)，并對(duì)各模塊進(jìn)行配置，以根據(jù)時(shí)鐘控制請(qǐng)求信號(hào)req的確證，在完成進(jìn)行時(shí)鐘換檔或時(shí)鐘掛起的準(zhǔn)備操作后，確證時(shí)鐘控制確認(rèn)信號(hào)ack。
圖5示出根據(jù)本發(fā)明第二實(shí)施例的處理器的方框圖。在圖5中，用與圖1中相同的參考編號(hào)表示與圖1中相同的單元。
在圖5所示的處理器10A中，設(shè)置時(shí)鐘控制單元11A代替時(shí)鐘控制單元11、設(shè)置CPU核心單元12A代替CPU核心單元12。此外，設(shè)置模塊22A代替模塊22。
在配置和操作方面，第二實(shí)施例與第一實(shí)施例的不同之處在于，時(shí)鐘控制寄存器32位于CPU核心單元12A內(nèi)，CPU核心單元12A產(chǎn)生時(shí)鐘控制請(qǐng)求信號(hào)req，并將該信號(hào)送到各單元。當(dāng)由程序執(zhí)行的一個(gè)操作將時(shí)鐘控制請(qǐng)求數(shù)據(jù)存儲(chǔ)到時(shí)鐘控制寄存器32時(shí)，CPU核心單元12A確證時(shí)鐘控制請(qǐng)求信號(hào)req。作為響應(yīng)，在當(dāng)前執(zhí)行操作結(jié)束后，相關(guān)模塊掛起其運(yùn)行過程，并將時(shí)鐘控制確認(rèn)信號(hào)ackx變?yōu)镠IGH(確證狀態(tài))。在收到CPU核心單元12A輸出的時(shí)鐘控制請(qǐng)求信號(hào)后，在所有時(shí)鐘控制確認(rèn)信號(hào)ackx變?yōu)镠IGH時(shí)，時(shí)鐘控制單元11A將時(shí)鐘控制允許信號(hào)EN變?yōu)镠IGH。這樣就啟動(dòng)了時(shí)鐘控制操作過程，例如時(shí)鐘換檔或時(shí)鐘掛起。完成時(shí)鐘控制操作后，確證時(shí)鐘控制完成通知信號(hào)DN。
如上所述，除了CPU核心單元12A確證時(shí)鐘控制請(qǐng)求信號(hào)req之外，第二實(shí)施例與第一實(shí)施例基本相同。
圖6示出根據(jù)本發(fā)明第三實(shí)施例的處理器的方框圖。在圖6中，用與圖1相同的參考編號(hào)表示與圖1中相同的單元。
在圖6所示的處理器10B中，時(shí)鐘控制單元11B的時(shí)鐘控制檢驗(yàn)單元31B確證的時(shí)鐘控制請(qǐng)求信號(hào)req僅被送到總線仲裁器20。與第一實(shí)施例不同，時(shí)鐘控制請(qǐng)求信號(hào)req沒有被送到CPU核心單元12B、DSP核心單元13B、總線橋16B、DMA控制器17B、SDRAM控制器18B以及外部總線控制器19B。
在收到時(shí)鐘控制請(qǐng)求信號(hào)req后，在結(jié)束當(dāng)前執(zhí)行的數(shù)據(jù)傳送事務(wù)后，總線仲裁器20對(duì)送到所有總線主控器(在此例中為CPU核心單元12B、DSP核心單元13B、DMA控制器17B以及外部總線控制器19B)的總線許可信號(hào)gntx(x＝1，2，3，4)求反。也就是說，通過拒絕各主控器模塊的總線權(quán)，總線仲裁器20禁止各主控器模塊進(jìn)一步進(jìn)行數(shù)據(jù)傳送。此后，總線仲裁器20確證時(shí)鐘控制確認(rèn)信號(hào)ack0。
在這種情況下，時(shí)鐘控制請(qǐng)求信號(hào)req被送到總線仲裁器20，然后，總線仲裁器20對(duì)送到相應(yīng)總線主控器的總線許可信號(hào)gntx(x＝1，2，3，4)進(jìn)行求反。這樣就可以禁止各主控器模塊獲得總線控制權(quán)，使得不再通過總線執(zhí)行事務(wù)處理過程。
如果在執(zhí)行時(shí)鐘控制以進(jìn)行時(shí)鐘換檔或轉(zhuǎn)移到省電狀態(tài)時(shí)，可能帶來問題的只有通過片上總線21的事務(wù)，則上述第三實(shí)施例的配置特別有效。在這種情況下，僅將時(shí)鐘控制請(qǐng)求信號(hào)req送到總線仲裁器20，從而通過控制總線許可信號(hào)，掛起與片上總線21相連的總線主控器的操作，因此在開始進(jìn)行時(shí)鐘控制之前，掛起通過片上總線21的事務(wù)。
通過對(duì)圖1和圖6進(jìn)行比較可以發(fā)現(xiàn)，通過減少由時(shí)鐘控制請(qǐng)求信號(hào)req控制的模塊的數(shù)量，第三實(shí)施例的配置可以減小電路尺寸。
圖7示出根據(jù)本發(fā)明第四實(shí)施例的處理器的方框圖。在圖7中，用與圖6相同的參考編號(hào)表示與圖6相同的單元。
在圖7所示的處理器10C中，時(shí)鐘控制單元11C的時(shí)鐘控制檢驗(yàn)單元31C確證的時(shí)鐘控制請(qǐng)求信號(hào)req僅被送到總線仲裁器20和總線橋16。正如在第三實(shí)施例中那樣，假定如果總線仲裁器20利用總線許可信號(hào)拒絕許可總線權(quán)，則除了總線橋16之外，與片上總線21相連的各模塊均不產(chǎn)生問題。因此，不將時(shí)鐘控制請(qǐng)求信號(hào)req送到CPU核心單元12B、DSP核心單元13B、DMA控制器17B、SDRAM控制器18B以及外部總線控制器19B。
收到時(shí)鐘控制請(qǐng)求信號(hào)req后，在當(dāng)前執(zhí)行的數(shù)據(jù)傳送事務(wù)完成之后，總線橋16停止將數(shù)據(jù)從片上總線21寫入內(nèi)部外圍總線25的模塊，或者停止將數(shù)據(jù)從內(nèi)部外圍總線25的模塊讀出到片上總線21。此后，總線橋16確證時(shí)鐘控制確認(rèn)信號(hào)ack6。
如果在執(zhí)行時(shí)鐘控制以進(jìn)行時(shí)鐘換檔或轉(zhuǎn)移到省電狀態(tài)時(shí)，可能帶來問題的只有通過片上總線21的事務(wù)和通過總線橋16的數(shù)據(jù)傳送，則上述第四實(shí)施例的配置特別有效。在這種情況下，可以僅將時(shí)鐘控制請(qǐng)求信號(hào)req送到總線仲裁器20和總線橋16，從而通過控制總線許可信號(hào)，掛起與片上總線21相連的總線主控器的操作，并掛起總線橋16的操作，因此在開始進(jìn)行時(shí)鐘控制之前，掛起可能產(chǎn)生問題的所有事務(wù)。
通過對(duì)圖1和圖7進(jìn)行比較可以發(fā)現(xiàn)，通過減少由時(shí)鐘控制請(qǐng)求信號(hào)req控制的模塊的數(shù)量，第四實(shí)施例的配置可以減小電路尺寸。
此外，本發(fā)明并不局限于這些實(shí)施例，在本發(fā)明范圍內(nèi)，可以對(duì)其進(jìn)行各種變換和變型。
本發(fā)明優(yōu)先權(quán)基于2001年8月15日提交到日本專利局的第2001-246654號(hào)日本專利申請(qǐng)，在此引用其全部?jī)?nèi)容供參考。
權(quán)利要求
1.一種半導(dǎo)體器件，包括一個(gè)時(shí)鐘產(chǎn)生單元，用于產(chǎn)生多個(gè)時(shí)鐘信號(hào)；一個(gè)第一模塊，用于確證時(shí)鐘控制請(qǐng)求信號(hào)；以及多個(gè)第二模塊，每一個(gè)都接收對(duì)應(yīng)的一個(gè)時(shí)鐘信號(hào)和時(shí)鐘控制請(qǐng)求信號(hào)，并響應(yīng)時(shí)鐘控制請(qǐng)求信號(hào)的確證，在完成當(dāng)前執(zhí)行的操作、停止其操作后，確證時(shí)鐘控制確認(rèn)信號(hào)，其中所述時(shí)鐘信號(hào)產(chǎn)生單元響應(yīng)所述多個(gè)第二模塊輸出的所有時(shí)鐘控制確認(rèn)信號(hào)的確證，有選擇地改變提供給所述多個(gè)第二模塊的至少一個(gè)時(shí)鐘信號(hào)。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中通過改變提供給所述多個(gè)第二模塊的時(shí)鐘信號(hào)頻率，或者停止提供所述時(shí)鐘信號(hào)，所述時(shí)鐘產(chǎn)生單元有選擇地改變時(shí)鐘信號(hào)。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述第一模塊是CPU核心電路。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述第一模塊響應(yīng)從所述多個(gè)第二模塊輸出的所有時(shí)鐘控制確認(rèn)信號(hào)的確證，向所述時(shí)鐘產(chǎn)生單元確證時(shí)鐘控制使能信號(hào)，所述時(shí)鐘產(chǎn)生單元響應(yīng)該時(shí)鐘控制使能信號(hào)的確證，有選擇地改變時(shí)鐘信號(hào)。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，還包括一條片上總線；多個(gè)模塊，與所述片上總線相連；以及一個(gè)總線仲裁器，用于對(duì)作為所述多個(gè)模塊中一部分的總線主控器之間的總線權(quán)進(jìn)行仲裁，其中，所述總線仲裁器是所述多個(gè)第二模塊之一，并且響應(yīng)時(shí)鐘控制請(qǐng)求信號(hào)的確證，在完成當(dāng)前在所述片上總線上執(zhí)行的傳送操作、拒絕對(duì)任何一個(gè)總線主控器許可總線權(quán)之后，所述總線仲裁器確證時(shí)鐘控制確認(rèn)信號(hào)。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，其中所述多個(gè)第二模塊包括所述仲裁器。
7.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，還包括一條內(nèi)部外圍總線；以及一個(gè)總線橋，連接在所述內(nèi)部外圍總線與所述片上總線之間，其中，所述總線橋是所述多個(gè)第二模塊之一，并且響應(yīng)時(shí)鐘控制請(qǐng)求信號(hào)的確證，在完成當(dāng)前在所述內(nèi)部外圍總線完上執(zhí)行的數(shù)據(jù)傳送操作、禁止執(zhí)行數(shù)據(jù)傳送操作之后，確證時(shí)鐘控制確認(rèn)信號(hào)。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體器件，其中所述多個(gè)第二模塊包括總線仲裁器和所述總線橋。
9.一種對(duì)送到處理器內(nèi)各模塊的時(shí)鐘信號(hào)進(jìn)行有選擇地控制的方法，包括以下步驟對(duì)多個(gè)模塊確證時(shí)鐘控制請(qǐng)求信號(hào)；響應(yīng)時(shí)鐘控制請(qǐng)求信號(hào)的確證，在完成當(dāng)前執(zhí)行的操作、停止其操作后，確證所述多個(gè)模塊中每一個(gè)的時(shí)鐘控制確認(rèn)信號(hào)；以及響應(yīng)從所述多個(gè)模塊中輸出的所有時(shí)鐘控制確認(rèn)信號(hào)的確證，有選擇地改變提供給所述多個(gè)模塊的至少一個(gè)時(shí)鐘信號(hào)。
10.根據(jù)權(quán)利要求9所述的方法，其中所述有選擇地改變時(shí)鐘信號(hào)的步驟改變提供給所述多個(gè)模塊的時(shí)鐘信號(hào)的頻率或停止提供時(shí)鐘信號(hào)。
全文摘要
一種半導(dǎo)體器件，包括一個(gè)時(shí)鐘產(chǎn)生單元，用于產(chǎn)生多個(gè)時(shí)鐘信號(hào)；一個(gè)第一模塊，用于確證時(shí)鐘控制請(qǐng)求信號(hào)；以及多個(gè)第二模塊，每一個(gè)都接收對(duì)應(yīng)的一個(gè)時(shí)鐘信號(hào)和時(shí)鐘控制請(qǐng)求信號(hào)，并響應(yīng)時(shí)鐘控制請(qǐng)求信號(hào)的確證，在完成當(dāng)前執(zhí)行的操作、停止其操作后，確證時(shí)鐘控制確認(rèn)信號(hào)，其中所述時(shí)鐘信號(hào)產(chǎn)生單元響應(yīng)所述多個(gè)第二模塊輸出的所有時(shí)鐘控制確認(rèn)信號(hào)的確證，有選擇地改變提供給所述多個(gè)第二模塊的至少一個(gè)時(shí)鐘信號(hào)。
文檔編號(hào)G06F1/32GK1670668SQ20051006667
公開日2005年9月21日 申請(qǐng)日期2002年3月19日 優(yōu)先權(quán)日2001年8月15日
發(fā)明者四方孝, 佐藤泰造, 氷治義弘, 平田卓也 申請(qǐng)人:富士通株式會(huì)社