專(zhuān)利名稱(chēng)：板卡式語(yǔ)音錄放器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種有關(guān)通訊技術(shù)方面的電子部件，更具體地講，本發(fā)明涉及一種應(yīng)用于電通訊技術(shù)方面的板卡式語(yǔ)音錄放器。在國(guó)際專(zhuān)利分類(lèi)表中，本發(fā)明應(yīng)分為H04大類(lèi)。
背景技術(shù)：
目前，通用的CPCI板卡式語(yǔ)音錄放器，其錄放音要通過(guò)PCI總線，因?yàn)橐加弥骺谻PU板的負(fù)荷，其缺點(diǎn)是不便于擴(kuò)容。因此，就客觀而言，在一定的程度上影響了語(yǔ)音錄放器的使用。

發(fā)明內(nèi)容
本發(fā)明的目的在于針對(duì)已有技術(shù)的不足，提供可以明顯減輕主控CPU板負(fù)荷的，便于擴(kuò)容的，一種單板上帶有嵌入式處理器的板卡式語(yǔ)音錄放器。
本發(fā)明的目的是通過(guò)下述技術(shù)方案實(shí)現(xiàn)的所述的板卡式語(yǔ)音錄放器包括熱插拔控制芯片1、H.110總線接口芯片2、錄音緩存芯片3、可編程邏輯器件4、放音緩存芯片5、錄音緩存芯片6、放音緩存芯片8、EEPROM存儲(chǔ)器9、10/100兆以太網(wǎng)口10、可編程邏輯器件11、PCI總線接口芯片12、CPCI連接器J1和CPCI連接器J2。主要特點(diǎn)在于所述的板卡式語(yǔ)音錄放器包括嵌入式處理器7。
所述的CPCI連接器J2通過(guò)互連線1-1與所述的H.110總線接口芯片2連接。
所述的H.110總線接口芯片2通過(guò)互連線1-2與所述的可編程邏輯器件4連接，所述的H.110總線接口芯片2通過(guò)互連線1-5、1-8、1-10與所述的PCI總線接口芯片12連接，所述的H.110總線接口芯片2通過(guò)互連線1-5、1-7與所述的可編程邏輯器件11連接，所述的H.110總線接口芯片2通過(guò)互連線1-5、1-8、1-9與所述的可編程邏輯器件11連接，所述的H.110總線接口芯片2通過(guò)互連線1-5′、1-7′與所述的可編程邏輯器件11連接。
所述的錄音緩存芯片3和所述的錄音緩存芯片6連接后通過(guò)互連線1-3′與所述的可編程邏輯器件4連接，所述的錄音緩存芯片3和所述的錄音緩存芯片6連接后通過(guò)互連線1-4′與所述的嵌入式處理器7連接。
所述的放音緩存芯片5與所述的放音緩存芯片8連接后通過(guò)互連線1-3與所述的可編程邏輯器件4連接，所述的放音緩存芯片5與所述的放音緩存芯片8連接后通過(guò)互連線1-4與所述的嵌入式處理器7連接。
所述的嵌入式處理器7通過(guò)互連線1-12與所述的10/100兆以太網(wǎng)口10連接，所述的嵌入式處理器7通過(guò)互連線1-6與所述的可編程邏輯器件11連接，所述的嵌入式處理器7通過(guò)互連線1-6′與所述的可編程邏輯器件11連接。
所述的PCI總線接口芯片12通過(guò)互連線1-11與所述的EEPROM存儲(chǔ)器9連接，所述的PCI總線接口芯片12通過(guò)互連線1-13與所述的CPCI連接器J1連接，所述的PCI總線接口芯片12通過(guò)互連線1-10、1-8、1-7或1-7′與所述的可編程邏輯器件11連接，所述的PCI總線接口芯片12通過(guò)互連線1-10、1-9與所述的可編程邏輯器件11連接。
所述的PCI總線接口芯片12通過(guò)片選信號(hào)線2-1、等待信號(hào)線2-2、讀寫(xiě)信號(hào)線2-3、復(fù)位信號(hào)線2-4、10位地址信號(hào)線2-5和16位數(shù)據(jù)信號(hào)線2-6分別接向所述的可編程邏輯器件11，所述的PCI總線接口芯片12通過(guò)14位地址信號(hào)線2-7和16位數(shù)據(jù)信號(hào)線2-8分別接向所述的H.110總線接口芯片2。
所述的可編程邏輯器件11通過(guò)片選信號(hào)線2-9、數(shù)據(jù)信號(hào)線2-10、讀寫(xiě)信號(hào)線2-11、數(shù)據(jù)應(yīng)答信號(hào)線2-12分別接向所述的H.110總線接口芯片2，所述的可編程邏輯器件11通過(guò)時(shí)鐘信號(hào)線2-13、片選信號(hào)線2-14、讀寫(xiě)信號(hào)線2-15、中斷信號(hào)線2-16、10位地址信號(hào)線2-17、16位數(shù)據(jù)信號(hào)線2-18分別接向所述的嵌入式處理器7。
所述的H.110總線接口芯片2通過(guò)8K時(shí)鐘信號(hào)線2-26、8M時(shí)鐘信號(hào)線2-27、16M時(shí)鐘信號(hào)2-28、4路PCM碼流信號(hào)線2-29分別接向所述的可編程邏輯器件4。
所述的10/100兆以太網(wǎng)口10通過(guò)MII數(shù)據(jù)信號(hào)線2-38、MII控制信號(hào)線2-39、復(fù)位信號(hào)線2-40分別接向所述的嵌入式處理器7。
所述的嵌入式處理器7通過(guò)讀寫(xiě)時(shí)鐘信號(hào)線2-19分別與所述的錄音緩存芯片3、錄音緩存芯片6、放音緩存芯片5、放音緩存芯片8連接，所述的嵌入式處理器7通過(guò)片選信號(hào)線2-20分別與所述的錄音緩存芯片3、錄音緩存芯片6連接，所述的嵌入式處理器7通過(guò)讀信號(hào)線2-21分別與所述的錄音緩存芯片3、錄音緩存芯片6連接，所述的嵌入式處理器7通過(guò)14位地址信號(hào)線2-22分別與所述的錄音緩存芯片3、錄音緩存芯片6、放音緩存芯片5、放音緩存芯片8連接，所述的嵌入式處理器7通過(guò)32位數(shù)據(jù)信號(hào)線2-23分別與所述的錄音緩存芯片3、錄音緩存芯片6、放音緩存芯片5、放音緩存芯片8連接，所述的嵌入式處理器7通過(guò)片選信號(hào)線2-24分別與所述的放音緩存芯片5、放音緩存芯片8連接，所述的嵌入式處理器7通過(guò)寫(xiě)信號(hào)線2-25分別與所述的放音緩存芯片5、放音緩存芯片8連接。
所述的可編程邏輯器件4通過(guò)寫(xiě)時(shí)鐘信號(hào)線2-30分別與所述的錄音緩存芯片3、錄音緩存芯片6連接，所述的可編程邏輯器件4通過(guò)寫(xiě)信號(hào)線2-31分別與所述的錄音緩存芯片3、錄音緩存芯片6連接，所述的可編程邏輯器件4通過(guò)4路PCM碼流輸入地址信號(hào)線2-32分別與所述的錄音緩存芯片3、錄音緩存芯片6連接，所述的可編程邏輯器件4通過(guò)4路PCM碼流輸入數(shù)據(jù)信號(hào)線2-33分別與所述的錄音緩存芯片3、錄音緩存芯片6連接，所述的可編程邏輯器件4通過(guò)讀時(shí)鐘信號(hào)線2-34分別與所述的放音緩存芯片5、放音緩存芯片8連接，所述的可編程邏輯器件4通過(guò)讀信號(hào)線2-35分別與所述的放音緩存芯片5、放音緩存芯片8連接，所述的可編程邏輯器件4通過(guò)4路PCM碼流輸出地址信號(hào)線2-36分別與所述的放音緩存芯片5、放音緩存芯片8連接，所述的可編程邏輯器件4通過(guò)4路PCM碼流輸出數(shù)據(jù)信號(hào)線2-37分別與所述的放音緩存芯片5、放音緩存芯片8連接。
所述的4路PCM碼流信號(hào)線2-29的每一路包括輸入信號(hào)線和輸出信號(hào)線。
所述的熱插拔控制芯片1的型號(hào)為L(zhǎng)T1643L，所述的H.110總線接口芯片2的型號(hào)為ZL50030，所述的錄音緩存芯片3的型號(hào)為CY7C09269V，所述的可編程邏輯器件4的型號(hào)為L(zhǎng)C4256V，所述的放音緩存芯片5的型號(hào)為CY7C09269V，所述的錄音緩存芯片6的型號(hào)為CY7C09269V，所述的嵌入式處理器7的型號(hào)為MPC860T，所述的放音緩存芯片8的型號(hào)為CY7C09269V，所述的EEPROM存儲(chǔ)器9的型號(hào)為93LC56，所述的10/100兆以太網(wǎng)口10的型號(hào)為L(zhǎng)XT972A，所述的可編程邏輯器件11的型號(hào)為L(zhǎng)C4256V，所述的PCI總線接口芯片12的型號(hào)為PC19030，所述的CPCI連接器J1的型號(hào)為ERN1064176，所述的CPCI連接器J2的型號(hào)為ERN1064176。
由于本發(fā)明采用了上述的技術(shù)方案，在單板上帶有嵌入式處理器，可以把板卡的的控制流和語(yǔ)音流分開(kāi)處理，語(yǔ)音流由嵌入式處理器來(lái)處理，直接由嵌入式處理器的網(wǎng)口輸入和輸出，而只有控制流經(jīng)PCI總線受主控CPU板卡處理，這樣大大減輕了主控CPU板的負(fù)荷。


下面結(jié)合附圖對(duì)本發(fā)明進(jìn)行說(shuō)明，其中附圖1是本發(fā)明的電路方塊圖。
附圖2是本發(fā)明的一個(gè)實(shí)施例的主要部件的電路連接圖。
附圖3是本發(fā)明使用狀態(tài)下的工作原理圖。
在附圖1中可以清楚地看到本發(fā)明的幾個(gè)關(guān)鍵的組成部分1熱插拔控制芯片、2H.110總線接口芯片、3錄音緩存芯片、4可編程邏輯器件、5放音緩存芯片、6錄音緩存芯片、8放音緩存芯片、9EEPROM存儲(chǔ)器、1010/100兆以太網(wǎng)口、11可編程邏輯器件、12PCI總線接口芯片、CPCI連接器J1和CPCI連接器J2。主要特點(diǎn)在于所述的板卡式語(yǔ)音錄放器包括嵌入式處理器7。
附圖2是本發(fā)明的一個(gè)實(shí)施例的主要部件的電路連接圖。在該附圖中給出了各主要部件的更清楚的具體的連接關(guān)系。
在附圖3中給出了本發(fā)明的使用狀態(tài)下的工作原理圖。在后面將介紹具體的工作原理。
具體實(shí)施例方式
下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明進(jìn)一步說(shuō)明。
在附圖2中，作為一個(gè)實(shí)施例給出了本發(fā)明的主要部件的連接圖。從該附圖中清楚地繪出了各主要部件的連接關(guān)系。從該附圖中可以看到所述的PCI總線接口芯片12通過(guò)片選信號(hào)線2-1、等待信號(hào)線2-2、讀寫(xiě)信號(hào)線2-3、復(fù)位信號(hào)線2-4、10位地址信號(hào)線2-5和16位數(shù)據(jù)信號(hào)線2-6分別接向所述的可編程邏輯器件11，所述的PCI總線接口芯片12通過(guò)14位地址信號(hào)線2-7和16位數(shù)據(jù)信號(hào)線2-8分別接向所述的H.110總線接口芯片2。
所述的可編程邏輯器件11通過(guò)片選信號(hào)線2-9、數(shù)據(jù)信號(hào)線2-10、讀寫(xiě)信號(hào)線2-11、數(shù)據(jù)應(yīng)答信號(hào)線2-12分別接向所述的H.110總線接口芯片2，所述的可編程邏輯器件11通過(guò)時(shí)鐘信號(hào)線2-13、片選信號(hào)線2-14、讀寫(xiě)信號(hào)線2-15、中斷信號(hào)線2-16、10位地址信號(hào)線2-17、16位數(shù)據(jù)信號(hào)線2-18分別接向所述的嵌入式處理器7。
所述的H.110總線接口芯片2通過(guò)8K時(shí)鐘信號(hào)線2-26、8M時(shí)鐘信號(hào)線2-27、16M時(shí)鐘信號(hào)2-28、4路PCM碼流信號(hào)線2-29分別接向所述的可編程邏輯器件4。
所述的10/100兆以太網(wǎng)口10通過(guò)MII數(shù)據(jù)信號(hào)線2-38、MII控制信號(hào)線2-39、復(fù)位信號(hào)線2-40分別接向所述的嵌入式處理器7。
所述的嵌入式處理器7通過(guò)讀寫(xiě)時(shí)鐘信號(hào)線2-19分別與所述的錄音緩存芯片3、錄音緩存芯片6、放音緩存芯片5、放音緩存芯片8連接，所述的嵌入式處理器7通過(guò)片選信號(hào)線2-20分別與所述的錄音緩存芯片3、錄音緩存芯片6連接，所述的嵌入式處理器7通過(guò)讀信號(hào)線2-21分別與所述的錄音緩存芯片3、錄音緩存芯片6連接，所述的嵌入式處理器7通過(guò)14位地址信號(hào)線2-22分別與所述的錄音緩存芯片3、錄音緩存芯片6、放音緩存芯片5、放音緩存芯片8連接，所述的嵌入式處理器7通過(guò)32位數(shù)據(jù)信號(hào)線2-23分別與所述的錄音緩存芯片3、錄音緩存芯片6、放音緩存芯片5、放音緩存芯片8連接，所述的嵌入式處理器7通過(guò)片選信號(hào)線2-24分別與所述的放音緩存芯片5、放音緩存芯片8連接，所述的嵌入式處理器7通過(guò)寫(xiě)信號(hào)線2-25分別與所述的放音緩存芯片5、放音緩存芯片8連接。
所述的可編程邏輯器件4通過(guò)寫(xiě)時(shí)鐘信號(hào)線2-30分別與所述的錄音緩存芯片3、錄音緩存芯片6連接，所述的可編程邏輯器件4通過(guò)寫(xiě)信號(hào)線2-31分別與所述的錄音緩存芯片3、錄音緩存芯片6連接，所述的可編程邏輯器件4通過(guò)4路PCM碼流輸入地址信號(hào)線2-32分別與所述的錄音緩存芯片3、錄音緩存芯片6連接，所述的可編程邏輯器件4通過(guò)4路PCM碼流輸入數(shù)據(jù)信號(hào)線2-33分別與所述的錄音緩存芯片3、錄音緩存芯片6連接，所述的可編程邏輯器件4通過(guò)讀時(shí)鐘信號(hào)線2-34分別與所述的放音緩存芯片5、放音緩存芯片8連接，所述的可編程邏輯器件4通過(guò)讀信號(hào)線2-35分別與所述的放音緩存芯片5、放音緩存芯片8連接，所述的可編程邏輯器件4通過(guò)4路PCM碼流輸出地址信號(hào)線2-36分別與所述的放音緩存芯片5、放音緩存芯片8連接，所述的可編程邏輯器件4通過(guò)4路PCM碼流輸出數(shù)據(jù)信號(hào)線2-37分別與所述的放音緩存芯片5、放音緩存芯片8連接。
所述的4路PCM碼流信號(hào)線2-29的每一路均包括輸入信號(hào)線和輸出信號(hào)線。
所述的熱插拔控制芯片1的型號(hào)為L(zhǎng)T1643L，所述的H.110總線接口芯片2的型號(hào)為ZL50030，所述的錄音緩存芯片3的型號(hào)為CY7C09269V，所述的可編程邏輯器件4的型號(hào)為L(zhǎng)C4256V，所述的放音緩存芯片5的型號(hào)為CY7C09269V，所述的錄音緩存芯片6的型號(hào)為CY7C09269V，所述的嵌入式處理器7的型號(hào)為MPC860T，所述的放音緩存芯片8的型號(hào)為CY7C09269V，所述的EEPROM存儲(chǔ)器9的型號(hào)為93LC56，所述的10/100兆以太網(wǎng)口10的型號(hào)為L(zhǎng)XT972A，所述的可編程邏11的型號(hào)為L(zhǎng)C4256V，所述的PCI總線接口芯片12的型號(hào)為PC19030，所述的CPCI連接器J1的型號(hào)為ERN1064176，所述的CPCI連接器J2的型號(hào)為ERN1064176。
應(yīng)該指出上述有關(guān)各器件的型號(hào)僅是本發(fā)明實(shí)施例當(dāng)中的典型代表。當(dāng)然，只要在本發(fā)明的技術(shù)方案內(nèi)，也完全可以選擇類(lèi)似的、功能相當(dāng)?shù)钠渌韧吞?hào)的器件。
本發(fā)明總體上可以分為四個(gè)模塊PCM(脈沖編碼調(diào)制)碼流互連模塊該模塊由H.110總線接口芯片2、錄音緩存芯片3、可編程邏輯器件4、放音緩存芯片5、錄音緩存芯片6、嵌入式處理器7、放音緩存芯片8、10/100兆以太網(wǎng)口10、連接器J2組成。工作原理是PCM碼流從背板H.110總線經(jīng)連接器J2傳輸至H.110總線接口芯片2，1-1互連線符合CT-BUS總線規(guī)范，H.110總線接口芯片2與可編程邏輯器件4互連線1-2符合ST-BUS總線規(guī)范，然后可編程邏輯器件4將錄放音碼流進(jìn)行轉(zhuǎn)換變成并行錄音碼流1-3′和并行放音碼流1-3，并將碼流存放于錄音緩存芯片3、錄音緩存芯片6、放音緩存芯片5、放音緩存芯片8，最后由嵌入式處理器7讀取緩存芯片內(nèi)的并行錄音碼流1-4′和并行放音碼流1-4，經(jīng)過(guò)打包傳輸至10/100兆以太網(wǎng)口10存放于語(yǔ)音服務(wù)PC，1-12符合以太網(wǎng)總線規(guī)范。
錄放音控制模塊該模塊由嵌入式處理器7、EEPROM存儲(chǔ)器(一種可擦寫(xiě)的存儲(chǔ)器)9、可編程邏輯器件11、PCI總線接口芯片12、連接器J1組成。工作原理是首先通過(guò)EEPROM存儲(chǔ)器9初始化設(shè)置PCI總線接口芯片12，使其正常工作；其中，1-11互連線符合MICROWIRE總線規(guī)范，然后PCI控制芯片經(jīng)連接器J1根據(jù)外圍CPCI總線1-13的要求輸出控制信號(hào)1-10，并經(jīng)過(guò)可編程邏輯器件11將部分地址信號(hào)和讀寫(xiě)信號(hào)1-9轉(zhuǎn)換成嵌入式處理器的片選信號(hào)、讀寫(xiě)信號(hào)1-6，控制信號(hào)1-6′，嵌入式處理器根據(jù)控制線信號(hào)和自帶的相應(yīng)程序讀寫(xiě)錄放音緩存芯片的相應(yīng)碼流，實(shí)現(xiàn)對(duì)所需PCM碼流信號(hào)的語(yǔ)音錄放功能。
H.110總線接口控制模塊該模塊由H.110總線接口芯片2、EEPROM存儲(chǔ)器(一種可擦寫(xiě)的存儲(chǔ)器)9、可編程邏輯器件11、PCI總線接口芯片12和連接器J1組成。其工作原理是首先通過(guò)EEPROM存儲(chǔ)器9初始化設(shè)置PCI總線接口芯片12，使其正常工作；其中互連線1-11符合MICROWIRE總線規(guī)范；然后，PCI總線接口芯片經(jīng)總線接口連接器J1根據(jù)外圍CPCI總線1-13的要求，輸出控制信號(hào)1-10，并經(jīng)過(guò)可編程邏輯器件11將部分地址信號(hào)和讀寫(xiě)信號(hào)1-9轉(zhuǎn)換成H.110總線接口芯片的片選信號(hào)、讀寫(xiě)信號(hào)1-7；控制信號(hào)線1-7′和數(shù)據(jù)地址線1-8組成符合Intel數(shù)據(jù)總線規(guī)范的互連線1-5′，H.110總線接口芯片在互連線1-5′上的信號(hào)控制下實(shí)現(xiàn)PCM碼流信號(hào)交換功能。H.110總線接口芯片2支持512×512個(gè)時(shí)隙本地交換和1024×4096個(gè)時(shí)隙背板交換功能。
熱插拔模塊該模塊由熱插拔模塊1組成。主要功能就是根據(jù)語(yǔ)音錄放板連上主機(jī)后送給熱插拔模塊一個(gè)PCI復(fù)位信號(hào)，熱插拔模塊根據(jù)該信號(hào)判斷是否給其它各個(gè)模塊提供工作電源。至于連接關(guān)系，則是已有技術(shù)，所以此處不再贅述。
再結(jié)合附圖3進(jìn)一步敘述本發(fā)明使用狀態(tài)下的的工作原理其它功能板(如中繼板、會(huì)議橋板等)有錄音需要時(shí)，將需要錄音的話路經(jīng)H.110背板總線送入語(yǔ)音錄放板。此時(shí)語(yǔ)音錄放板會(huì)將相應(yīng)話路的語(yǔ)音數(shù)據(jù)進(jìn)行錄音，同時(shí)打包通過(guò)以太網(wǎng)和語(yǔ)音服務(wù)器連接，存放相應(yīng)的語(yǔ)音數(shù)據(jù)。若需要對(duì)指定話路進(jìn)行放音，則將語(yǔ)音服務(wù)器上需要放音的語(yǔ)音數(shù)據(jù)通過(guò)以太網(wǎng)傳輸給語(yǔ)音錄放板，通過(guò)語(yǔ)音錄放板對(duì)其它功能板的指定話路進(jìn)行放音操作。
本發(fā)明具有下述技術(shù)特點(diǎn)1.板內(nèi)帶有嵌入式處理器芯片，支持PCM碼流的打包處理，直接通過(guò)板上以太網(wǎng)口進(jìn)行語(yǔ)音的輸入和輸出。
2.支持交換功能，通過(guò)H.110總線接口控制模塊和PCM碼流互連模塊實(shí)現(xiàn)。支持板內(nèi)512×512個(gè)時(shí)隙交換功能，同時(shí)支持板內(nèi)1024個(gè)時(shí)隙與背板4096個(gè)時(shí)隙交換功能。
3.支持帶電熱插拔，通過(guò)熱插拔模塊實(shí)現(xiàn)，便于設(shè)備維護(hù)和升級(jí)。
權(quán)利要求
1.一種板卡式語(yǔ)音錄放器，所述的板卡式語(yǔ)音錄放器包括熱插拔控制芯片(1)、H.110總線接口芯片(2)、錄音緩存芯片(3)、可編程邏輯器件(4)、放音緩存芯片(5)、錄音緩存芯片(6)、放音緩存芯片(8)、EEPROM存儲(chǔ)器(9)、10/100兆以太網(wǎng)口(10)、可編程邏輯器件(11)、PCI總線接口芯片(12)、CPCI連接器J1和CPCI連接器J2，其特征在于所述的板卡式語(yǔ)音錄放器包括嵌入式處理器(7)；所述的CPCI連接器J2通過(guò)互連線1-1與所述的H.110總線接口芯片(2)連接；所述的H.110總線接口芯片(2)通過(guò)互連線1-2與所述的可編程邏輯器件(4)連接，所述的H.110總線接口芯片(2)通過(guò)互連線1-5、1-8、1-10與所述的PCI總線接口芯片(12)連接，所述的H.110總線接口芯片(2)通過(guò)互連線1-5、1-7與所述的可編程邏輯器件(11)連接，所述的H.110總線接口芯片(2)通過(guò)互連線1-5、1-8、1-9與所述的可編程邏輯器件(11)連接，所述的H.110總線接口芯片(2)通過(guò)互連線1-5′、1-7′與所述的可編程邏輯器件(11)連接；所述的錄音緩存芯片(3)和所述的錄音緩存芯片(6)連接后通過(guò)互連線1-3′與所述的可編程邏輯器件(4)連接，所述的錄音緩存芯片(3)和所述的錄音緩存芯片(6)連接后通過(guò)互連線1-4′與所述的嵌入式處理器(7)連接；所述的放音緩存芯片(5)與所述的放音緩存芯片(8)連接后通過(guò)互連線1-3與所述的可編程邏輯器件(4)連接，所述的放音緩存芯片(5)與所述的放音緩存芯片(8)連接后通過(guò)互連線1-4與所述的嵌入式處理器(7)連接；所述的嵌入式處理器(7)通過(guò)互連線1-12與所述的10/100兆以太網(wǎng)口(10)連接，所述的嵌入式處理器(7)通過(guò)互連線1-6與所述的可編程邏輯器件(11)連接，所述的嵌入式處理器(7)通過(guò)互連線1-6′與所述的可編程邏輯器件(11)連接；所述的PCI總線接口芯片(12)通過(guò)互連線1-11與所述的EEPROM存儲(chǔ)器(9)連接，所述的PCI總線接口芯片(12)通過(guò)互連線1-13與所述的CPCI連接器J1連接，所述的PCI總線接口芯片(12)通過(guò)互連線1-10、1-8、1-7或1-7′與所述的可編程邏輯器件(11)連接，所述的PCI總線接口芯片(12)通過(guò)互連線1-10、1-9與所述的可編程邏輯器件(11)連接。
2.根據(jù)權(quán)利要求1所述的板卡式語(yǔ)音錄放器，其特征在于所述的PCI總線接口芯片(12)通過(guò)片選信號(hào)線2-1、等待信號(hào)線2-2、讀寫(xiě)信號(hào)線2-3、復(fù)位信號(hào)線2-4、10位地址信號(hào)線2-5和16位數(shù)據(jù)信號(hào)線2-6分別接向所述的可編程邏輯器件(11)，所述的PCI總線接口芯片(12)通過(guò)14位地址信號(hào)線2-7和16位數(shù)據(jù)信號(hào)線2-8分別接向所述的H.110總線接口芯片(2)；所述的可編程邏輯器件(11)通過(guò)片選信號(hào)線2-9、數(shù)據(jù)信號(hào)線2-10、讀寫(xiě)信號(hào)線2-11、數(shù)據(jù)應(yīng)答信號(hào)線2-12分別接向所述的H.110總線接口芯片(2)，所述的可編程邏輯器件(11)通過(guò)時(shí)鐘信號(hào)線2-13、片選信號(hào)線2-14、讀寫(xiě)信號(hào)線2-15、中斷信號(hào)線2-16、10位地址信號(hào)線2-17、16位數(shù)據(jù)信號(hào)線2-18分別接向所述的嵌入式處理器(7)；所述的H.110總線接口芯片(2)通過(guò)8K時(shí)鐘信號(hào)線2-26、8M時(shí)鐘信號(hào)線2-27、16M時(shí)鐘信號(hào)2-28、4路PCM碼流信號(hào)線2-29分別接向所述的可編程邏輯器件(4)；所述的10/100兆以太網(wǎng)口(10)通過(guò)MII數(shù)據(jù)信號(hào)線2-38、MII控制信號(hào)線2-39、復(fù)位信號(hào)線2-40分別接向所述的嵌入式處理器(7)；所述的嵌入式處理器(7)通過(guò)讀寫(xiě)時(shí)鐘信號(hào)線2-19分別與所述的錄音緩存芯片(3)、錄音緩存芯片(6)、放音緩存芯片(5)、放音緩存芯片(8)連接，所述的嵌入式處理器(7)通過(guò)片選信號(hào)線2-20分別與所述的錄音緩存芯片(3)、錄音緩存芯片(6)連接，所述的嵌入式處理器(7)通過(guò)讀信號(hào)線2-21分別與所述的錄音緩存芯片(3)、錄音緩存芯片(6)連接，所述的嵌入式處理器(7)通過(guò)14位地址信號(hào)線2-22分別與所述的錄音緩存芯片(3)、錄音緩存芯片(6)、放音緩存芯片(5)、放音緩存芯片(8)連接，所述的嵌入式處理器(7)通過(guò)32位數(shù)據(jù)信號(hào)線2-23分別與所述的錄音緩存芯片(3)、錄音緩存芯片(6)、放音緩存芯片(5)、放音緩存芯片(8)連接，所述的嵌入式處理器(7)通過(guò)片選信號(hào)線2-24分別與所述的放音緩存芯片(5)、放音緩存芯片(8)連接，所述的嵌入式處理器(7)通過(guò)寫(xiě)信號(hào)線2-25分別與所述的放音緩存芯片(5)、放音緩存芯片(8)連接；所述的可編程邏輯器件(4)通過(guò)寫(xiě)時(shí)鐘信號(hào)線2-30分別與所述的錄音緩存芯片(3)、錄音緩存芯片(6)連接，所述的可編程邏輯器件(4)通過(guò)寫(xiě)信號(hào)線2-31分別與所述的錄音緩存芯片(3)、錄音緩存芯片(6)連接，所述的可編程邏輯器件(4)通過(guò)4路PCM碼流輸入地址信號(hào)線2-32分別與所述的錄音緩存芯片(3)、錄音緩存芯片(6)連接，所述的可編程邏輯器件(4)通過(guò)4路PCM碼流輸入數(shù)據(jù)信號(hào)線2-33分別與所述的錄音緩存芯片(3)、錄音緩存芯片(6)連接，所述的可編程邏輯器件(4)通過(guò)讀時(shí)鐘信號(hào)線2-34分別與所述的放音緩存芯片(5)、放音緩存芯片(8)連接，所述的可編程邏輯器件(4)通過(guò)讀信號(hào)線2-35分別與所述的放音緩存芯片(5)、放音緩存芯片(8)連接，所述的可編程邏輯器件(4)通過(guò)4路PCM碼流輸出地址信號(hào)線2-36分別與所述的放音緩存芯片(5)、放音緩存芯片(8)連接，所述的可編程邏輯器件(4)通過(guò)4路PCM碼流輸出數(shù)據(jù)信號(hào)線2-37分別與所述的放音緩存芯片(5)、放音緩存芯片(8)連接。
3.根據(jù)權(quán)利要求2所述的板卡式語(yǔ)音錄放器，其特征在于所述的4路PCM碼流信號(hào)線2-29的每一路包括輸入信號(hào)線和輸出信號(hào)線。
4.根據(jù)權(quán)利要求2所述的板卡式語(yǔ)音錄放器，其特征在于所述的熱插拔控制芯片(1)的型號(hào)為L(zhǎng)T1643L，所述的H.110總線接口芯片(2)的型號(hào)為ZL50030，所述的錄音緩存芯片(3)的型號(hào)為CY7C09269V，所述的可編程邏輯器件(4)的型號(hào)為L(zhǎng)C4256V，所述的放音緩存芯片(5)的型號(hào)為CY7C09269V，所述的錄音緩存芯片(6)的型號(hào)為CY7C09269V，所述的嵌入式處理器((7)的型號(hào)為MPC860T，所述的放音緩存芯片(8)的型號(hào)為CY7C09269V，所述的EEPROM存儲(chǔ)器(9)的型號(hào)為93LC56，所述的10/100兆以太網(wǎng)口(10)的型號(hào)為L(zhǎng)XT972A，所述的可編程邏輯器件(11)的型號(hào)為L(zhǎng)C4256V，所述的PCI總線接口芯片(12)的型號(hào)為PC19030，所述的CPCI連接器J1的型號(hào)為ERN1064176，所述的CPCI連接器J2的型號(hào)為ERN1064176。
全文摘要
一種板卡式語(yǔ)音錄放器，所述的板卡式語(yǔ)音錄放器包括熱插拔控制芯片1、H.110總線接口芯片2、錄音緩存芯片3、可編程邏輯器件4、放音緩存芯片5、錄音緩存芯片6、放音緩存芯片8、EEPROM存儲(chǔ)器9、10/100兆以太網(wǎng)口10、可編程邏輯器件11、PCI總線接口芯片12、CPCI連接器J1和CPCI連接器J2，主要特點(diǎn)在于所述的板卡式語(yǔ)音錄放器包括嵌入式處理器7。在單板上帶有嵌入式處理器，可以把板卡的的控制流和語(yǔ)音流分開(kāi)處理，語(yǔ)音流由嵌入式處理器來(lái)處理，直接由嵌入式處理器的網(wǎng)口輸入和輸出，而只有控制流經(jīng)PCI總線受主控CPU板卡處理，于是大大減輕了主控CPU板的負(fù)荷。
文檔編號(hào)G06F13/00GK1694078SQ20051006305
公開(kāi)日2005年11月9日 申請(qǐng)日期2005年4月5日 優(yōu)先權(quán)日2005年4月5日
發(fā)明者何順蘭 申請(qǐng)人:何順蘭