專利名稱：一種用于測(cè)試mips處理器的設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種測(cè)試微處理器的設(shè)備，特別是涉及一種用于測(cè)試無(wú)內(nèi)部互鎖流水級(jí)的微處理器(Microprocessor without Interlocked Piped Stages，以下簡(jiǎn)稱MIPS處理器)的設(shè)備。
背景技術(shù)：
隨著國(guó)內(nèi)CPU設(shè)計(jì)水平的不斷上升，對(duì)于測(cè)試CPU的電氣特性指標(biāo)，評(píng)估CPU的運(yùn)行速度具有重要意義。目前，測(cè)試一款MIPS處理器的運(yùn)行狀況，通常的做法是針對(duì)該處理器設(shè)計(jì)一套開(kāi)發(fā)板，將處理器運(yùn)行在該開(kāi)發(fā)板上，來(lái)測(cè)試MIPS處理器的各項(xiàng)性能指標(biāo)。由于MIPS處理器的封裝類型有很多種，而且同一封裝的信號(hào)引腳排列也有很多種組合，但是每一種開(kāi)發(fā)板只能針對(duì)同一封裝類型、同一信號(hào)引腳排列的MIPS處理器。出于散熱等因素的考慮，有時(shí)同一設(shè)計(jì)版本的MIPS處理器進(jìn)行封裝設(shè)計(jì)時(shí)需要設(shè)計(jì)成不同的封裝，或是調(diào)整相應(yīng)的信號(hào)引腳排列，這就給開(kāi)發(fā)板設(shè)計(jì)帶來(lái)很多不便，需要針對(duì)不同的MIPS處理器封裝和信號(hào)引腳排列設(shè)計(jì)出不同的開(kāi)發(fā)板出來(lái)，這樣會(huì)造成設(shè)計(jì)周期和設(shè)計(jì)成本的增加。
因此，為解決MIPS處理器設(shè)計(jì)不斷升級(jí)過(guò)程中總體性能測(cè)試的難題，對(duì)于新產(chǎn)品的快速批量生產(chǎn)起到評(píng)估和測(cè)試的作用，需要一種通用的測(cè)試平臺(tái)，能夠?qū)Σ煌庋b、不同引腳排列的MIPS處理器進(jìn)行測(cè)試。

發(fā)明內(nèi)容
本發(fā)明的目的是為了克服目前測(cè)試MIPS處理器的設(shè)備不具有通用性的缺點(diǎn)，提供一款設(shè)計(jì)周期短、設(shè)計(jì)成本低的多種MIPS處理器通用的測(cè)試設(shè)備。
為了達(dá)到上述目的，本發(fā)明采用的技術(shù)方案如下本發(fā)明提供的用于測(cè)試MIPS處理器的設(shè)備，如圖1所示，包括處理器子卡和測(cè)試主板兩部分，該測(cè)試主板和處理器子卡之間通過(guò)SLOT1插槽連接；如圖5所示，所述處理器子卡封裝了待測(cè)的MIPS處理器12、處理器倍頻跳線電路14和上電邏輯時(shí)序電路13，這些部件按照常規(guī)方式連接；如圖4所示，所述測(cè)試主板包括北橋芯片組1、與北橋芯片組相連接的至少一個(gè)內(nèi)存插槽2和南橋芯片9、與南橋芯片連接的至少一個(gè)IDE硬盤(pán)插座7、處理器核電壓電路4、系統(tǒng)時(shí)鐘電路8和SLOT1插槽3，這些部件按照常規(guī)方式連接；所述SLOT1插槽3插接所述處理器子卡。
該設(shè)備還包括至少一個(gè)PCI插槽10，可插接外接設(shè)備；還包括一I/O接口插座11，可通過(guò)該接口與外接設(shè)備進(jìn)行數(shù)據(jù)通信；還包括USB接口設(shè)備及鼠標(biāo)、鍵盤(pán)等人機(jī)接口設(shè)備。
該設(shè)備工作時(shí)，將處理器子卡插入測(cè)試主板的插槽，設(shè)置測(cè)試主板上的系統(tǒng)時(shí)鐘頻率和處理器子卡上的倍頻跳線可以測(cè)試處理器穩(wěn)定工作的極限頻率；調(diào)節(jié)測(cè)試主板上的處理器核心工作電壓電路，可以測(cè)試處理器穩(wěn)定工作的實(shí)際功耗。
本發(fā)明所提供的測(cè)試處理器的設(shè)備，其有益效果是采用測(cè)試主板和待測(cè)試的處理器相分離的方式，測(cè)試主板上的處理器接口采用SLOT1插槽，通過(guò)插接處理器子卡的方式來(lái)測(cè)試處理器的性能。這樣做的的好處是每一次處理器設(shè)計(jì)升級(jí)后，只需要重新封裝相應(yīng)的處理器子卡就可以進(jìn)行測(cè)試，而不需要象傳統(tǒng)的用開(kāi)發(fā)板測(cè)試處理器一樣更新整個(gè)測(cè)試設(shè)備，從而大大降低設(shè)計(jì)成本、縮短設(shè)計(jì)周期。


圖1是該測(cè)試設(shè)備結(jié)構(gòu)圖；圖2是該設(shè)備的主板結(jié)構(gòu)框圖；圖3是測(cè)試設(shè)備的MIPS處理器和SLOT1插槽的接口信號(hào)示意圖；圖4是MIPS處理器測(cè)試主板印刷電路板結(jié)構(gòu)圖；圖5是MIPS處理器子卡印刷電路板結(jié)構(gòu)圖。
圖面說(shuō)明圖4中1表示GT64240北橋芯片組； 2表示SDRAM內(nèi)存插槽；3表示SLOT1插槽； 4表示CPU核心電壓電路；5表示ATX電源插座； 6表示電源開(kāi)關(guān)；7表示IDE硬盤(pán)插座； 8表示系統(tǒng)時(shí)鐘電路；9表示INTEL 82371南橋芯片； 10表示32位PCI插槽；11表示I/O接口插座。
圖5中12表示MIPS處理器； 13表示上電邏輯時(shí)序電路；14表示CPU倍頻跳線電路； 15表示處理器子卡金手指。
具體實(shí)施例方式
下面結(jié)合附圖和具體實(shí)施方式
對(duì)本發(fā)明作進(jìn)一步詳細(xì)描述。
實(shí)施例1一種用于測(cè)試MIPS處理器的設(shè)備，如圖1所示，該設(shè)備包括基于MIPS處理器的測(cè)試主板和MIPS處理器子卡兩部分，測(cè)試主板和MIPS處理器子卡通過(guò)SLOT1插槽連接；MIPS處理器子卡上封裝有MIPS處理器和可設(shè)置的處理器倍頻跳線電路。如圖4所示，所述基于MIPS處理器的測(cè)試主板包括北橋芯片組1，采用MARVELL公司的GT64240芯片組，該芯片組支持SYSAD總線的MIPS處理器，支持133MHz，64位的SDRAM接口，雙通道的64位PCI接口和一個(gè)32位的BIOS接口；通過(guò)北橋芯片組1的PCI總線連接的南橋芯片9，采用INTEL 82371芯片；與北橋芯片組1相連接的兩個(gè)內(nèi)存插槽2；SLOT1處理器插槽3；處理器核電壓電路4，采用ON Semiconductor公司的CS51313芯片；ATX電源插座5；電源開(kāi)關(guān)6；系統(tǒng)時(shí)鐘電路8；南橋芯片9，采用82371EB芯片；IDE硬盤(pán)插座7與南橋芯片9連接，用于插接IDE硬盤(pán)(圖中未示出)。
如圖5所示，所述MIPS處理器子卡是一塊基于SLOT1插槽的轉(zhuǎn)接卡，支持SYSAD總線接口，其接口的信號(hào)見(jiàn)附圖3所示。該子卡中除了封裝需要測(cè)試的MIPS處理器12外，還有一個(gè)為滿足時(shí)序要求設(shè)計(jì)的邏輯電路13，另外設(shè)置倍頻關(guān)系的跳線電路14也安置在該子卡上，還包括用于與測(cè)試主板插接的子卡金手指15。
該設(shè)備工作過(guò)程為將圖5中的子卡金手指15插接到圖2中的SLOT1插槽3，ATX插座5連接到ATX電源(圖中未示出)，按下電源開(kāi)關(guān)6就可以測(cè)試處理器子卡。為測(cè)試MIPS處理器的實(shí)際功耗，可以在圖4中設(shè)置CPU核電壓電路4的編程電壓值，啟動(dòng)測(cè)試主板，運(yùn)行正常后，用萬(wàn)用表測(cè)試該電路輸出的電壓值，具體方法是將一塊萬(wàn)用表測(cè)量檔設(shè)置在直流電壓位置，紅黑表筆跨接(并聯(lián))在圖5中MIPS處理器12的電壓輸入點(diǎn)和地之間，對(duì)于處理器有多種不同的電源引腳(如核電壓1.8V和IO電壓3.3V)，要分別測(cè)量不同的電源電壓，即可測(cè)量出處理器核心電壓值，根據(jù)公式
P＝U*I＝(U1*Ipad*n1)+(U2*Ipad*n2)+…式中U1，U2為處理器不同的驅(qū)動(dòng)電壓值，Ipad為每個(gè)電源引腳的供電電流值，這個(gè)電流值根據(jù)處理器的數(shù)據(jù)手冊(cè)查找，n1，n2為不同驅(qū)動(dòng)電壓的引腳數(shù)，這些數(shù)值根據(jù)處理器的封裝引腳數(shù)取值，如果處理器有多種不同電源輸入引腳，就要將所有的電源輸入引腳的功耗都疊加在一起，這樣就可以推算出MIPS處理器的實(shí)際功耗。
處理器核電壓電路4的設(shè)置方法為5位的編碼開(kāi)關(guān)設(shè)置，通過(guò)組成不同的編碼值來(lái)生成不同的電壓值，其設(shè)置如表1所示表1 CS51313編碼開(kāi)關(guān)設(shè)定輸出電壓值


為測(cè)試MIPS處理器的工作頻率，可以通過(guò)設(shè)置圖4中的系統(tǒng)時(shí)鐘電路8和設(shè)置圖5中的處理器倍頻跳線電路14來(lái)實(shí)現(xiàn)。MIPS處理器的實(shí)際工作頻率為Freq＝系統(tǒng)時(shí)鐘頻率*CPU倍頻跳線，系統(tǒng)時(shí)鐘的最大頻率為133MHz，倍頻跳線的設(shè)置如表2所示。設(shè)置好頻率跳線后，啟動(dòng)測(cè)試主板，在Linux操作環(huán)境下運(yùn)行測(cè)試軟件，分別測(cè)試MIPS處理器工作的各項(xiàng)指標(biāo)，評(píng)測(cè)出處理器在不同頻率組合下的最佳性能指標(biāo)。
表2處理器變頻跳線設(shè)置

本發(fā)明提供的測(cè)試設(shè)備的突出優(yōu)點(diǎn)是每一次MPIS處理器設(shè)計(jì)升級(jí)后，只需要重新繪制相應(yīng)的處理器子卡，使得處理器子卡上的輸出信號(hào)排列順序與測(cè)試主板上插接處理器子卡的SLOT1插槽的輸入相一致就可以測(cè)試，而不需要更新整個(gè)設(shè)備，可以減少了設(shè)計(jì)成本和設(shè)計(jì)周期。
實(shí)施例2該測(cè)試設(shè)備還包括與北橋芯片1的PCI總線連接的用于AC97聲卡控制的CMI8738芯片，可以實(shí)現(xiàn)對(duì)處理器進(jìn)行多媒體方面的測(cè)試。
實(shí)施例3該設(shè)備還包括連接在北橋芯片1的PCI總線上的四個(gè)PCI插槽，如圖4中10所示，這些插槽可以插接如顯卡，網(wǎng)卡等外圍設(shè)備(圖中未示出)。
實(shí)施例4
如圖2所示，該設(shè)備還包括與南橋芯片9連接的USB設(shè)備，可以實(shí)現(xiàn)對(duì)測(cè)試設(shè)備進(jìn)行數(shù)據(jù)傳輸或控制。
實(shí)施例5如圖2所示，該設(shè)備還包括與南橋芯片9的ISA總線連接的W83977超級(jí)I/O芯片，該芯片上可連接一I/O接口插座、軟盤(pán)(Floppy)插座、串并口以及鼠標(biāo)和鍵盤(pán)等人機(jī)接口設(shè)備，用于與外接設(shè)備之間進(jìn)行數(shù)據(jù)傳輸和人機(jī)交互控制。
權(quán)利要求
1.一種用于測(cè)試MIPS處理器的設(shè)備，其特征在于，包括處理器子卡和測(cè)試主板兩部分，該測(cè)試主板和處理器子卡之間通過(guò)SLOT1插槽連接。
2.根據(jù)權(quán)利要求1所述的一種用于測(cè)試MIPS處理器的設(shè)備，其特征在于，所述處理器子卡封裝有待測(cè)的MIPS處理器、處理器倍頻跳線電路和上電邏輯時(shí)序電路，三者之間按照常規(guī)方式連接。
3.根據(jù)權(quán)利要求1所述的一種用于測(cè)試MIPS處理器的設(shè)備，其特征在于，所述測(cè)試主板，包括北橋芯片組、與北橋芯片組相連接的至少一個(gè)內(nèi)存插槽和南橋芯片、與南橋芯片連接的至少一個(gè)IDE硬盤(pán)插座、處理器核電壓電路、系統(tǒng)時(shí)鐘電路和SLOT1插槽，這些部件按照常規(guī)方式連接；所述SLOT1插槽插接所述處理器子卡。
4.根據(jù)權(quán)利要求2所述的一種用于測(cè)試MIPS處理器的設(shè)備，其特征在于，所述處理器子卡根據(jù)不同封裝、不同管腳排布的MIPS處理器進(jìn)行封裝，封裝的處理器子卡的輸出信號(hào)的排布與測(cè)試主板的SLOT1插槽的信號(hào)輸入排布方式相一致。
5.根據(jù)權(quán)利要求3所述的一種用于測(cè)試MIPS處理器的設(shè)備，其特征在于，所述測(cè)試主板還包括一與北橋芯片組的PCI總線連接的、用于聲卡控制的芯片，實(shí)現(xiàn)對(duì)處理器進(jìn)行多媒體方面的測(cè)試。
6.根據(jù)權(quán)利要求3所述的一種用于測(cè)試MIPS處理器的設(shè)備，其特征在于，所述測(cè)試主板還包括至少一個(gè)PCI插槽，可插接如顯卡、聲卡等外接設(shè)備。
7.根據(jù)權(quán)利要求3或5或6所述的一種用于測(cè)試MIPS處理器的設(shè)備，其特征在于，所述測(cè)試主板還包括一與南橋芯片的ISA總線連接的超級(jí)I/O芯片，該芯片上可連接一I/O接口插座、軟盤(pán)(Floppy)插座、串并口以及鼠標(biāo)和鍵盤(pán)等人機(jī)接口設(shè)備，用于與外接設(shè)備之間進(jìn)行數(shù)據(jù)傳輸和人機(jī)交互控制。
8.根據(jù)權(quán)利要求3或5或6所述的一種用于測(cè)試MIPS處理器的設(shè)備，其特征在于，所述測(cè)試主板還包括一與南橋芯片連接的USB設(shè)備，實(shí)現(xiàn)對(duì)測(cè)試設(shè)備進(jìn)行數(shù)據(jù)傳輸或控制。
9.根據(jù)權(quán)利要求7所述的一種用于測(cè)試MIPS處理器的設(shè)備，其特征在于，所述測(cè)試主板還包括一與南橋芯片連接的USB設(shè)備，實(shí)現(xiàn)對(duì)測(cè)試設(shè)備進(jìn)行數(shù)據(jù)傳輸或控制。
10.根據(jù)權(quán)利要求5所述的一種用于測(cè)試MIPS處理器的設(shè)備，其特征在于，所述測(cè)試主板還包括至少一個(gè)PCI插槽，可插接如顯卡、聲卡等外接設(shè)備。
全文摘要
本發(fā)明提供一種用于測(cè)試MIPS處理器的設(shè)備。本發(fā)明采用測(cè)試主板與處理器分離的方式，該設(shè)備包括處理器子卡和測(cè)試主板兩部分，該測(cè)試主板和處理器子卡之間通過(guò)SLOT1插槽連接。處理器子卡封裝有待測(cè)的MIPS處理器、處理器倍頻跳線電路和上電邏輯時(shí)序電路。處理器子卡根據(jù)不同封裝、不同管腳排布的MIPS處理器進(jìn)行封裝，封裝的處理器子卡的輸出信號(hào)的排布應(yīng)與測(cè)試主板的SLOT1插槽的信號(hào)輸入排布方式相一致；從而每一次MIPS處理器設(shè)計(jì)升級(jí)后，只需要重新封裝相應(yīng)的處理器子卡就可以測(cè)試，而不需要更新整個(gè)設(shè)備。本發(fā)明的設(shè)備可以針對(duì)不同封裝類型的MIPS處理器進(jìn)行測(cè)試。
文檔編號(hào)G06F11/22GK1818883SQ20051000763
公開(kāi)日2006年8月16日 申請(qǐng)日期2005年2月7日 優(yōu)先權(quán)日2005年2月7日
發(fā)明者張瑾, 賀今朝, 胡偉武 申請(qǐng)人:中國(guó)科學(xué)院計(jì)算技術(shù)研究所