專(zhuān)利名稱(chēng)：檢測(cè)存儲(chǔ)裝置接口的方法及設(shè)備的制作方法
背景計(jì)算機(jī)系統(tǒng)繼續(xù)變得越來(lái)越緊湊，同時(shí)還變得越來(lái)越有能力，以及這至少部分受到繼續(xù)執(zhí)行不斷增加的各種功能的計(jì)算機(jī)系統(tǒng)的各組件的推動(dòng)。明確地說(shuō)，計(jì)算機(jī)系統(tǒng)的集成電路(IC)繼續(xù)被設(shè)計(jì)成結(jié)合越來(lái)越多的特征和選項(xiàng)，以便提供給在其中使用了這些IC的計(jì)算機(jī)系統(tǒng)的制造商。
對(duì)于IC以及IC附加到其中的計(jì)算機(jī)系統(tǒng)電路板的制造商的一個(gè)反復(fù)出現(xiàn)的問(wèn)題是提供對(duì)于為了特征和選項(xiàng)的日益增長(zhǎng)的數(shù)量而必須提供給IC的信號(hào)引腳的不斷增加的數(shù)量的支持。引腳的不斷增加的數(shù)量要求可提供越來(lái)越多引腳的越來(lái)越昂貴的IC封裝。此外，為了緊湊性以及保持短的內(nèi)部導(dǎo)體長(zhǎng)度，這些更昂貴的IC封裝通常以越來(lái)越密集的集中度設(shè)置這些更大數(shù)量的引腳，從而要求電路板上的導(dǎo)電跡線(xiàn)和焊盤(pán)(或其它導(dǎo)電焊料位置)越來(lái)越密集的布置，從而增加電路板成本。既然向IC封裝添加更多引腳增加了成本和復(fù)雜度，希望找到限制給定IC要求的引腳數(shù)量的方式。
限制引腳數(shù)量的一種常見(jiàn)方式是在功能和引腳數(shù)量之間進(jìn)行折衷，這通常導(dǎo)致限制了給定IC所執(zhí)行的功能，并且可能將部分功能放入不同的IC，這可能增加給定電子設(shè)備中的IC數(shù)量。但是，計(jì)算機(jī)系統(tǒng)的設(shè)計(jì)和構(gòu)建的一個(gè)經(jīng)常性目標(biāo)是通過(guò)減少包括IC在內(nèi)的計(jì)算機(jī)系統(tǒng)中所使用的組件的整體數(shù)量，來(lái)降低成本以及增加可靠性。
附圖簡(jiǎn)介通過(guò)以下詳細(xì)描述，本領(lǐng)域的技術(shù)人員將會(huì)非常清楚本發(fā)明的目的、特征和優(yōu)點(diǎn)，附圖包括


圖1是采用計(jì)算機(jī)系統(tǒng)的一個(gè)實(shí)施例的框圖。
圖2是提供多路復(fù)用總線(xiàn)的邏輯的一個(gè)實(shí)施例的框圖。
圖3是提供多路復(fù)用總線(xiàn)的邏輯的一個(gè)實(shí)施例的更具體的框圖。
圖4是提供多路復(fù)用總線(xiàn)的邏輯的另一個(gè)實(shí)施例的更具體的框圖。
圖5是一個(gè)實(shí)施例的流程圖。
圖6是另一個(gè)實(shí)施例的流程圖。
詳細(xì)說(shuō)明為便于說(shuō)明，以下描述中提出了大量細(xì)節(jié)，以便透徹地理解本發(fā)明。但是，本領(lǐng)域的技術(shù)人員非常清楚，為了實(shí)施本發(fā)明，這些具體的細(xì)節(jié)不是必需的。
本發(fā)明的實(shí)施例涉及通過(guò)把兩個(gè)總線(xiàn)接口功能的大部分多路復(fù)用到IC的相同引腳、從而避免必需分配原本采用完全獨(dú)立的引腳集合來(lái)支持兩個(gè)總線(xiàn)所需的更大數(shù)量的引腳，把對(duì)于兩個(gè)不同總線(xiàn)接口的支持結(jié)合到IC中。雖然以下論述集中在對(duì)于非易失性存儲(chǔ)裝置的總線(xiàn)接口上，但本領(lǐng)域的技術(shù)人員會(huì)理解，以下要求其權(quán)益的本發(fā)明可為了支持用于多個(gè)目的中任一個(gè)的兩個(gè)或兩個(gè)以上總線(xiàn)來(lái)實(shí)施。同樣，雖然以下論述集中在計(jì)算機(jī)系統(tǒng)內(nèi)的IC上，但本領(lǐng)域的技術(shù)人員會(huì)理解，以下要求其權(quán)益的本發(fā)明可結(jié)合具有支持與多個(gè)總線(xiàn)連接的電子組件的其它電子設(shè)備來(lái)實(shí)施。
圖1是采用計(jì)算機(jī)系統(tǒng)的一個(gè)實(shí)施例的框圖。計(jì)算機(jī)系統(tǒng)100至少部分包括中央處理器(CPU)110、前端總線(xiàn)(FSB)112、北橋邏輯120、鏈接總線(xiàn)122、南橋邏輯124、存儲(chǔ)系統(tǒng)130、圖形控制器150、高級(jí)圖形端口(AGP)總線(xiàn)152、顯示器154、外圍總線(xiàn)連接器160、外圍總線(xiàn)162、存儲(chǔ)控制器170、存儲(chǔ)驅(qū)動(dòng)器172、存儲(chǔ)介質(zhì)174、多路復(fù)用總線(xiàn)142以及非易失性存儲(chǔ)裝置140a和140b中的一個(gè)或兩個(gè)。
CPU 110、FSB 112、北橋邏輯120和存儲(chǔ)系統(tǒng)130組成能夠運(yùn)行機(jī)器可讀指令的計(jì)算機(jī)系統(tǒng)100的一種形式的核心。CPU 110經(jīng)由FSB 112耦合到北橋邏輯120，并執(zhí)行支持CPU 110的各種功能，其中包括控制CPU 110并為CPU 110提供對(duì)北橋邏輯120也耦合到的存儲(chǔ)系統(tǒng)130的訪(fǎng)問(wèn)。在各種實(shí)施例中，CPU 110可能是各種類(lèi)型的CPU中的任一種，其中包括能夠執(zhí)行眾所周知及使用的“x86”指令集的至少一部分的CPU，以及在其它各種實(shí)施例中，可能有一個(gè)以上CPU。在各種實(shí)施例中，存儲(chǔ)系統(tǒng)130可能是各種類(lèi)型的隨機(jī)存取存儲(chǔ)器(RAM)中的任一種，其中包括快速頁(yè)面模式(FPM)、擴(kuò)展數(shù)據(jù)輸出(EDO)、單數(shù)據(jù)率(SDR)或雙數(shù)據(jù)率(DDR)形式的同步動(dòng)態(tài)RAM(SDRAM)、采用RAMBUSTM接口的各種技術(shù)的RAM等等。
圖形控制器150、AGP總線(xiàn)152和顯示器154組成能夠?yàn)橛?jì)算機(jī)系統(tǒng)100的用戶(hù)提供可視用戶(hù)界面的一種形式的顯示系統(tǒng)。AGP總線(xiàn)152是將北橋邏輯120耦合到圖形控制器150的高速并行總線(xiàn)，以及在各種實(shí)施例中，北橋邏輯120配置成提供圖形控制器150與存儲(chǔ)系統(tǒng)130之間的極少等待時(shí)間數(shù)據(jù)通路。圖形控制器150還耦合到顯示器154，并控制顯示器154提供可視圖像。
經(jīng)由鏈接總線(xiàn)122耦合到北橋邏輯120的南橋邏輯124可提供多路復(fù)用總線(xiàn)142以及可用來(lái)耦合其它裝置以便對(duì)計(jì)算機(jī)系統(tǒng)100添加功能性的外圍總線(xiàn)162中的一種或兩種。外圍總線(xiàn)162是比多路復(fù)用總線(xiàn)142更高速及更通用的總線(xiàn)，并且設(shè)計(jì)成支持能夠支持和更充分利用外圍總線(xiàn)162所提供的大量功能的更復(fù)雜裝置的耦合。多路復(fù)用總線(xiàn)142是比外圍總線(xiàn)162更低速及更簡(jiǎn)單的總線(xiàn)，并且設(shè)計(jì)成支持附加較小復(fù)雜度的裝置，從而允許各種形式的更簡(jiǎn)易I/O端口邏輯、存儲(chǔ)裝置、定時(shí)器等等被添加以擴(kuò)充計(jì)算機(jī)系統(tǒng)100的功能性。
在各種實(shí)施例中，其它裝置可直接耦合到外圍總線(xiàn)162，以及在各種實(shí)施例中，外圍總線(xiàn)162可采用一個(gè)或多個(gè)連接器160來(lái)實(shí)現(xiàn)，從而提供可用來(lái)將其它裝置可拆卸地耦合到外圍總線(xiàn)162的方式。在各種實(shí)施例中，外圍總線(xiàn)162可設(shè)計(jì)成符合在計(jì)算機(jī)設(shè)計(jì)領(lǐng)域已經(jīng)成為“標(biāo)準(zhǔn)化”的各種眾所周知形式的總線(xiàn)中的任一種，例如擴(kuò)展工業(yè)標(biāo)準(zhǔn)體系結(jié)構(gòu)(EISA)、Micro ChannelTM體系結(jié)構(gòu)(MCA)、外設(shè)部件互連(PCI)、PCI-X等。
在各種實(shí)施例中，可通過(guò)外圍總線(xiàn)162和/或總線(xiàn)連接器160(以及通過(guò)各種其它形式的耦合中的任一種)耦合到計(jì)算機(jī)系統(tǒng)100的裝置是存儲(chǔ)控制器170，它又耦合存儲(chǔ)驅(qū)動(dòng)器172。存儲(chǔ)控制器170提供控制可用來(lái)訪(fǎng)問(wèn)存儲(chǔ)介質(zhì)174所攜帶的數(shù)據(jù)和/或指令的存儲(chǔ)驅(qū)動(dòng)器172的邏輯。實(shí)際上，在一些實(shí)施例中，存儲(chǔ)介質(zhì)174攜帶機(jī)器可訪(fǎng)問(wèn)指令，它們由CPU 110運(yùn)行以便使CPU 110確定是否存在非易失性存儲(chǔ)裝置140a和140b中的一種或兩種，下面將進(jìn)行描述。存儲(chǔ)介質(zhì)174可以是本領(lǐng)域的技術(shù)人員會(huì)理解的各種類(lèi)型和技術(shù)中的任一種，其中包括CD或DVD ROM、磁或光盤(pán)、磁光盤(pán)、磁帶、半導(dǎo)體存儲(chǔ)器、紙張或其它材料上的字符或穿孔等。
當(dāng)計(jì)算機(jī)系統(tǒng)100首次加電或者初始化(例如通過(guò)“復(fù)位”計(jì)算機(jī)系統(tǒng)100等)時(shí)，通常是讓CPU 110嘗試查找初始指令(有時(shí)不同地稱(chēng)作“固件”、“ROM代碼”、“基本輸入/輸出系統(tǒng)”即“BIOS”)，從而在預(yù)定的存儲(chǔ)地址運(yùn)行。一般還將這類(lèi)初始指令存儲(chǔ)在非易失性存儲(chǔ)裝置、如非易失性存儲(chǔ)裝置140a或140b的任一個(gè)中。如圖1所示，非易失性存儲(chǔ)裝置140a或140b的任一個(gè)可經(jīng)由多路復(fù)用總線(xiàn)142耦合到南橋邏輯124，但是，又如圖1所示，非易失性存儲(chǔ)裝置140a和140b中的每個(gè)具有不同的接口。具體來(lái)說(shuō)，非易失性存儲(chǔ)裝置140a具有“A類(lèi)型”接口，而非易失性存儲(chǔ)裝置140b具有“B類(lèi)型”接口。在許多可能的不同實(shí)施例中，在A類(lèi)型與B類(lèi)型接口之間可能存在許多可能的具體差異中的任一種。這些差異可能是在于定時(shí)、字節(jié)的字節(jié)序(endian)排列、集電極開(kāi)路對(duì)三態(tài)信令、命令協(xié)議、并行對(duì)串行數(shù)據(jù)傳輸?shù)鹊?。如圖1所示，南橋邏輯124提供單個(gè)多路復(fù)用總線(xiàn)142，它配置成適應(yīng)A或B類(lèi)型接口中的任一種，從而允許非易失性存儲(chǔ)裝置140a或140b中任一種通過(guò)多路復(fù)用總線(xiàn)142和南橋邏輯124與計(jì)算機(jī)系統(tǒng)100配合使用。
為了允許裝置與不同接口、如非易失性存儲(chǔ)裝置140a和140b的接口類(lèi)型A和B的連接，南橋邏輯124包括查詢(xún)耦合到多路復(fù)用總線(xiàn)142的裝置以便識(shí)別那些裝置所使用的接口類(lèi)型以及執(zhí)行與那些裝置中找到的不同接口的總線(xiàn)事務(wù)處理的接口邏輯。多路復(fù)用總線(xiàn)142和這個(gè)接口邏輯設(shè)計(jì)成支持不同接口，其方式主要是將支持不同接口所需的信號(hào)復(fù)用到南橋邏輯124的引腳，使得有一個(gè)南橋邏輯124的引腳子集耦合到一個(gè)以上不同接口，從而允許多個(gè)不同接口得到支持而無(wú)需使用來(lái)自南橋邏輯124的附加引腳為各個(gè)不同接口提供完全獨(dú)立的引腳集合。具體來(lái)說(shuō)，構(gòu)成多路復(fù)用總線(xiàn)142的南橋邏輯124的引腳子集耦合到非易失性存儲(chǔ)裝置140a和140b的兩種接口類(lèi)型A和B，使得南橋邏輯124的附加引腳沒(méi)有用于提供接口類(lèi)型A和B的完全獨(dú)立接口。
在各種實(shí)施例中，多路復(fù)用總線(xiàn)142可配置成同時(shí)適應(yīng)接口類(lèi)型A和B，從而允許具有A類(lèi)型接口的裝置以及具有B類(lèi)型接口的裝置同時(shí)耦合到總線(xiàn)142?；蛘?，多路復(fù)用總線(xiàn)142可配置成支持接口類(lèi)型A和B中的任一個(gè)，但不會(huì)同時(shí)支持具有類(lèi)型A接口的裝置以及具有類(lèi)型B接口的裝置的連接。另外，雖然為了簡(jiǎn)潔起見(jiàn)而在圖1中未示出，但多路復(fù)用總線(xiàn)142的部分實(shí)施例可配置成支持執(zhí)行不同于存儲(chǔ)指令的功能的裝置，例如除了支持非易失性存儲(chǔ)裝置140a和140b中的一種或兩種的耦合之外，還為計(jì)算機(jī)系統(tǒng)100提供鍵盤(pán)、鼠標(biāo)、打印機(jī)、調(diào)制解調(diào)器、紅外收發(fā)信機(jī)等的接口的裝置。
雖然已經(jīng)通過(guò)諸如各種IC之間的功能的分配、總線(xiàn)的布局和類(lèi)型、以及各種組件的數(shù)量之類(lèi)的各種具體細(xì)節(jié)說(shuō)明和描述了計(jì)算機(jī)系統(tǒng)100，但本領(lǐng)域的技術(shù)人員將會(huì)知道，計(jì)算機(jī)系統(tǒng)100只是計(jì)算機(jī)系統(tǒng)的大量可能的體系結(jié)構(gòu)和實(shí)現(xiàn)的一個(gè)實(shí)例。計(jì)算機(jī)系統(tǒng)100只是計(jì)算機(jī)系統(tǒng)的一個(gè)特定實(shí)現(xiàn)，以及本領(lǐng)域的技術(shù)人員非常清楚，計(jì)算機(jī)系統(tǒng)的這類(lèi)細(xì)節(jié)與以下要求其權(quán)益的本發(fā)明的精神和范圍無(wú)關(guān)。
圖2是提供總線(xiàn)接口的邏輯的一個(gè)實(shí)施例的框圖。邏輯裝置210是較大電子設(shè)備、如計(jì)算機(jī)系統(tǒng)的一個(gè)組件。具體來(lái)說(shuō)，邏輯裝置210在計(jì)算機(jī)系統(tǒng)的部分實(shí)施例中可能是南橋邏輯裝置或者是一個(gè)或多個(gè)總線(xiàn)耦合到的計(jì)算機(jī)系統(tǒng)的其它組件。邏輯裝置210至少部分由多路復(fù)用總線(xiàn)接口214組成，邏輯裝置210通過(guò)它經(jīng)由總線(xiàn)多路復(fù)用總線(xiàn)232分別向非易失性存儲(chǔ)裝置240a和240b的A類(lèi)型接口244a和B類(lèi)型接口244b中的一個(gè)或兩個(gè)發(fā)送和從其接收信號(hào)。
多路復(fù)用總線(xiàn)232包括公共信號(hào)線(xiàn)236，可在全部三個(gè)多路復(fù)用總線(xiàn)接口214、A類(lèi)型接口244a和B類(lèi)型接口244b(分別在240a和240b中)之間共用；協(xié)調(diào)信號(hào)238a，多路復(fù)用總線(xiàn)接口214通過(guò)它來(lái)協(xié)調(diào)多路復(fù)用總線(xiàn)接口214與A類(lèi)型接口244a之間的總線(xiàn)活動(dòng)；以及協(xié)調(diào)信號(hào)238b，多路復(fù)用總線(xiàn)接口214通過(guò)它來(lái)協(xié)調(diào)多路復(fù)用總線(xiàn)接口214與B類(lèi)型接口244b之間的總線(xiàn)活動(dòng)。實(shí)質(zhì)上，多路復(fù)用總線(xiàn)接口214提供多路復(fù)用總線(xiàn)、即多路復(fù)用總線(xiàn)232，它結(jié)合來(lái)自A類(lèi)型接口244a設(shè)計(jì)成耦合到其中的總線(xiàn)類(lèi)型A以及B類(lèi)型接口244b設(shè)計(jì)成耦合到其中的總線(xiàn)類(lèi)型B的信號(hào)和功能性，它設(shè)法將總線(xiàn)類(lèi)型A以及B的信號(hào)的至少一部分復(fù)用到可由A類(lèi)型接口244a和B類(lèi)型接口244b共用的信號(hào)線(xiàn)的公共集合，它經(jīng)由協(xié)調(diào)信號(hào)238a和238b來(lái)協(xié)調(diào)信號(hào)線(xiàn)的公共集合上的多路復(fù)用活動(dòng)。
來(lái)自總線(xiàn)類(lèi)型A的哪個(gè)信號(hào)(甚至哪些信號(hào))被用作協(xié)調(diào)信號(hào)238a取決于總線(xiàn)類(lèi)型A的信號(hào)和協(xié)議的特性。例如，如果總線(xiàn)類(lèi)型A的協(xié)議是這樣的，使得在給定芯片選擇或另一個(gè)控制輸入為無(wú)效時(shí)要求被設(shè)計(jì)成與總線(xiàn)類(lèi)型A配合工作的接口使多個(gè)信號(hào)呈現(xiàn)三態(tài)，則那個(gè)控制輸入可用作協(xié)調(diào)信號(hào)238a?；蛘撸绻偩€(xiàn)類(lèi)型A的協(xié)議是這樣的，使得當(dāng)時(shí)鐘輸入中的一定數(shù)量的時(shí)鐘脈沖出現(xiàn)而沒(méi)有在其它信號(hào)線(xiàn)上發(fā)生某種特定形式的活動(dòng)時(shí)要求被設(shè)計(jì)成與總線(xiàn)類(lèi)型A配合工作的接口使多個(gè)信號(hào)呈現(xiàn)三態(tài)，則那個(gè)時(shí)鐘輸入可用作協(xié)調(diào)信號(hào)238a。類(lèi)似的實(shí)例也可應(yīng)用于協(xié)調(diào)信號(hào)238b。同樣，如果被設(shè)計(jì)成與總線(xiàn)類(lèi)型A配合工作的接口在接口未參與總線(xiàn)活動(dòng)時(shí)通常使它的多個(gè)信號(hào)呈現(xiàn)三態(tài)，而設(shè)計(jì)成與總線(xiàn)類(lèi)型B配合工作的接口則采用設(shè)計(jì)成綁定到集電極開(kāi)路總線(xiàn)的多個(gè)信號(hào)，則仍然有可能復(fù)用總線(xiàn)類(lèi)型A的多個(gè)可呈三態(tài)信號(hào)與總線(xiàn)類(lèi)型B的多個(gè)集電極開(kāi)路信號(hào)，只要適當(dāng)?shù)纳侠?或下拉電阻根據(jù)需要用來(lái)使這種復(fù)用成為可能。
本領(lǐng)域的技術(shù)人員會(huì)知道，圖2中所示的在以下意義上經(jīng)過(guò)一些簡(jiǎn)化根據(jù)各個(gè)信號(hào)的電特性以及它們被預(yù)計(jì)對(duì)于總線(xiàn)類(lèi)型A和B為有效及無(wú)效的時(shí)間，可能不僅僅是協(xié)調(diào)信號(hào)238a和238b只將多路復(fù)用總線(xiàn)接口214耦合到A類(lèi)型接口244a和B類(lèi)型接口244b其中的一個(gè)或另一個(gè)。這還由以下可能性所引起總線(xiàn)類(lèi)型A和B不是均要求使用相同數(shù)量的信號(hào)線(xiàn)，因此，A類(lèi)型接口244a或者B類(lèi)型接口244b的任一個(gè)與另一個(gè)相比，可能讓略多數(shù)量的信號(hào)被耦合到多路復(fù)用總線(xiàn)接口214。
圖3是提供總線(xiàn)接口的邏輯的一個(gè)實(shí)施例的更詳細(xì)的框圖，說(shuō)明更具體的信號(hào)詳細(xì)情況。與圖2的邏輯裝置210相似，邏輯裝置310是較大電子設(shè)備、如計(jì)算機(jī)系統(tǒng)的一個(gè)組件，以及在計(jì)算機(jī)系統(tǒng)的部分實(shí)施例中可能是南橋邏輯裝置或者是一個(gè)或多個(gè)總線(xiàn)耦合到的計(jì)算機(jī)系統(tǒng)的其它組件。邏輯裝置310至少部分由提供能夠支持串行外圍接口(SPI)以及低引腳數(shù)(LPC)總線(xiàn)的協(xié)議和定時(shí)的多路復(fù)用總線(xiàn)332的多路復(fù)用總線(xiàn)接口314組成。多路復(fù)用接口通過(guò)多路復(fù)用總線(xiàn)332分別向非易失性存儲(chǔ)裝置340a和340b的SPI接口344a和LPC接口344b中的一個(gè)或兩個(gè)發(fā)送及從其接收信號(hào)。通過(guò)以下論述將變得很清楚，多路復(fù)用總線(xiàn)接口314和多路復(fù)用總線(xiàn)332必須容許LPC裝置以及SPI裝置在必要時(shí)同時(shí)到多路復(fù)用總線(xiàn)332的耦合。
多路復(fù)用總線(xiàn)接口314提供總線(xiàn)332，它具有允許設(shè)計(jì)成與眾所周知的SPI或LPC總線(xiàn)中任一個(gè)接口的裝置被耦合到總線(xiàn)332的特性。SPI由Motorola，Inc.提出，并且已經(jīng)在微控制器應(yīng)用中廣泛地用于包括EEPROM、DSP和LED數(shù)字顯示驅(qū)動(dòng)器在內(nèi)的多種類(lèi)型的裝置的連接。對(duì)于達(dá)到20Mbps的當(dāng)前數(shù)據(jù)率以及將數(shù)據(jù)率增加到25Mbps的業(yè)界的當(dāng)前論題，SPI被看作是長(zhǎng)期慣用的I2C總線(xiàn)的后繼方案。LPC由Intel Corporation提出，并且已經(jīng)在個(gè)人計(jì)算機(jī)應(yīng)用中廣泛地用于包括向用戶(hù)接口裝置提供接口的閃速ROM和I/O控制器芯片在內(nèi)的多種類(lèi)型的裝置的連接。具有當(dāng)前高達(dá)16.5MB/秒的數(shù)據(jù)率，LPC廣泛地用作諸如ISA之類(lèi)的總線(xiàn)的替代者，諸如ISA之類(lèi)的總線(xiàn)提供了相當(dāng)?shù)臄?shù)據(jù)率但要求更多信號(hào)，因而要求構(gòu)成個(gè)人計(jì)算機(jī)組成部分的IC上的更多引腳。
在組成多路復(fù)用總線(xiàn)332的信號(hào)中，-CS 338a和LFRAME#338b是多路復(fù)用總線(xiàn)接口314用來(lái)協(xié)調(diào)多路復(fù)用總線(xiàn)接口314與SPI接口344a和LPC接口344b中每個(gè)之間的總線(xiàn)活動(dòng)的協(xié)調(diào)信號(hào)。了解SPI總線(xiàn)的技術(shù)人員會(huì)知道，-CS 338a是SPI總線(xiàn)的“芯片選擇”信號(hào)，以及當(dāng)其-CS輸入被驅(qū)動(dòng)為無(wú)效(即高電平)時(shí)，從屬設(shè)備(例如非易失性存儲(chǔ)裝置340a)的其它信號(hào)呈現(xiàn)三態(tài)并被這種從屬設(shè)備的接口(例如SPI接口344a)忽略。了解LPC總線(xiàn)的技術(shù)人員會(huì)知道，LFRAME#338b是對(duì)LPC總線(xiàn)上的地址、命令和數(shù)據(jù)的有效傳遞的起始和結(jié)束“組幀”的信號(hào)，以及當(dāng)其LFRAME#輸入被驅(qū)動(dòng)為無(wú)效(即高電平)時(shí)，外圍設(shè)備(例如非易失性存儲(chǔ)裝置340b)的其它信號(hào)呈現(xiàn)三態(tài)并被這種外圍設(shè)備的接口(例如LPC接口344b)忽略。多路復(fù)用總線(xiàn)接口314采用-CS 338a和LFRAME#338b分別選擇非易失性存儲(chǔ)裝置340a和340b中的一個(gè)或另一個(gè)來(lái)參與總線(xiàn)活動(dòng)，以及防止非易失性存儲(chǔ)裝置340a與340b之間的總線(xiàn)沖突。
采用-CS 338a和LFRAME#338b用作協(xié)調(diào)信號(hào)，其余信號(hào)組成非協(xié)調(diào)信號(hào)336的集合。在非協(xié)調(diào)信號(hào)336中所描繪的是路由到SPI接口344a和LPC接口344b的復(fù)位信號(hào)。LPC接口明確提供復(fù)位信號(hào)(稱(chēng)作LRESET#)，以便每當(dāng)LPC總線(xiàn)所在的計(jì)算機(jī)系統(tǒng)的其它組件也被復(fù)位時(shí)，將復(fù)位信號(hào)傳送給連接到LPC總線(xiàn)的裝置。但是，本領(lǐng)域的技術(shù)人員會(huì)知道，可以設(shè)想，連接到LPC總線(xiàn)的特別簡(jiǎn)單的裝置、如非易失性存儲(chǔ)裝置340b可能不需要復(fù)位信號(hào)。SPI接口沒(méi)有明確提供任何形式的復(fù)位信號(hào)，但是，可以設(shè)想，連接到LPC總線(xiàn)的復(fù)雜裝置(可能比非易失性存儲(chǔ)裝置340a更復(fù)雜的裝置)可能需要復(fù)位信號(hào)。多路復(fù)用總線(xiàn)接口314的各種可能的實(shí)施例可能或者可能不向連接到多路復(fù)用總線(xiàn)332的裝置提供復(fù)位信號(hào)。同樣，多路復(fù)用總線(xiàn)接口314和多路復(fù)用總線(xiàn)332所在的計(jì)算機(jī)系統(tǒng)或其它電子設(shè)備的各種可能的實(shí)施例可能具有從其中可提供復(fù)位信號(hào)的其它邏輯或另一個(gè)總線(xiàn)，來(lái)代替提供它的多路復(fù)用總線(xiàn)接口314。
在非協(xié)調(diào)信號(hào)336中還表示了路由到SPI接口344a和LPC接口344b的時(shí)鐘信號(hào)。SPI和LPC總線(xiàn)都需要時(shí)鐘信號(hào)(在SPI中稱(chēng)作SCK或SCLK，以及在LPC中稱(chēng)作LCLK)來(lái)同步兩種總線(xiàn)上的地址、命令和數(shù)據(jù)的傳遞。根據(jù)非易失性存儲(chǔ)裝置340a和340b中每個(gè)的數(shù)據(jù)率的特定要求以及多路復(fù)用總線(xiàn)接口314的特定設(shè)計(jì)，可能采用同一個(gè)時(shí)鐘信號(hào)來(lái)同步多路復(fù)用總線(xiàn)332上的SPI和LPC類(lèi)型的總線(xiàn)活動(dòng)。具體來(lái)說(shuō)，雖然SPI當(dāng)前支持達(dá)到20MHz的時(shí)鐘(盡管當(dāng)前已經(jīng)提出25MHz作為新的最大時(shí)鐘速率)，但在部分實(shí)施例中，也許非易失性存儲(chǔ)裝置340a無(wú)法以充分利用這種時(shí)鐘的速率來(lái)傳遞數(shù)據(jù)。類(lèi)似地，在部分實(shí)施例中，也許非易失性存儲(chǔ)裝置340b無(wú)法以充分利用LPC當(dāng)前所支持的最大33MHz時(shí)鐘的速率來(lái)傳遞數(shù)據(jù)。在部分實(shí)施例中，時(shí)鐘信號(hào)的這種共享可能需要將多路復(fù)用總線(xiàn)接口314的邏輯設(shè)計(jì)成能夠提供變化頻率的時(shí)鐘，由此時(shí)鐘信號(hào)將根據(jù)所發(fā)生的總線(xiàn)活動(dòng)的類(lèi)型而在兩個(gè)不同頻率(例如SPI的當(dāng)前20MHz與LPC的當(dāng)前33MHz)之間交換。在其它實(shí)施例中，公共時(shí)鐘頻率被選取并用于SPI和LPC類(lèi)型的總線(xiàn)活動(dòng)(例如SPI的25MHz可能的將來(lái)最大時(shí)鐘速率)，因而這兩種類(lèi)型的總線(xiàn)活動(dòng)中的至少一個(gè)或另一個(gè)被同步到比那種類(lèi)型的總線(xiàn)活動(dòng)可能的最大值更慢的時(shí)鐘。否則，在其它實(shí)施例中，可能希望通過(guò)向非易失性存儲(chǔ)裝置340a以及340b提供獨(dú)立的時(shí)鐘信號(hào)，來(lái)優(yōu)化LPC以及SPI裝置的數(shù)據(jù)傳輸速率，以及保持多路復(fù)用總線(xiàn)接口314的設(shè)計(jì)的某種程度的簡(jiǎn)單性。
非協(xié)調(diào)信號(hào)336還被描繪為包括LAD0至LAD3，它們組成信號(hào)的并行雙向半字節(jié)寬集合，地址、命令和數(shù)據(jù)通過(guò)它們?cè)贚PC總線(xiàn)上傳遞。如圖所示，LAD2和LAD3已經(jīng)與MISO和MOSI復(fù)用，它們組成地址、命令和數(shù)據(jù)用來(lái)在SPI總線(xiàn)上傳遞的主機(jī)輸入從機(jī)輸出以及主機(jī)輸出從機(jī)輸入單向串行信號(hào)，從而產(chǎn)生多路復(fù)用LAD2/MOSI和LAD3/MISO信號(hào)。本領(lǐng)域的技術(shù)人員易于理解，可采取復(fù)用這些LPC和SPI傳輸信號(hào)的其它形式，在其中創(chuàng)建這類(lèi)信號(hào)的不同組合，而沒(méi)有背離以下要求其權(quán)益的本發(fā)明的精神和范圍。
確定LPC和/或SPI裝置是否存在的步驟可通過(guò)在多路復(fù)用總線(xiàn)432上執(zhí)行一個(gè)或多個(gè)操作以便查詢(xún)LPC和/或SPI裝置的存在的多路復(fù)用總線(xiàn)接口414來(lái)完成。在不同實(shí)施例中，多路復(fù)用總線(xiàn)接口414可嘗試執(zhí)行一個(gè)或多個(gè)讀取操作，首先采用LPC或SPI協(xié)議中的任一個(gè)，以及在無(wú)法得到響應(yīng)時(shí)，再采用兩個(gè)協(xié)議中的另一個(gè)。與LFRAME#信號(hào)338b分離的-CS信號(hào)338a的提供允許嘗試的讀取操作被執(zhí)行，從而查找具有兩個(gè)接口之一的裝置，而沒(méi)有來(lái)自具有兩個(gè)接口中另一個(gè)的裝置的干擾。
圖4是提供總線(xiàn)接口的邏輯的另一個(gè)實(shí)施例的更詳細(xì)的框圖，說(shuō)明更具體的信號(hào)詳細(xì)情況。與圖2和圖3的邏輯裝置210、310相似，邏輯裝置410是較大電子設(shè)備、如計(jì)算機(jī)系統(tǒng)的一個(gè)組件，以及在計(jì)算機(jī)系統(tǒng)的部分實(shí)施例中可能是南橋邏輯裝置或者是一個(gè)或多個(gè)總線(xiàn)耦合到其中的計(jì)算機(jī)系統(tǒng)的其它組件。與邏輯裝置310相似，邏輯裝置410至少部分由多路復(fù)用總線(xiàn)接口414組成，邏輯裝置410通過(guò)它經(jīng)由總線(xiàn)多路復(fù)用總線(xiàn)432僅分別對(duì)非易失性存儲(chǔ)裝置340a和340b的SPI接口344a和LPC接口344b中的一個(gè)或另一個(gè)發(fā)送和從其接收信號(hào)。與可容許LPC裝置以及SPI裝置同時(shí)到多路復(fù)用總線(xiàn)332的耦合的多路復(fù)用總線(xiàn)接口314和多路復(fù)用總線(xiàn)332不同，多路復(fù)用總線(xiàn)接口414和多路復(fù)用總線(xiàn)432必須容許在任一時(shí)刻只有LPC或SPI裝置中的一個(gè)或另一個(gè)到多路復(fù)用總線(xiàn)432的耦合。
圖3的多路復(fù)用總線(xiàn)332與多路復(fù)用總線(xiàn)432之間的主要差別是LPC總線(xiàn)的LFRAME#信號(hào)復(fù)用到與SPI總線(xiàn)的-CS信號(hào)相同的信號(hào)線(xiàn)上，從而創(chuàng)建LFRAME#/-CS信號(hào)438。這消除了對(duì)于邏輯裝置410提供附加引腳以允許這兩個(gè)信號(hào)處于分開(kāi)的信號(hào)線(xiàn)上的需要，但這導(dǎo)致前面所述的結(jié)果多路復(fù)用總線(xiàn)432可接納LPC裝置或者SPI裝置，但不能同時(shí)接納兩者。確定是連接LPC裝置還是SPI裝置、從而確定多路復(fù)用總線(xiàn)432應(yīng)當(dāng)由多路復(fù)用總線(xiàn)接口414作為L(zhǎng)PC總線(xiàn)還是作為SPI總線(xiàn)來(lái)控制的步驟可由多路復(fù)用總線(xiàn)接口414在多路復(fù)用總線(xiàn)432上執(zhí)行一個(gè)或多個(gè)操作以查詢(xún)LPC和/或SPI裝置的存在來(lái)完成。
在一個(gè)實(shí)施例中，多路復(fù)用總線(xiàn)接口414嘗試采用LFRAME#/-CS信號(hào)438以及非協(xié)調(diào)信號(hào)436中的時(shí)鐘、LAD2/MOSI和LAD3/MISO信號(hào)經(jīng)由SPI總線(xiàn)協(xié)議和定時(shí)來(lái)執(zhí)行一個(gè)或多個(gè)讀取操作。如果SPI裝置(例如具有其SPI接口444a的非易失性存儲(chǔ)裝置440a)存在，則多路復(fù)用總線(xiàn)接口414應(yīng)當(dāng)經(jīng)由LAD3/MISO信號(hào)從那個(gè)SPI裝置接收某種形式的數(shù)據(jù)、命令等的一個(gè)或多個(gè)字節(jié)。假定LPC總線(xiàn)要求LAD0至LAD3信號(hào)具有上拉電阻，則沒(méi)有存在的SPI裝置應(yīng)當(dāng)引起多路復(fù)用總線(xiàn)接口414對(duì)于來(lái)自L(fǎng)AD3/MISO的每位上全部1的接收。但是，為了進(jìn)一步確保不存在SPI裝置，在一些實(shí)施例中，認(rèn)為可能希望使LAD3/MISO的上拉電阻可轉(zhuǎn)換，使得LAD3/MISO可能受到下拉以及嘗試的讀取操作重復(fù)進(jìn)行。如果沒(méi)有存在SPI裝置，則結(jié)果應(yīng)當(dāng)是由多路復(fù)用總線(xiàn)接口414對(duì)來(lái)自L(fǎng)AD3/MISO的每位上的全0的接收。如果找到SPI裝置，則多路復(fù)用總線(xiàn)432隨后作為SPI總線(xiàn)工作。但是，如果沒(méi)有找到SPI裝置，則在各種可能的實(shí)施例中，可假定LPC裝置的存在，或者可利用LPC協(xié)議在多路復(fù)用總線(xiàn)432上執(zhí)行讀取或其它操作，來(lái)確認(rèn)LPC裝置的存在。
在一個(gè)實(shí)施例中，多路復(fù)用總線(xiàn)接口414嘗試采用LFRAME#/-CS信號(hào)438以及非協(xié)調(diào)信號(hào)436中的所有信號(hào)經(jīng)由LPC總線(xiàn)協(xié)議和定時(shí)來(lái)執(zhí)行一個(gè)或多個(gè)讀取操作。但是，作為對(duì)于導(dǎo)致多路復(fù)用總線(xiàn)接口414與SPI裝置之間可能存在的可能短路的預(yù)防措施，多路復(fù)用總線(xiàn)接口414可設(shè)計(jì)成利用上拉或下拉電阻實(shí)際驅(qū)動(dòng)LAD3/MISO(甚至可能只是利用LPC標(biāo)準(zhǔn)已經(jīng)對(duì)LAD3信號(hào)要求的上拉電阻)。另外，為了確?？赡艽嬖诘腟PI裝置能夠作出正確響應(yīng)，在一些實(shí)施例中，時(shí)鐘信號(hào)可能以20MHz或更低的時(shí)鐘速率、而不是接近LPC所提供的33MHz最大值的時(shí)鐘速率來(lái)驅(qū)動(dòng)。如果LPC裝置(例如具有其SPI接口444b的非易失性存儲(chǔ)裝置440b)存在，則多路復(fù)用總線(xiàn)接口414應(yīng)當(dāng)通過(guò)LAD0、LAD1、LAD2/MOSI和LAD3/MISO從LPC裝置接收有效的SYNC字節(jié)。如果SPI裝置存在，則多路復(fù)用總線(xiàn)接口414應(yīng)當(dāng)經(jīng)由LAD3/MISO信號(hào)從那個(gè)SPI裝置接收某種形式的數(shù)據(jù)、命令等的一個(gè)或多個(gè)字節(jié)。如果沒(méi)有裝置存在，以及LAD0至LAD3信號(hào)上LPC所要求的正常上拉電阻被保持，則多路復(fù)用總線(xiàn)接口414應(yīng)當(dāng)只是通過(guò)LAD0、LAD1、LAD2/MOSI和LAD3/MISO接收全1。
本領(lǐng)域的技術(shù)人員易于理解，測(cè)試SPI或LPC裝置是否存在的其它實(shí)施例是可行的。測(cè)試這類(lèi)裝置的一些可能的方法可經(jīng)過(guò)選擇，利用其中安裝了邏輯裝置410的計(jì)算機(jī)系統(tǒng)或電子設(shè)備的設(shè)計(jì)方面的知識(shí)什么信號(hào)實(shí)際上經(jīng)由邏輯裝置410耦合到的電路板從多路復(fù)用總線(xiàn)接口414可供給定LPC或SPI裝置使用。例如，如果已知在LPC裝置存在時(shí)復(fù)位信號(hào)僅被路由到LPC裝置而不是到SPI裝置，則復(fù)位信號(hào)可通過(guò)多路復(fù)用總線(xiàn)接口414來(lái)處理，以便確保在進(jìn)行SPI裝置的存在的測(cè)試時(shí)使可能存在的任何LPC裝置不提供響應(yīng)，或者在已知只有SPI裝置接收復(fù)位信號(hào)時(shí)則相反。
雖然圖2、圖3和圖4的多路復(fù)用總線(xiàn)接口214、314和414分別被描繪為已經(jīng)集成到或者以其它方式“嵌入”其它所述邏輯裝置以便提供那些其它邏輯裝置與所述多路復(fù)用總線(xiàn)之間的訪(fǎng)問(wèn)，但本領(lǐng)域的技術(shù)人員會(huì)理解，多路復(fù)用總線(xiàn)接口214、314和/或414可在各種可能實(shí)施例的任一個(gè)中實(shí)現(xiàn)為獨(dú)立裝置。具體來(lái)說(shuō)，本領(lǐng)域的技術(shù)人員會(huì)知道，多路復(fù)用總線(xiàn)接口214、314和414可將對(duì)伴隨多路復(fù)用總線(xiàn)的訪(fǎng)問(wèn)從另一個(gè)或其它總線(xiàn)那邊提供給其它裝置，而沒(méi)有背離以下要求其權(quán)益的本發(fā)明的精神和范圍。此外，本領(lǐng)域的技術(shù)人員易于理解，在各種實(shí)施例中，多路復(fù)用總線(xiàn)接口214、314和414可自發(fā)地經(jīng)由內(nèi)部微控制器、內(nèi)部CPU、硬連線(xiàn)邏輯、可編程邏輯等或者在多路復(fù)用總線(xiàn)接口214、314和/或414外部的另一裝置、例如計(jì)算機(jī)系統(tǒng)的CPU或其中以某種方式結(jié)合了多路復(fù)用總線(xiàn)接口214、314和/或414的另一種電子設(shè)備的控制下，來(lái)確定伴隨多路復(fù)用總線(xiàn)上具有各種類(lèi)型接口的各種裝置是否存在。另外，在多路復(fù)用總線(xiàn)接口214、314和/或414通過(guò)運(yùn)行指令的內(nèi)部CPU、微控制器或類(lèi)似的處理裝置確定伴隨多路復(fù)用總線(xiàn)上具有各種類(lèi)型接口的各種裝置是否存在的實(shí)施例中，被運(yùn)行以執(zhí)行裝置是否存在的確定的機(jī)器可訪(fǎng)問(wèn)指令可從例如圖1的存儲(chǔ)介質(zhì)174之類(lèi)的介質(zhì)中讀取。
圖5是一個(gè)實(shí)施例的流程圖。確定具有總線(xiàn)類(lèi)型A的接口的裝置是否連接到能夠支持具有總線(xiàn)類(lèi)型A的接口的裝置或者具有總線(xiàn)類(lèi)型B的接口的裝置的多路復(fù)用總線(xiàn)的工作從510開(kāi)始，具體步驟是將總線(xiàn)類(lèi)型A的協(xié)調(diào)信號(hào)(例如圖2的協(xié)調(diào)信號(hào)238a)驅(qū)動(dòng)為有效。在512，利用總線(xiàn)類(lèi)型A協(xié)議嘗試執(zhí)行某種形式的總線(xiàn)活動(dòng)，如讀取操作。如果在514接收到來(lái)自具有總線(xiàn)類(lèi)型A接口的裝置的響應(yīng)，則可在520假設(shè)多路復(fù)用總線(xiàn)上不存在具有裝置類(lèi)型B接口的裝置，或者可在540開(kāi)始對(duì)于具有總線(xiàn)類(lèi)型B接口的裝置的測(cè)試。否則，如果在514沒(méi)有接收到來(lái)自具有總線(xiàn)類(lèi)型A接口的裝置的響應(yīng)，則可在530假設(shè)存在具有總線(xiàn)類(lèi)型B接口的裝置，或者可在540開(kāi)始測(cè)試多路復(fù)用總線(xiàn)上具有總線(xiàn)類(lèi)型B接口的裝置是否存在。如果要進(jìn)行對(duì)于多路復(fù)用總線(xiàn)上具有總線(xiàn)類(lèi)型B接口的裝置的測(cè)試，則在510被驅(qū)動(dòng)為有效的總線(xiàn)類(lèi)型A的相同協(xié)調(diào)信號(hào)在540被驅(qū)動(dòng)為無(wú)效。在542，總線(xiàn)類(lèi)型B的協(xié)調(diào)信號(hào)(例如圖2的協(xié)調(diào)信號(hào)238b)被驅(qū)動(dòng)為有效。在544，嘗試?yán)每偩€(xiàn)類(lèi)型B協(xié)議來(lái)執(zhí)行某種形式的總線(xiàn)活動(dòng)，之后在546當(dāng)存在這種裝置時(shí)則從多路復(fù)用總線(xiàn)那里接收具有總線(xiàn)類(lèi)型B接口的裝置的響應(yīng)。
圖6是另一個(gè)實(shí)施例的流程圖。確定具有總線(xiàn)類(lèi)型A的接口的裝置是否連接到能夠支持具有總線(xiàn)類(lèi)型A的接口的裝置或者具有總線(xiàn)類(lèi)型B的接口的裝置(但不能同時(shí)支持兩種類(lèi)型)的多路復(fù)用總線(xiàn)的工作從612開(kāi)始，具體步驟是，嘗試?yán)每偩€(xiàn)類(lèi)型A協(xié)議來(lái)執(zhí)行某種形式的總線(xiàn)活動(dòng)，如讀取操作。如果從多路復(fù)用總線(xiàn)那里接收到來(lái)自具有總線(xiàn)類(lèi)型A接口的裝置的響應(yīng)，則查找裝置的工作可在614結(jié)束。但是，如果沒(méi)有接收到來(lái)自具有總線(xiàn)類(lèi)型A接口的裝置的響應(yīng)，則在這個(gè)實(shí)施例的一些變體中，可在622作出假設(shè)具有總線(xiàn)類(lèi)型B的接口的裝置一定存在?；蛘?，在這個(gè)實(shí)施例的另一些變體中，可進(jìn)行查找具有總線(xiàn)類(lèi)型B接口的裝置的工作，具體步驟是，在632嘗試?yán)每偩€(xiàn)類(lèi)型B協(xié)議來(lái)執(zhí)行某種形式的總線(xiàn)活動(dòng)，之后在634當(dāng)存在這種裝置時(shí)，從多路復(fù)用總線(xiàn)那里接收來(lái)自具有總線(xiàn)類(lèi)型B接口的裝置的響應(yīng)。
已經(jīng)結(jié)合優(yōu)選實(shí)施例對(duì)本發(fā)明進(jìn)行了描述。顯然，通過(guò)以上描述，本領(lǐng)域的技術(shù)人員將會(huì)十分清楚大量替代、修改、變更和使用。本領(lǐng)域的技術(shù)人員會(huì)理解，可實(shí)施本發(fā)明以支持具有各種可能的總線(xiàn)接口的各種類(lèi)型的電子設(shè)備，并且不限于具有LPC或者SPI總線(xiàn)的接口的非易失性存儲(chǔ)裝置。本領(lǐng)域的技術(shù)人員還會(huì)理解，可實(shí)施本發(fā)明以支持不同于計(jì)算機(jī)系統(tǒng)的電子設(shè)備，例如音頻/視頻娛樂(lè)裝置、車(chē)載控制器裝置、電子電路控制的設(shè)備等。
權(quán)利要求
1.一種設(shè)備，包括多路復(fù)用總線(xiàn)接口；多路復(fù)用總線(xiàn)，耦合到所述多路復(fù)用總線(xiàn)接口并由其控制，其中所述多路復(fù)用總線(xiàn)包括多個(gè)公共信號(hào)線(xiàn)，采用支持關(guān)于具有第一總線(xiàn)類(lèi)型接口的裝置和具有第二總線(xiàn)類(lèi)型接口的裝置其中任一個(gè)的活動(dòng)的協(xié)議和定時(shí)來(lái)傳遞地址、命令和數(shù)據(jù)；以及第一裝置，耦合到所述多路復(fù)用總線(xiàn)并具有第一總線(xiàn)類(lèi)型接口。
2.如權(quán)利要求1所述的設(shè)備，其特征在于，還包括耦合到所述多路復(fù)用總線(xiàn)并具有第二總線(xiàn)類(lèi)型接口的第二裝置，其中所述多路復(fù)用總線(xiàn)還包括第一協(xié)調(diào)信號(hào)線(xiàn)，用于在采用支持關(guān)于具有第一類(lèi)型總線(xiàn)接口的裝置的活動(dòng)的協(xié)議和定時(shí)的傳遞過(guò)程中向所述第一裝置發(fā)信號(hào)；以及第二協(xié)調(diào)信號(hào)線(xiàn)，用于在采用支持關(guān)于具有第二類(lèi)型總線(xiàn)接口的裝置的活動(dòng)的協(xié)議和定時(shí)的傳遞過(guò)程中向所述第二裝置發(fā)信號(hào)。
3.如權(quán)利要求2所述的設(shè)備，其特征在于，所述多個(gè)公共信號(hào)線(xiàn)之中的一個(gè)公共信號(hào)線(xiàn)將所述多路復(fù)用總線(xiàn)接口所提供的具有時(shí)鐘速率的時(shí)鐘輸出傳遞給所述第一和第二裝置，所述時(shí)鐘速率在采用支持具有第一總線(xiàn)類(lèi)型接口的裝置的協(xié)議和定時(shí)針對(duì)所述第一裝置的傳遞過(guò)程中的第一時(shí)鐘速率與采用支持具有第二總線(xiàn)類(lèi)型接口的裝置的協(xié)議和定時(shí)針對(duì)所述第二裝置的傳遞過(guò)程中的第二時(shí)鐘速率之間轉(zhuǎn)換。
4.如權(quán)利要求1所述的設(shè)備，其特征在于，所述多路復(fù)用總線(xiàn)還包括協(xié)調(diào)信號(hào)線(xiàn)，用于在采用支持具有第一總線(xiàn)類(lèi)型接口的裝置或者具有第二總線(xiàn)類(lèi)型接口的裝置的協(xié)議和定時(shí)的傳遞過(guò)程中，向具有第一總線(xiàn)類(lèi)型接口的裝置和具有第二總線(xiàn)類(lèi)型接口的裝置其中任一個(gè)發(fā)信號(hào)。
5.如權(quán)利要求1所述的設(shè)備，其特征在于，支持具有第一總線(xiàn)類(lèi)型接口的裝置的所述協(xié)議和定時(shí)支持通過(guò)所述公共信號(hào)線(xiàn)之一的串行數(shù)據(jù)傳遞，以及支持具有第二總線(xiàn)類(lèi)型接口的裝置的所述協(xié)議和定時(shí)支持通過(guò)多個(gè)所述公共信號(hào)線(xiàn)的并行數(shù)據(jù)傳遞。
6.一種計(jì)算機(jī)系統(tǒng)，包括CPU；存儲(chǔ)系統(tǒng)；耦合到所述CPU以及所述存儲(chǔ)系統(tǒng)的支持邏輯；多路復(fù)用總線(xiàn)接口，耦合到所述支持邏輯并可由執(zhí)行指令的所述CPU控制；多路復(fù)用總線(xiàn)，耦合到所述多路復(fù)用總線(xiàn)接口并由其控制；其中所述多路復(fù)用總線(xiàn)包括多個(gè)公共信號(hào)線(xiàn)，用于采用支持關(guān)于具有第一總線(xiàn)類(lèi)型接口的裝置和具有第二總線(xiàn)類(lèi)型接口的裝置其中任一個(gè)的活動(dòng)的協(xié)議和定時(shí)來(lái)傳遞地址、命令和數(shù)據(jù)；以及第一裝置，耦合到所述多路復(fù)用總線(xiàn)，其中所述第一裝置是具有第一總線(xiàn)類(lèi)型接口并存儲(chǔ)由所述CPU執(zhí)行的多個(gè)指令的非易失性存儲(chǔ)裝置。
7.如權(quán)利要求6所述的計(jì)算機(jī)系統(tǒng)，其特征在于，還包括耦合到所述多路復(fù)用總線(xiàn)并具有第二總線(xiàn)類(lèi)型接口的第二裝置，其中所述第二裝置為I/O裝置，以及其中所述多路復(fù)用總線(xiàn)還包括第一協(xié)調(diào)信號(hào)線(xiàn)，用于在采用支持關(guān)于具有第一類(lèi)型總線(xiàn)接口的裝置的活動(dòng)的協(xié)議和定時(shí)的傳遞過(guò)程中向所述第一裝置發(fā)信號(hào)；以及第二協(xié)調(diào)信號(hào)線(xiàn)，用于在采用支持關(guān)于具有第二類(lèi)型總線(xiàn)接口的裝置的活動(dòng)的協(xié)議和定時(shí)的傳遞過(guò)程中向所述第二裝置發(fā)信號(hào)。
8.如權(quán)利要求7所述的計(jì)算機(jī)系統(tǒng)，其特征在于，所述多個(gè)公共信號(hào)線(xiàn)之中的一個(gè)公共信號(hào)線(xiàn)將所述多路復(fù)用總線(xiàn)接口所提供的具有時(shí)鐘速率的時(shí)鐘輸出傳遞給所述第一和第二裝置，所述時(shí)鐘速率在采用支持具有第一總線(xiàn)類(lèi)型接口的裝置的協(xié)議和定時(shí)針對(duì)所述第一裝置的傳遞過(guò)程中的第一時(shí)鐘速率與采用支持具有第二總線(xiàn)類(lèi)型接口的裝置的協(xié)議和定時(shí)針對(duì)所述第二裝置的傳遞過(guò)程中的第二時(shí)鐘速率之間轉(zhuǎn)換。
9.如權(quán)利要求7所述的計(jì)算機(jī)系統(tǒng)，其特征在于，所述CPU能夠執(zhí)行指令，使所述CPU控制所述多路復(fù)用總線(xiàn)接口來(lái)測(cè)試所述多路復(fù)用總線(xiàn)上具有所述第一總線(xiàn)類(lèi)型接口的裝置的存在，使所述第一裝置被檢測(cè)，以及所述CPU執(zhí)行指令，使所述CPU控制所述多路復(fù)用總線(xiàn)接口來(lái)測(cè)試所述多路復(fù)用總線(xiàn)上具有所述第二總線(xiàn)類(lèi)型接口的裝置的存在，使所述第二裝置被檢測(cè)。
10.如權(quán)利要求7所述的計(jì)算機(jī)系統(tǒng)，其特征在于，所述多路復(fù)用總線(xiàn)接口能夠執(zhí)行指令，使所述多路復(fù)用總線(xiàn)接口測(cè)試所述多路復(fù)用總線(xiàn)上具有所述第一總線(xiàn)類(lèi)型接口的裝置的存在，使所述第一裝置被檢測(cè)，所述多路復(fù)用總線(xiàn)接口測(cè)試所述多路復(fù)用總線(xiàn)上具有所述第二總線(xiàn)類(lèi)型接口的裝置的存在，使所述第二裝置被檢測(cè)，以及所述多路復(fù)用總線(xiàn)接口能夠?yàn)樗鯟PU提供所述第一和第二裝置都被檢測(cè)的指示。
11.如權(quán)利要求7所述的計(jì)算機(jī)系統(tǒng)，其特征在于，支持具有第一總線(xiàn)類(lèi)型接口的裝置的所述協(xié)議和定時(shí)支持通過(guò)所述公共信號(hào)線(xiàn)之一的串行數(shù)據(jù)傳遞，以及支持具有第二總線(xiàn)類(lèi)型接口的裝置的所述協(xié)議和定時(shí)支持通過(guò)多個(gè)所述公共信號(hào)線(xiàn)的并行數(shù)據(jù)傳遞。
12.如權(quán)利要求6所述的計(jì)算機(jī)系統(tǒng)，其特征在于，所述多路復(fù)用總線(xiàn)還包括協(xié)調(diào)信號(hào)線(xiàn)，用于在采用支持具有第一總線(xiàn)類(lèi)型接口的裝置或者具有第二總線(xiàn)類(lèi)型接口的裝置的協(xié)議和定時(shí)的傳遞過(guò)程中，向具有第一總線(xiàn)類(lèi)型接口的裝置和具有第二總線(xiàn)類(lèi)型接口的裝置其中任一個(gè)發(fā)信號(hào)。
13.如權(quán)利要求12所述的計(jì)算機(jī)系統(tǒng)，其特征在于，所述CPU能夠執(zhí)行指令，使所述CPU控制所述多路復(fù)用總線(xiàn)接口來(lái)測(cè)試所述多路復(fù)用總線(xiàn)上具有所述第一總線(xiàn)類(lèi)型接口的裝置的存在，使所述第一裝置被檢測(cè)。
14.一種方法，包括將多路復(fù)用總線(xiàn)的第一協(xié)調(diào)信號(hào)線(xiàn)驅(qū)動(dòng)為有效，從而向具有可能耦合到所述多路復(fù)用總線(xiàn)的第一總線(xiàn)類(lèi)型接口的裝置發(fā)信號(hào)；嘗試?yán)眠m合支持通過(guò)具有第一總線(xiàn)類(lèi)型接口的裝置在所述多路復(fù)用總線(xiàn)的多個(gè)公共信號(hào)線(xiàn)上傳遞地址、命令和數(shù)據(jù)的協(xié)議和定時(shí)在所述多路復(fù)用總線(xiàn)上執(zhí)行第一形式的活動(dòng)；如果沒(méi)有裝置對(duì)所述第一形式的活動(dòng)作出響應(yīng)，則將所述多路復(fù)用總線(xiàn)的所述第一協(xié)調(diào)信號(hào)線(xiàn)驅(qū)動(dòng)為無(wú)效；如果沒(méi)有裝置對(duì)所述第一形式的活動(dòng)作出響應(yīng)，則將所述多路復(fù)用總線(xiàn)的第二協(xié)調(diào)信號(hào)線(xiàn)驅(qū)動(dòng)為有效，從而向具有可能耦合到所述多路復(fù)用總線(xiàn)的第二總線(xiàn)類(lèi)型接口的裝置發(fā)信號(hào)；以及如果沒(méi)有裝置對(duì)所述第一形式的活動(dòng)作出響應(yīng)，則嘗試?yán)眠m合支持通過(guò)具有第二總線(xiàn)類(lèi)型接口的裝置在所述多路復(fù)用總線(xiàn)的所述多個(gè)公共信號(hào)線(xiàn)上傳遞地址、命令和數(shù)據(jù)的協(xié)議和定時(shí)在所述多路復(fù)用總線(xiàn)上執(zhí)行第二形式的活動(dòng)。
15.如權(quán)利要求14所述的方法，其特征在于，嘗試執(zhí)行所述第一形式的活動(dòng)還包括將所述多個(gè)公共信號(hào)線(xiàn)的時(shí)鐘信號(hào)線(xiàn)設(shè)置為第一時(shí)鐘速率，以及嘗試執(zhí)行所述第二形式的活動(dòng)還包括將所述時(shí)鐘信號(hào)線(xiàn)設(shè)置為第二時(shí)鐘速率。
16.如權(quán)利要求14所述的方法，其特征在于，嘗試在所述多路復(fù)用總線(xiàn)上執(zhí)行所述第一形式的活動(dòng)還包括在所述多個(gè)公共信號(hào)線(xiàn)之中的單個(gè)公共信號(hào)線(xiàn)上串行傳遞數(shù)據(jù)，以及嘗試在所述多路復(fù)用總線(xiàn)上執(zhí)行所述第二形式的活動(dòng)還包括在所述多個(gè)公共信號(hào)線(xiàn)之中的至少兩個(gè)公共信號(hào)線(xiàn)上并行傳遞數(shù)據(jù)。
17.如權(quán)利要求14所述的方法，其特征在于，嘗試在所述多路復(fù)用總線(xiàn)上執(zhí)行第一形式的活動(dòng)還包括在所述多個(gè)公共信號(hào)線(xiàn)之中的至少兩個(gè)公共信號(hào)線(xiàn)上并行傳遞數(shù)據(jù)，以及嘗試在所述多路復(fù)用總線(xiàn)上執(zhí)行所述第二形式的活動(dòng)還包括在所述多個(gè)公共信號(hào)線(xiàn)之中的單個(gè)公共信號(hào)線(xiàn)上串行傳遞數(shù)據(jù)。
18.一種機(jī)器可訪(fǎng)問(wèn)介質(zhì)，包括代碼，這些代碼由電子設(shè)備中的處理器執(zhí)行時(shí)，使所述電子設(shè)備將多路復(fù)用總線(xiàn)的第一協(xié)調(diào)信號(hào)線(xiàn)驅(qū)動(dòng)為有效，從而向具有可能耦合到所述多路復(fù)用總線(xiàn)的第一總線(xiàn)類(lèi)型接口的裝置發(fā)信號(hào)；嘗試?yán)眠m合支持通過(guò)具有第一總線(xiàn)類(lèi)型接口的裝置在所述多路復(fù)用總線(xiàn)的多個(gè)公共信號(hào)線(xiàn)上傳遞地址、命令和數(shù)據(jù)的協(xié)議和定時(shí)在所述多路復(fù)用總線(xiàn)上執(zhí)行第一形式的活動(dòng)；如果沒(méi)有裝置對(duì)所述第一形式的活動(dòng)作出響應(yīng)，則將所述多路復(fù)用總線(xiàn)的所述第一協(xié)調(diào)信號(hào)線(xiàn)驅(qū)動(dòng)為無(wú)效；如果沒(méi)有裝置對(duì)所述第一形式的活動(dòng)作出響應(yīng)，則將所述多路復(fù)用總線(xiàn)的第二協(xié)調(diào)信號(hào)線(xiàn)驅(qū)動(dòng)為有效，從而向具有可能耦合到所述多路復(fù)用總線(xiàn)的第二總線(xiàn)類(lèi)型接口的裝置發(fā)信號(hào)；以及如果沒(méi)有裝置對(duì)所述第一形式的活動(dòng)作出響應(yīng)，則嘗試?yán)眠m合支持通過(guò)具有第二總線(xiàn)類(lèi)型接口的裝置在所述多路復(fù)用總線(xiàn)的所述多個(gè)公共信號(hào)線(xiàn)上傳遞地址、命令和數(shù)據(jù)的協(xié)議和定時(shí)在所述多路復(fù)用總線(xiàn)上執(zhí)行第二形式的活動(dòng)。
19.如權(quán)利要求18所述的機(jī)器可訪(fǎng)問(wèn)介質(zhì)，其特征在于還使所述處理器如果具有第一總線(xiàn)類(lèi)型接口的第一裝置響應(yīng)所述第一形式的總線(xiàn)活動(dòng)，則從所述第一裝置讀取指令；以及如果具有第二總線(xiàn)類(lèi)型接口的第二裝置響應(yīng)所述第二形式的總線(xiàn)活動(dòng)，則從所述第二裝置讀取指令。
20.如權(quán)利要求18所述的機(jī)器可訪(fǎng)問(wèn)介質(zhì)，其特征在于還使所述處理器在嘗試在所述多路復(fù)用總線(xiàn)上執(zhí)行所述第一形式的活動(dòng)的過(guò)程中，將所述多個(gè)公共信號(hào)線(xiàn)之中的時(shí)鐘信號(hào)線(xiàn)設(shè)置為第一時(shí)鐘速率；以及在嘗試在所述多路復(fù)用總線(xiàn)上執(zhí)行所述第二形式的活動(dòng)的過(guò)程中，將所述時(shí)鐘信號(hào)線(xiàn)設(shè)置為第二時(shí)鐘速率。
全文摘要
用于提供支持具有第一總線(xiàn)類(lèi)型接口的裝置與具有第二總線(xiàn)類(lèi)型接口的裝置中任一種的耦合的多路復(fù)用總線(xiàn)的設(shè)備及方法，其中，多路復(fù)用總線(xiàn)至少部分由多個(gè)公共信號(hào)線(xiàn)構(gòu)成，它們可耦合到任一種類(lèi)型的裝置，并且可用于采用任一種總線(xiàn)的協(xié)議和定時(shí)來(lái)執(zhí)行傳遞。
文檔編號(hào)G06F13/42GK1764912SQ200480008144
公開(kāi)日2006年4月26日 申請(qǐng)日期2004年2月11日 優(yōu)先權(quán)日2003年3月28日
發(fā)明者D·波伊斯納 申請(qǐng)人:英特爾公司