專利名稱：串行通信總線外部設(shè)備接口的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種串行通信總線外部設(shè)備接口。
技術(shù)背景串行通信是主設(shè)備和外部設(shè)備之間非常重要的數(shù)據(jù)通信方式。與并行通信總線相比，只需要較少的數(shù)據(jù)線。串行外圍設(shè)備接口(Serial PeripheralInterface，SPI)是摩托羅拉(Motorola)公司提出的一種同步串行總線，用于主設(shè)備和外圍設(shè)備之間的數(shù)據(jù)交換。SPI總線是主從通信機(jī)制，主機(jī)是主設(shè)備，外圍設(shè)備是從設(shè)備。SPI總線由4根總線構(gòu)成，分別是串行時(shí)鐘線(SCK)、主設(shè)備輸入/從設(shè)備輸出數(shù)據(jù)線(MISO)、主設(shè)備輸出/從設(shè)備輸入數(shù)據(jù)線(MOSI)和從設(shè)備有效選擇線(SSN)。而SPI接口是一種簡(jiǎn)單的8比特?cái)?shù)據(jù)同步串行接口，該接口用于快速串行數(shù)據(jù)傳輸，發(fā)送數(shù)據(jù)和接收數(shù)據(jù)以相同的時(shí)鐘頻率進(jìn)行，當(dāng)相互獨(dú)立，從而使得全雙工通信成為可能。與其它總線協(xié)議相比，SPI總線協(xié)議簡(jiǎn)單、信號(hào)線少、傳輸速率高和全雙工通信等優(yōu)點(diǎn)。但SPI總線是無(wú)尋址功能的物理層協(xié)議，只能在主設(shè)備和從設(shè)備之間進(jìn)行點(diǎn)到點(diǎn)比特流傳輸，而這對(duì)于有尋址要求的數(shù)據(jù)傳輸則顯然是不能滿足的。
目前，一些EEPROM生產(chǎn)廠提出了部分基于SPI總線的高層協(xié)議。這種高層協(xié)議的幀依次由命令、地址和數(shù)據(jù)構(gòu)成，SSN高電平到低電平時(shí)為一個(gè)幀的開始。這種高層協(xié)議的缺點(diǎn)是不支持全雙工傳輸；不支持SPI中斷傳輸，即要求整個(gè)幀傳輸過(guò)程中SSN必須保持低電平；而且，由于其命令和地址長(zhǎng)度是固定的，因此當(dāng)傳輸少量數(shù)據(jù)的時(shí)候開銷大，效率低。
實(shí)用新型內(nèi)容本實(shí)用新型的目的是針對(duì)現(xiàn)有技術(shù)的不足，提供一種支持全雙工和半雙工通信，且支持聯(lián)合同步方式的串行通信總線外部設(shè)備接口。
為了解決上述技術(shù)問(wèn)題，本實(shí)用新型所采取的技術(shù)方案是一種串行通信總線外部設(shè)備接口，由物理層協(xié)議實(shí)現(xiàn)模塊、高層協(xié)議實(shí)現(xiàn)模塊以及接口模塊構(gòu)成；所述物理層協(xié)議實(shí)現(xiàn)模塊用于接收串行時(shí)鐘信號(hào)，并根據(jù)SPI模式，產(chǎn)生時(shí)鐘信號(hào)輸出到高層協(xié)議實(shí)現(xiàn)模塊和接口模塊；所述接口模塊連接從設(shè)備有效選擇信號(hào)線、主/從設(shè)備的輸入/輸出數(shù)據(jù)線以及讀/寫數(shù)據(jù)線，從而形成所述串行通信總線外部設(shè)備接口的讀/寫數(shù)據(jù)通路；所述高層協(xié)議實(shí)現(xiàn)模塊接收高層協(xié)議幀，以進(jìn)行主從式全雙工或半雙工數(shù)據(jù)通信；同時(shí)接收來(lái)自主設(shè)備的強(qiáng)迫同步信號(hào)，以實(shí)現(xiàn)主從設(shè)備的聯(lián)合同步；并且輸出讀/寫地址信號(hào)、讀/寫使能信號(hào)。
所述物理層協(xié)議實(shí)現(xiàn)模塊可以為一時(shí)鐘產(chǎn)生模塊，其產(chǎn)生的時(shí)鐘信號(hào)為一對(duì)互為反相的時(shí)鐘信號(hào)spi_clk和spi_clkn。當(dāng)SPI模式為0和3時(shí)，時(shí)鐘信號(hào)spi_clk和串行時(shí)鐘信號(hào)同相，當(dāng)SPI模式為1和2時(shí)，時(shí)鐘信號(hào)spi_clk和串行時(shí)鐘信號(hào)是反相。
所述接口模塊可以由讀緩沖區(qū)和寫緩沖區(qū)構(gòu)成，所述寫緩沖區(qū)用于按比特串行接收主設(shè)備輸出/從設(shè)備輸入數(shù)據(jù)信號(hào)線MOSI上的數(shù)據(jù)，然后以8位的寫數(shù)據(jù)線WDATA并行輸出；所述讀緩沖區(qū)用于從8位的并行讀數(shù)據(jù)信號(hào)線RDATA讀入一個(gè)字節(jié)，然后串行輸出。
所述寫緩沖區(qū)可以采用雙緩沖區(qū)結(jié)構(gòu)。
所述雙緩沖區(qū)結(jié)構(gòu)可以由兩個(gè)緩沖區(qū)和選擇器構(gòu)成，緩沖區(qū)選擇信號(hào)buffer_sel分成三路，一路直接輸入一個(gè)緩沖區(qū)，另一路經(jīng)過(guò)一反相器反相后輸入另一個(gè)緩沖區(qū)，第三路輸入選擇器的使能端，所述兩個(gè)反相器的輸出端分別輸入到選擇器的兩路輸入端，所述選擇器的輸出端連接寫數(shù)據(jù)線WDATA。
所述高層協(xié)議實(shí)現(xiàn)模塊可以由比特計(jì)數(shù)器、字節(jié)計(jì)數(shù)器、幀長(zhǎng)鎖存模塊、地址鎖存模塊、寫控制模塊、讀控制模塊構(gòu)成，所述強(qiáng)迫同步信號(hào)分別輸入到比特計(jì)數(shù)器和字節(jié)計(jì)數(shù)器中，所述高層協(xié)議幀通過(guò)主設(shè)備輸出/從設(shè)備輸入數(shù)據(jù)線(MOSI)分別輸入到幀長(zhǎng)鎖存模塊、地址鎖存模塊、寫控制模塊和讀控制模塊，所述地址鎖存模塊輸出讀/寫地址信號(hào)，所述寫控制模塊輸出寫使能信號(hào)，所述讀控制模塊輸出讀使能信號(hào)。
所述比特計(jì)數(shù)器可以采用模8計(jì)數(shù)器，用于根據(jù)輸入的從設(shè)備有效選擇信號(hào)、強(qiáng)迫同步信號(hào)以及時(shí)鐘信號(hào)spi_clk記錄當(dāng)前SPI總線上傳輸?shù)臄?shù)據(jù)是某一字節(jié)的第幾比特，并輸出比特?cái)?shù)。
所述字節(jié)計(jì)數(shù)器可以采用以幀長(zhǎng)為模的計(jì)數(shù)器，用于根據(jù)強(qiáng)迫同步信號(hào)、時(shí)鐘信號(hào)spi_clk、幀長(zhǎng)鎖存模塊輸出的總幀長(zhǎng)信號(hào)以及比特計(jì)數(shù)器輸出的比特?cái)?shù)，記錄當(dāng)前SPI總線上傳輸?shù)臄?shù)據(jù)屬于高層幀中哪一個(gè)字節(jié)，并輸出字節(jié)數(shù)。
所述幀長(zhǎng)鎖存模塊可以輸入時(shí)鐘信號(hào)spi_clk、比特?cái)?shù)以及字節(jié)數(shù)，并根據(jù)高層協(xié)議幀的幀頭的內(nèi)容，輸出總幀長(zhǎng)信號(hào)、讀幀長(zhǎng)信號(hào)和寫幀長(zhǎng)信號(hào)。
所述地址鎖存模塊可以輸入時(shí)鐘信號(hào)spi_clk、比特?cái)?shù)、字節(jié)數(shù)，其內(nèi)部包括地址暫存器、寫地址寄存器和讀地址暫存器，用于鎖存讀地址或?qū)懙刂?，并判斷?dāng)前高層協(xié)議幀的子幀頭的屬性，如果是寫子幀頭時(shí)，將地址暫存器的內(nèi)容覆蓋寫地址寄存器的內(nèi)容，并產(chǎn)生寫地址信號(hào)；如果是讀子幀頭時(shí)，將地址暫存器的內(nèi)容覆蓋讀地址寄存器的內(nèi)容，并產(chǎn)生讀地址信號(hào)。
所述寫控制模塊可以輸入時(shí)鐘信號(hào)spi_clk，并用于根據(jù)輸入的寫總幀長(zhǎng)信號(hào)產(chǎn)生寫使能信號(hào)。
所述讀控制模塊可以輸入時(shí)鐘信號(hào)spi_clk和spi_clkn，并用于根據(jù)輸入的讀總幀長(zhǎng)信號(hào)預(yù)先產(chǎn)生讀使能信號(hào)。
在上述技術(shù)方案中，本實(shí)用新型通過(guò)高層協(xié)議實(shí)現(xiàn)模塊、物理層協(xié)議實(shí)現(xiàn)模塊及接口模塊，將具有主從式全雙工或半雙工通信特點(diǎn)的高層協(xié)議與SPI總線協(xié)議有機(jī)結(jié)合，從而使所提供的串行通信總線外部設(shè)備接口不僅可以支持半雙工通信和全雙工通信，亦可支持SPI中斷傳輸，具有較高的傳輸效率。而所采用的高層協(xié)議實(shí)現(xiàn)模塊還可實(shí)現(xiàn)聯(lián)合同步方案，使采用本接口的從設(shè)備即可自同步，亦可在主設(shè)備發(fā)出的強(qiáng)迫同步信號(hào)的控制下，實(shí)現(xiàn)主設(shè)備強(qiáng)迫同步方案，從而具有同步電路簡(jiǎn)單和可靠性高的特點(diǎn)。并且，由于其可實(shí)現(xiàn)具有尋址功能物理層協(xié)議，從而改變了SPI的主從設(shè)備之間點(diǎn)到點(diǎn)比特流傳輸?shù)默F(xiàn)狀，更具通用性，適用范圍更廣。另外，整個(gè)接口采用單時(shí)鐘設(shè)計(jì)，可以大大降低結(jié)構(gòu)復(fù)雜程度。而且由于寫緩沖區(qū)采用雙緩沖結(jié)構(gòu)，從而可減小寫延遲。讀緩沖則采用的預(yù)取技術(shù)實(shí)現(xiàn)了連續(xù)讀功能。因此，相對(duì)現(xiàn)有技術(shù)，本實(shí)用新型具有通用性好、傳輸效率高、可靠性強(qiáng)且結(jié)構(gòu)簡(jiǎn)單等特點(diǎn)。


附圖1為本實(shí)用新型串行通信總線外部設(shè)備接口的結(jié)構(gòu)原理方框圖；附圖2為高層協(xié)議幀的幀結(jié)構(gòu)圖；附圖3為高層協(xié)議幀的幀頭結(jié)構(gòu)圖；附圖4為高層協(xié)議幀的子幀頭的結(jié)構(gòu)圖；附圖5為本實(shí)用新型串行通信總線外部設(shè)備接口的一種較佳實(shí)施例的結(jié)構(gòu)原理方框圖；附圖6為圖5的時(shí)鐘產(chǎn)生模塊結(jié)構(gòu)原理框圖；附圖7為圖5的比特計(jì)數(shù)器的結(jié)構(gòu)原理框圖；附圖8為圖5的字節(jié)計(jì)數(shù)器的結(jié)構(gòu)原理框圖；附圖9為圖5的寫緩沖區(qū)的結(jié)構(gòu)原理框圖；附圖10為寫緩沖區(qū)的工作時(shí)序圖。
具體實(shí)施方式
為了更清楚了說(shuō)明本實(shí)用新型的技術(shù)方案，有必要首先詳細(xì)說(shuō)明本實(shí)用新型所采用的高層協(xié)議的結(jié)構(gòu)原理。
所述的高層協(xié)議是一種主從式全雙工或半雙工通信協(xié)議，所有的傳輸均由主機(jī)發(fā)起，主機(jī)可同時(shí)發(fā)送和接收數(shù)據(jù)。支持SPI中斷傳輸，在整個(gè)幀的傳輸過(guò)程中不要求SSN一直保持低電平。幀頭長(zhǎng)度可變，在傳輸少量數(shù)據(jù)時(shí)采用短幀頭，提高傳輸效率。
高層協(xié)議幀由幀頭和凈荷兩部分構(gòu)成，如圖2所示。由于其承載數(shù)據(jù)量可變業(yè)務(wù)，為了提高傳輸效率，采用長(zhǎng)度可變的幀結(jié)構(gòu)。在本高層協(xié)議中，幀頭和凈荷均為可變長(zhǎng)度，且由幀頭部定義。
幀頭結(jié)構(gòu)如圖3所示，由一個(gè)或多個(gè)子幀頭構(gòu)成。幀頭總是從主設(shè)備發(fā)送到從設(shè)備。
子幀頭結(jié)構(gòu)如圖4所示。其中AD是從設(shè)備端口地址。
PHF是凈荷長(zhǎng)度高8位為有效標(biāo)志。當(dāng)該位是1時(shí)，表示凈荷長(zhǎng)度高8位有效，等于PH，子幀頭長(zhǎng)度為3個(gè)字節(jié)；當(dāng)該位是0時(shí)，表示凈荷長(zhǎng)度高8位為0，子幀頭長(zhǎng)度是2個(gè)字節(jié)。
RW用于定義本子幀頭的屬性。在本高層協(xié)議中，有兩種子幀頭，寫子幀頭和讀子幀頭。寫子幀頭用于定義從主設(shè)備發(fā)送數(shù)據(jù)到從設(shè)備的傳輸格式，讀子幀頭用于定義從從設(shè)備發(fā)送數(shù)據(jù)到主設(shè)備的傳輸格式。當(dāng)該位為1時(shí)，表示該子幀頭為寫子幀頭；當(dāng)該位為0時(shí)，該子幀頭為讀子幀頭。
PL用于表示凈荷長(zhǎng)度的低4位。
LSHF是最后一個(gè)子幀頭標(biāo)志位。當(dāng)該位為1時(shí)，表示本子幀頭是最后一個(gè)子幀頭；當(dāng)該位為0時(shí)，表示本子幀頭不是最后一個(gè)子幀頭。
PH用于表示凈荷長(zhǎng)度的高8位。該8位是可選的，且由PHF確定。
Res.是保留位。
凈荷就是被傳輸?shù)臄?shù)據(jù)，其長(zhǎng)度是可變化。凈荷長(zhǎng)度由對(duì)應(yīng)的子幀頭定義，寫子幀頭定義的凈荷長(zhǎng)度就是從主設(shè)備發(fā)送到從設(shè)備的數(shù)據(jù)的字節(jié)數(shù)，讀子幀頭定義的凈荷長(zhǎng)度就是從從設(shè)備發(fā)送到主設(shè)備的數(shù)據(jù)的字節(jié)數(shù)。凈荷長(zhǎng)度的變化范圍是從1到4093個(gè)字節(jié)，當(dāng)凈荷長(zhǎng)度不大于15個(gè)字節(jié)，子幀頭的PHF位為0，凈荷長(zhǎng)度等于PL，當(dāng)凈荷長(zhǎng)度大于15個(gè)字節(jié)時(shí)，凈荷長(zhǎng)度等于PH×16+PL。
本高層協(xié)議采用從設(shè)備自同步和主設(shè)備強(qiáng)迫同步的聯(lián)合同步方案。
從設(shè)備自同步就是從設(shè)備自動(dòng)同步每一幀，其方法是當(dāng)從設(shè)備接受到上一幀的最后一個(gè)字節(jié)后，自動(dòng)轉(zhuǎn)入下一幀的開始。這種同步方案優(yōu)點(diǎn)就是同步電路簡(jiǎn)單，無(wú)需主設(shè)備參與；缺點(diǎn)是可靠性差，失步之后不能自動(dòng)恢復(fù)。
主設(shè)備強(qiáng)迫同步就是主設(shè)備發(fā)送同步信號(hào)，其方法是主設(shè)備發(fā)利用信號(hào)FEN向從設(shè)備發(fā)送強(qiáng)迫同步信號(hào)。這種同步方案的優(yōu)點(diǎn)失是可靠性高；缺點(diǎn)是需主設(shè)備參與，增加主設(shè)備負(fù)擔(dān)。
為了發(fā)揮這兩種同步方案的優(yōu)點(diǎn)，克服其缺點(diǎn)，我們采用聯(lián)合同步方案。聯(lián)合同步方案就是主機(jī)每隔若干幀發(fā)出一強(qiáng)迫同步信號(hào)，強(qiáng)迫從設(shè)備同步。在主機(jī)不發(fā)送強(qiáng)迫同步信號(hào)時(shí)，從設(shè)備自動(dòng)同步。
本實(shí)用新型的基本思路就是將采用SPI協(xié)議作為底層協(xié)議，有機(jī)結(jié)合所述的高層協(xié)議，從而獲得一種最優(yōu)結(jié)構(gòu)的串行通信總線外部設(shè)備接口。因此，本實(shí)用新型所提供的接口結(jié)構(gòu)如圖1所示，由物理層協(xié)議實(shí)現(xiàn)模塊、高層協(xié)議實(shí)現(xiàn)模塊以及接口模塊構(gòu)成；所述物理層協(xié)議實(shí)現(xiàn)模塊用于接收串行時(shí)鐘信號(hào)，并根據(jù)SPI模式，產(chǎn)生時(shí)鐘信號(hào)輸出到高層協(xié)議實(shí)現(xiàn)模塊和接口模塊；所述接口模塊連接從設(shè)備有效選擇信號(hào)線SSN、主/從設(shè)備的輸入/輸出數(shù)據(jù)線以及讀/寫數(shù)據(jù)線，從而形成所述串行通信總線外部設(shè)備接口的讀/寫數(shù)據(jù)通路；所述高層協(xié)議實(shí)現(xiàn)模塊接收高層協(xié)議幀，以進(jìn)行主從式全雙工或半雙工數(shù)據(jù)通信；同時(shí)接收來(lái)自主設(shè)備的強(qiáng)迫同步信號(hào)，以實(shí)現(xiàn)主從設(shè)備的聯(lián)合同步；并且輸出讀/寫地址信號(hào)、讀/寫使能信號(hào)。
下面將結(jié)合圖5～10及本實(shí)用新型的一種較佳實(shí)施例對(duì)本實(shí)用新型串行通信總線外部設(shè)備接口作進(jìn)一步詳細(xì)說(shuō)明。
如圖5所示，所述物理層協(xié)議實(shí)現(xiàn)模塊為一時(shí)鐘產(chǎn)生模塊。所述接口模塊由讀緩沖區(qū)和寫緩沖區(qū)構(gòu)成，所述高層協(xié)議實(shí)現(xiàn)模塊由比特計(jì)數(shù)器、字節(jié)計(jì)數(shù)器、幀長(zhǎng)鎖存模塊、地址鎖存模塊、寫控制模塊、讀控制模塊構(gòu)成，所述強(qiáng)迫同步信號(hào)FEN分別輸入到比特計(jì)數(shù)器和字節(jié)計(jì)數(shù)器中，所述高層協(xié)議幀通過(guò)主設(shè)備輸出/從設(shè)備輸入數(shù)據(jù)線MOSI分別輸入到幀長(zhǎng)鎖存模塊、地址鎖存模塊、寫控制模塊和讀控制模塊，所述地址鎖存模塊輸出讀/寫地址信號(hào)RADDR和WADDR，所述寫控制模塊輸出寫使能信號(hào)WRN，所述讀控制模塊輸出讀使能信號(hào)RDATA。
如圖5、6，所述時(shí)鐘產(chǎn)生模塊由選擇器和反相器構(gòu)成，其中SPI的串行時(shí)鐘信號(hào)SCK分成兩路，一路直接接選擇器的一個(gè)輸入端，另一路通過(guò)一反相器反相后輸入選擇器的另一個(gè)輸入端，SPI模式選擇信號(hào)MSEL則連接到選擇器的使能端。所述時(shí)鐘產(chǎn)生模塊的主要功能是根據(jù)SCK信號(hào)和MSEL信號(hào)產(chǎn)生時(shí)鐘信號(hào)spi_clk及其反相信號(hào)spi_clkn。當(dāng)SPI模式為0和3時(shí)，時(shí)鐘信號(hào)spi_clk和SPI串行時(shí)鐘SCK同相，當(dāng)SPI模式為1和2時(shí)，時(shí)鐘信號(hào)spi_clk和SPI串行時(shí)鐘SCK是反相。spi_clkn始終與時(shí)鐘信號(hào)spi_clk反相。在spi_clk的上升沿寫緩沖區(qū)采集MOSI上的數(shù)據(jù)，在spi_clkn的上升沿讀緩沖區(qū)發(fā)送數(shù)據(jù)到主設(shè)備輸入/從設(shè)備輸出數(shù)據(jù)線MISO上。
如圖5、7，所述比特計(jì)數(shù)器的主要功能是記錄在當(dāng)前SPI總線上傳輸?shù)臄?shù)據(jù)是某一字節(jié)的第幾比特，并輸出比特?cái)?shù)bit_count。該計(jì)數(shù)器是模8計(jì)數(shù)器，_spi_clk是其時(shí)鐘信號(hào)。當(dāng)從設(shè)備有效選擇信號(hào)SSN或強(qiáng)迫同步信號(hào)FEN為高電平時(shí)，該計(jì)數(shù)器清零。
如圖5、8，所述字節(jié)計(jì)數(shù)器采用以幀長(zhǎng)為模的計(jì)數(shù)器，用于根據(jù)強(qiáng)迫同步信號(hào)FEN、時(shí)鐘信號(hào)spi_clk、幀長(zhǎng)鎖存模塊輸出的總幀長(zhǎng)信號(hào)TFL以及比特計(jì)數(shù)器輸出的比特?cái)?shù)bit_count，記錄當(dāng)前SPI總線上傳輸?shù)臄?shù)據(jù)屬于高層幀中哪一個(gè)字節(jié)，并輸出字節(jié)數(shù)byte_count。當(dāng)bit_count等于7時(shí)計(jì)數(shù)器加1。當(dāng)FEN為高電平時(shí)，字節(jié)計(jì)數(shù)器清零，實(shí)現(xiàn)了強(qiáng)迫同步方案。字節(jié)計(jì)數(shù)器以幀長(zhǎng)為模進(jìn)行計(jì)數(shù)，也就實(shí)現(xiàn)了自動(dòng)同步功能。
如圖5，所述幀長(zhǎng)鎖存模塊輸入時(shí)鐘信號(hào)spi_clk、比特?cái)?shù)bit_count以及字節(jié)數(shù)byte_count，其主要功能是根據(jù)幀頭的內(nèi)容來(lái)計(jì)算總幀長(zhǎng)TFL、讀幀長(zhǎng)RFL和寫幀長(zhǎng)WFL。讀幀長(zhǎng)就是讀操作幀的長(zhǎng)度，其值等于幀頭長(zhǎng)度加讀操作凈荷的長(zhǎng)度。寫幀長(zhǎng)就是寫操作幀的長(zhǎng)度，其值等于幀頭長(zhǎng)度加寫操作凈荷的長(zhǎng)度?？値L(zhǎng)決定于讀幀長(zhǎng)和寫幀長(zhǎng)。當(dāng)讀幀長(zhǎng)不大于寫幀長(zhǎng)時(shí)，總幀長(zhǎng)等于寫幀長(zhǎng)加1；當(dāng)讀幀長(zhǎng)小余寫幀長(zhǎng)時(shí)，總幀長(zhǎng)等于讀幀長(zhǎng)。
如圖5，所述地址鎖存模塊輸入時(shí)鐘信號(hào)spi_clk、比特?cái)?shù)bit_count、字節(jié)數(shù)byte_count，其內(nèi)部包括地址暫存器、寫地址寄存器和讀地址暫存器，其主要功能是鎖存讀地址或?qū)懙刂?。首先將子幀頭的第1個(gè)字節(jié)鎖存到地址暫存器，然后判斷當(dāng)前子幀頭的屬性。如果是寫子幀頭時(shí)，將地址暫存器的內(nèi)容覆蓋寫地址寄存器的內(nèi)容，并產(chǎn)生寫地址信號(hào)WADDR；如果是讀子幀頭時(shí)，將地址暫存器的內(nèi)容覆蓋讀地址寄存器的內(nèi)容，并產(chǎn)生讀地址信號(hào)RADDR。
如圖5，所述寫控制模塊輸入時(shí)鐘信號(hào)spi_clk，并用于根據(jù)輸入的寫總幀長(zhǎng)信號(hào)產(chǎn)生寫使能信號(hào)WRN。在寫操作時(shí)，當(dāng)寫緩沖區(qū)接收完一個(gè)字節(jié)的數(shù)據(jù)時(shí)，寫信號(hào)WRN立即產(chǎn)生一個(gè)寫有效信號(hào)。
如圖5，所述讀控制模塊輸入時(shí)鐘信號(hào)spi_clk和spi_clkn，并用于根據(jù)輸入的讀總幀長(zhǎng)信號(hào)預(yù)先產(chǎn)生讀使能信號(hào)RDN。在讀操作時(shí)，要預(yù)先給出有效信號(hào)，從RADDR指定的端口中讀出數(shù)據(jù)。
如圖5、9，所述寫緩沖區(qū)用于按比特串行接收主設(shè)備輸出/從設(shè)備輸入數(shù)據(jù)信號(hào)線MOSI上的數(shù)據(jù)，然后以8位的寫數(shù)據(jù)線WDATA并行輸出；
為了減少延遲，采用雙緩沖區(qū)結(jié)構(gòu)。所述雙緩沖區(qū)結(jié)構(gòu)由兩個(gè)緩沖區(qū)和選擇器構(gòu)成，緩沖區(qū)選擇信號(hào)buffer_sel分成三路，一路直接輸入一個(gè)緩沖區(qū)，另一路經(jīng)過(guò)一反相器反相后輸入另一個(gè)緩沖區(qū)，第三路輸入選擇器的使能端，所述兩個(gè)反相器的輸出端分別輸入到選擇器的兩路輸入端，所述選擇器的輸出端連接寫數(shù)據(jù)線WDATA。圖10即為寫緩沖區(qū)的工作時(shí)序圖。在該圖中，信號(hào)buffersel在接收一個(gè)字節(jié)數(shù)據(jù)過(guò)程中電平保持不變，接收完一個(gè)字節(jié)后立即改變其電平。
如圖5，所述讀緩沖區(qū)用于從8位的并行讀數(shù)據(jù)信號(hào)線RDATA讀入一個(gè)字節(jié)，然后串行輸出。為了支持連續(xù)的讀操作，采用預(yù)取技術(shù)，即預(yù)先將數(shù)據(jù)讀入到緩沖區(qū)。
權(quán)利要求1.一種串行通信總線外部設(shè)備接口，其特征在于由物理層協(xié)議實(shí)現(xiàn)模塊、高層協(xié)議實(shí)現(xiàn)模塊以及接口模塊構(gòu)成；所述物理層協(xié)議實(shí)現(xiàn)模塊用于接收串行時(shí)鐘信號(hào)，并根據(jù)SPI模式，產(chǎn)生時(shí)鐘信號(hào)輸出到高層協(xié)議實(shí)現(xiàn)模塊和接口模塊；所述接口模塊連接從設(shè)備有效選擇信號(hào)線、主/從設(shè)備的輸入/輸出數(shù)據(jù)線以及讀/寫數(shù)據(jù)線，從而形成所述串行通信總線外部設(shè)備接口的讀/寫數(shù)據(jù)通路；所述高層協(xié)議實(shí)現(xiàn)模塊接收高層協(xié)議幀，以進(jìn)行主從式全雙工或半雙工數(shù)據(jù)通信；同時(shí)接收來(lái)自主設(shè)備的強(qiáng)迫同步信號(hào)，以實(shí)現(xiàn)主從設(shè)備的聯(lián)合同步；并且輸出讀/寫地址信號(hào)、讀/寫使能信號(hào)。
2.如權(quán)利要求1所述串行通信總線外部設(shè)備接口，其特征在于所述物理層協(xié)議實(shí)現(xiàn)模塊為一時(shí)鐘產(chǎn)生模塊，其產(chǎn)生的時(shí)鐘信號(hào)為一對(duì)互為反相的時(shí)鐘信號(hào)spi_clk和spi_clkn。
3.如權(quán)利要求1所述串行通信總線外部設(shè)備接口，其特征在于所述接口模塊由讀緩沖區(qū)和寫緩沖區(qū)構(gòu)成，所述寫緩沖區(qū)用于按比特串行接收主設(shè)備輸出/從設(shè)備輸入數(shù)據(jù)信號(hào)線MOSI上的數(shù)據(jù)，然后以8位的寫數(shù)據(jù)線WDATA并行輸出；所述讀緩沖區(qū)用于從8位的并行讀數(shù)據(jù)信號(hào)線RDATA讀入一個(gè)字節(jié)，然后串行輸出。
4.如權(quán)利要求3所述串行通信總線外部設(shè)備接口，其特征在于所述寫緩沖區(qū)采用雙緩沖區(qū)結(jié)構(gòu)。
5.如權(quán)利要求4所述串行通信總線外部設(shè)備接口，其特征在于所述雙緩沖區(qū)結(jié)構(gòu)由兩個(gè)緩沖區(qū)和選擇器構(gòu)成，緩沖區(qū)選擇信號(hào)buffer_sel分成三路，一路直接輸入一個(gè)緩沖區(qū)，另一路經(jīng)過(guò)一反相器反相后輸入另一個(gè)緩沖區(qū)，第三路輸入選擇器的使能端，所述兩個(gè)反相器的輸出端分別輸入到選擇器的兩路輸入端，所述選擇器的輸出端連接寫數(shù)據(jù)線WDATA。
6.如權(quán)利要求1、2或3所述串行通信總線外部設(shè)備接口，其特征在于所述高層協(xié)議實(shí)現(xiàn)模塊由比特計(jì)數(shù)器、字節(jié)計(jì)數(shù)器、幀長(zhǎng)鎖存模塊、地址鎖存模塊、寫控制模塊、讀控制模塊構(gòu)成，所述強(qiáng)迫同步信號(hào)分別輸入到比特計(jì)數(shù)器和字節(jié)計(jì)數(shù)器中，所述高層協(xié)議幀通過(guò)主設(shè)備輸出/從設(shè)備輸入數(shù)據(jù)線(MOSI)分別輸入到幀長(zhǎng)鎖存模塊、地址鎖存模塊、寫控制模塊和讀控制模塊，所述地址鎖存模塊輸出讀/寫地址信號(hào)，所述寫控制模塊輸出寫使能信號(hào)，所述讀控制模塊輸出讀使能信號(hào)。
7.如權(quán)利要求6所述串行通信總線外部設(shè)備接口，其特征在于所述比特計(jì)數(shù)器采用模8計(jì)數(shù)器，用于根據(jù)輸入的從設(shè)備有效選擇信號(hào)、強(qiáng)迫同步信號(hào)以及時(shí)鐘信號(hào)spi_clk記錄當(dāng)前SPI總線上傳輸?shù)臄?shù)據(jù)是某一字節(jié)的第幾比特，并輸出比特?cái)?shù)。
8.如權(quán)利要求7所述串行通信總線外部設(shè)備接口，其特征在于所述字節(jié)計(jì)數(shù)器采用以幀長(zhǎng)為模的計(jì)數(shù)器，用于根據(jù)強(qiáng)迫同步信號(hào)、時(shí)鐘信號(hào)spi_clk、幀長(zhǎng)鎖存模塊輸出的總幀長(zhǎng)信號(hào)以及比特計(jì)數(shù)器輸出的比特?cái)?shù)，記錄當(dāng)前SPI總線上傳輸?shù)臄?shù)據(jù)屬于高層幀中哪一個(gè)字節(jié)，并輸出字節(jié)數(shù)。
9.如權(quán)利要求9所述串行通信總線外部設(shè)備接口，其特征在于所述幀長(zhǎng)鎖存模塊輸入時(shí)鐘信號(hào)spi_clk、比特?cái)?shù)以及字節(jié)數(shù)，并根據(jù)高層協(xié)議幀的幀頭的內(nèi)容，輸出總幀長(zhǎng)信號(hào)、讀幀長(zhǎng)信號(hào)和寫幀長(zhǎng)信號(hào)。
10.如權(quán)利要求9所述串行通信總線外部設(shè)備接口，其特征在于所述地址鎖存模塊輸入時(shí)鐘信號(hào)spi_clk、比特?cái)?shù)、字節(jié)數(shù)，其內(nèi)部包括地址暫存器、寫地址寄存器和讀地址暫存器，用于鎖存讀地址或?qū)懙刂?，并判斷?dāng)前高層協(xié)議幀的子幀頭的屬性，如果是寫子幀頭時(shí)，將地址暫存器的內(nèi)容覆蓋寫地址寄存器的內(nèi)容，并產(chǎn)生寫地址信號(hào)；如果是讀子幀頭時(shí)，將地址暫存器的內(nèi)容覆蓋讀地址寄存器的內(nèi)容，并產(chǎn)生讀地址信號(hào)。
11.如權(quán)利要求10所述串行通信總線外部設(shè)備接口，其特征在于所述寫控制模塊輸入時(shí)鐘信號(hào)spi_clk，并用于根據(jù)輸入的寫總幀長(zhǎng)信號(hào)產(chǎn)生寫使能信號(hào)。
12.如權(quán)利要求11所述串行通信總線外部設(shè)備接口，其特征在于所述讀控制模塊輸入時(shí)鐘信號(hào)spi_clk和spi_clkn，并用于根據(jù)輸入的讀總幀長(zhǎng)信號(hào)預(yù)先產(chǎn)生讀使能信號(hào)。
專利摘要本實(shí)用新型公開了一種串行通信總線外部設(shè)備接口，由物理層協(xié)議實(shí)現(xiàn)模塊、高層協(xié)議實(shí)現(xiàn)模塊以及接口模塊構(gòu)成；所述物理層協(xié)議實(shí)現(xiàn)模塊用于接收串行時(shí)鐘信號(hào)，并根據(jù)SPI模式，產(chǎn)生時(shí)鐘信號(hào)輸出到高層協(xié)議實(shí)現(xiàn)模塊和接口模塊；所述接口模塊連接從設(shè)備有效選擇信號(hào)線、主/從設(shè)備的輸入/輸出數(shù)據(jù)線以及讀/寫數(shù)據(jù)線，從而形成所述串行通信總線外部設(shè)備接口的讀/寫數(shù)據(jù)通路；所述高層協(xié)議實(shí)現(xiàn)模塊接收高層協(xié)議幀，以進(jìn)行主從式全雙工或半雙工數(shù)據(jù)通信；同時(shí)接收來(lái)自主設(shè)備的強(qiáng)迫同步信號(hào)，以實(shí)現(xiàn)主從設(shè)備的聯(lián)合同步；并且輸出讀/寫地址信號(hào)、讀/寫使能信號(hào)。相對(duì)現(xiàn)有技術(shù)，本實(shí)用新型具有通用性好、傳輸效率高、可靠性強(qiáng)且結(jié)構(gòu)簡(jiǎn)單等特點(diǎn)。
文檔編號(hào)G06F13/42GK2750381SQ20042009241
公開日2006年1月4日 申請(qǐng)日期2004年9月15日 優(yōu)先權(quán)日2004年9月15日
發(fā)明者王軍, 金傳恩, 董欣 申請(qǐng)人:北京中星微電子有限公司