專利名稱：存儲(chǔ)控制器、智能卡以及控制存儲(chǔ)器的讀操作的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種存儲(chǔ)器件，更具體地，涉及一種控制存儲(chǔ)器件的讀操作的方法。
背景技術(shù)：
隨著半導(dǎo)體制造技術(shù)的發(fā)展，提出了將多個(gè)系統(tǒng)芯片集成在單個(gè)芯片中的芯片上系統(tǒng)(system-on-chip，SOC)。SOC一般包括存儲(chǔ)操作系統(tǒng)(OS)程序或當(dāng)執(zhí)行OS程序時(shí)產(chǎn)生的數(shù)據(jù)的存儲(chǔ)器。
通常，存儲(chǔ)器包括具有矩陣結(jié)構(gòu)的存儲(chǔ)單元陣列。存儲(chǔ)器從存儲(chǔ)控制器接收行地址信號(hào)、列地址信號(hào)和數(shù)據(jù)讀控制信號(hào)或數(shù)據(jù)寫控制信號(hào)。存儲(chǔ)器響應(yīng)于數(shù)據(jù)讀控制信號(hào)或數(shù)據(jù)寫控制信號(hào)，輸出相應(yīng)的存儲(chǔ)單元的數(shù)據(jù)或向相應(yīng)存儲(chǔ)單元寫入數(shù)據(jù)。而且，存儲(chǔ)器與自存儲(chǔ)控制器接收的存儲(chǔ)器時(shí)鐘信號(hào)同步地讀或?qū)憯?shù)據(jù)。存儲(chǔ)控制器接收系統(tǒng)時(shí)鐘信號(hào)并產(chǎn)生存儲(chǔ)器時(shí)鐘信號(hào)。系統(tǒng)時(shí)鐘信號(hào)用于存儲(chǔ)控制器和包括存儲(chǔ)控制器的系統(tǒng)中，而存儲(chǔ)器時(shí)鐘信號(hào)僅用于存儲(chǔ)器中。系統(tǒng)與包括存儲(chǔ)控制器和存儲(chǔ)器的SOC相對(duì)應(yīng)。
題目為“用于通過允許無序地發(fā)出存儲(chǔ)器請(qǐng)求與命令而最大化吞吐量的同步DRAM的控制器(Controller for a synchronous DRAM that maximizesthroughput by allowing memory requests and commands to beissued outof order)”的美國專利號(hào)No.5,630,096中公開了從系統(tǒng)時(shí)鐘信號(hào)產(chǎn)生存儲(chǔ)器時(shí)鐘信號(hào)和向多個(gè)存儲(chǔ)器提供存儲(chǔ)器時(shí)鐘信號(hào)的存儲(chǔ)控制器的例子。
圖1是常規(guī)存儲(chǔ)控制器10和存儲(chǔ)器20的方塊圖。參照?qǐng)D1，存儲(chǔ)控制器10包括中央處理單元(CPU)11和與存儲(chǔ)器20連接的存儲(chǔ)器接口12。CPU 11和存儲(chǔ)器20也與數(shù)據(jù)總線30連接。
現(xiàn)在將參照?qǐng)D1和2說明用常規(guī)存儲(chǔ)控制器10控制存儲(chǔ)器20的讀操作的方法。圖2是用于存儲(chǔ)器20的讀操作中的信號(hào)的時(shí)序圖。
圖2中，需要行地址信號(hào)RADD、列地址信號(hào)CADD和預(yù)充電(pre-charge)控制信號(hào)PGN用于存儲(chǔ)器20的存儲(chǔ)單元的讀取。存儲(chǔ)器時(shí)鐘信號(hào)MCLK與系統(tǒng)時(shí)鐘信號(hào)SCLK是相同的。
參照?qǐng)D2，在傳感放大控制信號(hào)SEN啟動(dòng)期間，時(shí)間間隔“D1”必須比自存儲(chǔ)單元輸出有效數(shù)據(jù)信號(hào)所需的時(shí)間間隔“C”長。而且，為了從存儲(chǔ)單元輸出有效的數(shù)據(jù)信號(hào)，單元晶體管必須允許充足的單元電流流過。為了實(shí)現(xiàn)這一目的，必須把與單元晶體管的柵極連接的字線WL1充分地激活以達(dá)到規(guī)定的電壓電平。
隨著充分激活字線WL1以達(dá)到規(guī)定的電壓電平所需的時(shí)間間隔“E”增加，間隔“C”增加。因此，位線傳感放大器放大數(shù)據(jù)信號(hào)以評(píng)估數(shù)據(jù)值所需的時(shí)間間隔也增加。結(jié)果，間隔“E”對(duì)存儲(chǔ)器20的讀操作具有最大的影響。
圖2中還示出，在行地址信號(hào)移位期間，時(shí)間間隔“E”出現(xiàn)在時(shí)間間隔“A1”中，而在行地址信號(hào)未移位期間，時(shí)間間隔“E”沒有出現(xiàn)在時(shí)間間隔“A2”中。因此，存儲(chǔ)器20在間隔“A1”期間的的讀速率比間隔“A2”期間的下降得更多。因此，當(dāng)存儲(chǔ)器20必須在高頻操作時(shí)，會(huì)輸出錯(cuò)誤數(shù)據(jù)。例如，在間隔“A1”期間，當(dāng)存儲(chǔ)器時(shí)鐘信號(hào)MCLK的頻率增加時(shí)，芯片選擇信號(hào)CSN的啟動(dòng)間隔變短。由此，時(shí)間間隔“B1”和時(shí)間間隔“D1”也變短。但是，間隔“E”沒有改變而是一致保持，因而使得間隔“C”變得比間隔“D1”長。因此，存儲(chǔ)器20輸出錯(cuò)誤數(shù)據(jù)。
如圖3所示，為了防止存儲(chǔ)器20在高頻操作時(shí)輸出錯(cuò)誤數(shù)據(jù)，常規(guī)存儲(chǔ)器接口劃分系統(tǒng)時(shí)鐘信號(hào)SCLK以產(chǎn)生所具有的頻率比系統(tǒng)時(shí)鐘信號(hào)SCLK的頻率低的存儲(chǔ)器時(shí)鐘信號(hào)MCLK。因此，芯片選擇信號(hào)CSN的啟動(dòng)間隔更長，以及可保證充分激活字線WL所需的間隔“E”和自存儲(chǔ)單元輸出有效數(shù)據(jù)信號(hào)所需的間隔“C”。但是，在頻繁執(zhí)行存儲(chǔ)器20的讀操作的系統(tǒng)中，隨著存儲(chǔ)器時(shí)鐘信號(hào)MCLK的頻率下降，系統(tǒng)的性能惡化。

發(fā)明內(nèi)容
本發(fā)明提供一種存儲(chǔ)控制器，其防止了存儲(chǔ)器在高頻操作時(shí)輸出錯(cuò)誤數(shù)據(jù)，并改進(jìn)了其中頻繁執(zhí)行存儲(chǔ)器讀操作的系統(tǒng)的性能。此外，本發(fā)明提供一種包括存儲(chǔ)控制器的智能卡，該存儲(chǔ)控制器防止了存儲(chǔ)器在高頻操作時(shí)輸出錯(cuò)誤數(shù)據(jù)，并改進(jìn)了其中頻繁執(zhí)行存儲(chǔ)器讀操作的系統(tǒng)的性能。而且，本發(fā)明提供一種通過使用存儲(chǔ)控制器來控制存儲(chǔ)器的讀操作的方法，該存儲(chǔ)控制器防止了存儲(chǔ)器在高頻操作時(shí)輸出錯(cuò)誤數(shù)據(jù)，并改進(jìn)了其中頻繁執(zhí)行存儲(chǔ)器讀操作的系統(tǒng)的性能。
依照本發(fā)明的一個(gè)方面，提供一種控制存儲(chǔ)器的讀操作和寫操作之一的存儲(chǔ)控制器。該存儲(chǔ)控制器包括中央處理單元(CPU)，存儲(chǔ)器接口和頻率改變控制器。CPU響應(yīng)于數(shù)據(jù)讀請(qǐng)求信號(hào)輸出讀指令信號(hào)，以及響應(yīng)于數(shù)據(jù)寫請(qǐng)求信號(hào)輸出寫指令信號(hào)。存儲(chǔ)器接口響應(yīng)于讀指令信號(hào)和寫指令信號(hào)之一輸出多個(gè)控制信號(hào)，響應(yīng)于系統(tǒng)時(shí)鐘信號(hào)產(chǎn)生存儲(chǔ)器時(shí)鐘信號(hào)，以及響應(yīng)于頻率改變控制信號(hào)改變存儲(chǔ)器時(shí)鐘信號(hào)的頻率。頻率改變控制器響應(yīng)于所述多個(gè)控制信號(hào)和存儲(chǔ)器時(shí)鐘信號(hào)輸出頻率改變控制信號(hào)。
依照本發(fā)明的另一個(gè)方面，提供一種智能卡，包括只讀存儲(chǔ)器(ROM)、時(shí)鐘信號(hào)發(fā)生器、異常狀態(tài)檢測器、非易失性存儲(chǔ)器和存儲(chǔ)控制器。ROM存儲(chǔ)操作系統(tǒng)(OS)程序，時(shí)鐘信號(hào)發(fā)生器產(chǎn)生系統(tǒng)時(shí)鐘信號(hào)。異常狀態(tài)檢測器檢測由外部環(huán)境變化引起的異常狀態(tài)并產(chǎn)生基于檢測結(jié)果的復(fù)位信號(hào)。非易失性存儲(chǔ)器存儲(chǔ)數(shù)據(jù)，存儲(chǔ)控制器響應(yīng)于系統(tǒng)時(shí)鐘信號(hào)產(chǎn)生存儲(chǔ)器時(shí)鐘信號(hào)，在改變存儲(chǔ)器時(shí)鐘信號(hào)的頻率的同時(shí)控制非易失性存儲(chǔ)器的讀操作或?qū)懖僮?，并?zhí)行OS程序以存儲(chǔ)用戶信息。
依照本發(fā)明的另一個(gè)方面，提供一種控制存儲(chǔ)器的讀操作的方法，包括接收數(shù)據(jù)讀請(qǐng)求信號(hào)；響應(yīng)于數(shù)據(jù)讀請(qǐng)求信號(hào)輸出控制信號(hào)；響應(yīng)于頻率改變控制信號(hào)確定存儲(chǔ)器時(shí)鐘信號(hào)的頻率，以及產(chǎn)生具有所確定的頻率的存儲(chǔ)器時(shí)鐘信號(hào)。


參照附圖，通過詳細(xì)描述示例性的實(shí)施例，本發(fā)明的上述特征將更加顯而易見，其中圖1是常規(guī)存儲(chǔ)控制器和存儲(chǔ)器的方塊圖；圖2是常規(guī)存儲(chǔ)控制器產(chǎn)生的、用于存儲(chǔ)器的讀操作中的信號(hào)的時(shí)序圖；圖3是由另一常規(guī)存儲(chǔ)控制器產(chǎn)生的、用于存儲(chǔ)器的讀操作中的信號(hào)的時(shí)序圖；圖4是依照本發(fā)明的一個(gè)示例性的實(shí)施例的存儲(chǔ)控制器和存儲(chǔ)器的方塊圖；圖5是圖4所示的頻率改變控制器的方塊圖；圖6是圖4所示的存儲(chǔ)器接口的方塊圖；
圖7是由圖4所示的存儲(chǔ)控制器執(zhí)行的、涉及存儲(chǔ)器的讀操作的信號(hào)的時(shí)序圖；圖8是示出依照本發(fā)明的一個(gè)示例性的實(shí)施例、由圖4所示的存儲(chǔ)控制器執(zhí)行的控制存儲(chǔ)器的讀操作的步驟的流程圖；圖9是示出依照本發(fā)明的一個(gè)示例性的實(shí)施例確定存儲(chǔ)器時(shí)鐘信號(hào)的頻率和產(chǎn)生存儲(chǔ)器時(shí)鐘信號(hào)的步驟的流程圖；和圖10是依照本發(fā)明的一個(gè)示例性的實(shí)施例的、包括圖4中的存儲(chǔ)控制器的智能卡的方塊圖。
具體實(shí)施例方式
圖4是依照本發(fā)明的示例性的實(shí)施例的存儲(chǔ)控制器110和存儲(chǔ)器120的方塊圖。參照?qǐng)D4，存儲(chǔ)控制器110包括中央處理單元(CPU)111、存儲(chǔ)器接口112和頻率改變控制器113。存儲(chǔ)器接口112與存儲(chǔ)器120連接。當(dāng)CPU 111接收外部數(shù)據(jù)讀請(qǐng)求信號(hào)DRQ或外部數(shù)據(jù)寫請(qǐng)求信號(hào)DWQ時(shí)，CPU 111向存儲(chǔ)器接口112輸出讀指令信號(hào)CMD_R或?qū)懼噶钚盘?hào)CMD_W。
存儲(chǔ)器接口112分別響應(yīng)于讀指令信號(hào)CMD_R或?qū)懼噶钚盘?hào)CMD_W，向存儲(chǔ)器120輸出數(shù)據(jù)讀控制信號(hào)READ或數(shù)據(jù)寫控制信號(hào)WRITE。此外，存儲(chǔ)器接口112向存儲(chǔ)器120輸出芯片選擇信號(hào)CSN、行地址信號(hào)RADD和列地址信號(hào)CADD。雖然圖4示出存儲(chǔ)器接口112通過相同的地址線輸出行地址信號(hào)RADD和列地址信號(hào)CADD時(shí)，但存儲(chǔ)器接口112還可以通過不同的地址線輸出行地址信號(hào)RADD和列地址信號(hào)CADD。
存儲(chǔ)器接口112還接收系統(tǒng)時(shí)鐘信號(hào)SCLK并產(chǎn)生存儲(chǔ)器時(shí)鐘信號(hào)MCLK。稍后將參照?qǐng)D6更加詳細(xì)地解釋存儲(chǔ)器接口112?？勺酝獠科骷⑾到y(tǒng)時(shí)鐘信號(hào)SCLK輸入給存儲(chǔ)控制器110或通過內(nèi)部時(shí)鐘信號(hào)發(fā)生器產(chǎn)生系統(tǒng)時(shí)鐘信號(hào)。存儲(chǔ)控制器110和包括存儲(chǔ)控制器110與存儲(chǔ)器120的系統(tǒng)使用系統(tǒng)時(shí)鐘信號(hào)SCLK。系統(tǒng)可以是芯片上系統(tǒng)(SOC)。存儲(chǔ)器120使用存儲(chǔ)器時(shí)鐘信號(hào)MCLK。
頻率改變控制器113自存儲(chǔ)器接口112接收數(shù)據(jù)讀控制信號(hào)READ或數(shù)據(jù)寫控制信號(hào)WRITE。此外，頻率改變控制器113接收芯片選擇信號(hào)CSN、行地址信號(hào)RADD、列地址信號(hào)CADD和存儲(chǔ)器時(shí)鐘信號(hào)MCLK。
當(dāng)頻率改變控制器113接收數(shù)據(jù)讀控制信號(hào)READ時(shí)，頻率改變控制器113響應(yīng)于行地址信號(hào)RADD產(chǎn)生頻率改變控制信號(hào)WT。在頻率改變控制器113接收外部復(fù)位信號(hào)RST之后、首次進(jìn)行存儲(chǔ)器120的讀操作時(shí)，頻率改變控制器113產(chǎn)生頻率改變控制信號(hào)WT。稍后將參照?qǐng)D5詳細(xì)解釋頻率改變控制器113。
存儲(chǔ)器120響應(yīng)于行地址信號(hào)RADD、列地址信號(hào)CADD、和數(shù)據(jù)讀控制信號(hào)READ或數(shù)據(jù)寫控制信號(hào)WRITE向內(nèi)部數(shù)據(jù)總線130輸出數(shù)據(jù)RDATA或?qū)懭霃膬?nèi)部數(shù)據(jù)總線130接收的數(shù)據(jù)WDATA。由于所有本領(lǐng)域技術(shù)人員都熟知存儲(chǔ)器120，因此圖4中未示出存儲(chǔ)器120的詳細(xì)結(jié)構(gòu)。
CPU 111向請(qǐng)求存儲(chǔ)控制器110讀數(shù)據(jù)RDATA的外部器件輸出數(shù)據(jù)RDATA，該數(shù)據(jù)通過內(nèi)部數(shù)據(jù)總線130從存儲(chǔ)器120接收。此外，CPU 111通過內(nèi)部數(shù)據(jù)總線130向存儲(chǔ)器120發(fā)送數(shù)據(jù)WDATA，該數(shù)據(jù)為從請(qǐng)求存儲(chǔ)控制器110寫數(shù)據(jù)的外部器件接收。
圖5是圖4所示的頻率改變控制器113的方塊圖。參照?qǐng)D5，頻率改變控制器113包括鎖存時(shí)鐘信號(hào)發(fā)生器51、地址鎖存器52、地址存儲(chǔ)單元53、地址比較器54、復(fù)位信號(hào)檢測器55和頻率改變控制信號(hào)輸出單元56。
鎖存時(shí)鐘信號(hào)發(fā)生器51響應(yīng)于從圖4中所示的存儲(chǔ)器接口112接收的存儲(chǔ)器時(shí)鐘信號(hào)MCLK和芯片選擇信號(hào)CSN產(chǎn)生鎖存時(shí)鐘信號(hào)ALCLK。地址鎖存器52響應(yīng)于鎖存時(shí)鐘信號(hào)ALCLK鎖存行地址信號(hào)RADD(N)(N為大于1的自然數(shù))，該信號(hào)是從存儲(chǔ)器接口112連續(xù)地接收的。當(dāng)向其柵極輸入口G輸入的鎖存時(shí)鐘信號(hào)ALCLK處于高電平時(shí)，地址鎖存器52接收行地址信號(hào)RADD(N)，但是當(dāng)鎖存時(shí)鐘信號(hào)ALCLK處于低電平時(shí)，其不接收行地址信號(hào)RADD(N)。
換句話說，當(dāng)鎖存時(shí)鐘信號(hào)ALCLK處于高電平時(shí)，地址鎖存器52連續(xù)地輸出被鎖存的行地址信號(hào)RADD(N)。當(dāng)鎖存時(shí)鐘信號(hào)ALCLK處于低電平時(shí)，地址鎖存器52保持最新被鎖存的行地址信號(hào)RADD(N)的輸出。
地址存儲(chǔ)單元53響應(yīng)于鎖存時(shí)鐘信號(hào)ALCLK，存儲(chǔ)從地址鎖存器52接收的行地址信號(hào)RADD(N)。地址存儲(chǔ)單元53可以是D觸發(fā)器。D觸發(fā)器53通過輸入口D接收行地址信號(hào)RADD(N)并通過時(shí)鐘輸入口接收鎖存時(shí)鐘信號(hào)ALCLK。當(dāng)行地址信號(hào)RADD(N)在鎖存時(shí)鐘信號(hào)ALCLK的上升邊緣移位時(shí)，D觸發(fā)器53接收并存儲(chǔ)行地址信號(hào)RADD(N)?，F(xiàn)在將更詳細(xì)地解釋地址鎖存器52和地址存儲(chǔ)單元53的操作。
用于解釋的目的，假定當(dāng)鎖存時(shí)鐘信號(hào)ALCLK處于高電平時(shí)，行地址信號(hào)RADD0和RADD1連續(xù)地輸入到地址鎖存器52。這種情況下，由于鎖存時(shí)鐘信號(hào)ALCLK處于高電平，地址鎖存器52鎖存連續(xù)地接收的行地址信號(hào)RADD0與RADD1。地址存儲(chǔ)單元53與鎖存時(shí)鐘信號(hào)ALCLK的上升邊緣同步地接收行地址信號(hào)RADD0。地址存儲(chǔ)單元53保持行地址信號(hào)RADD0的輸出直到鎖存時(shí)鐘信號(hào)ALCLK的下一個(gè)上升邊緣。因此，當(dāng)?shù)刂锋i存器52鎖存行地址信號(hào)RADD1和輸出被鎖存的行地址信號(hào)RADD1時(shí)，地址存儲(chǔ)單元53輸出先前接收的行地址信號(hào)RADD0。
地址比較器54將從地址鎖存器52接收的當(dāng)前的行地址信號(hào)RADD(N)和從地址存儲(chǔ)單元53接收的先前的行地址信號(hào)RADD(N-1)進(jìn)行比較，并輸出比較結(jié)果。地址比較器54可以是異或門。當(dāng)當(dāng)前的行地址信號(hào)RADD(N)與先前的行地址信號(hào)RADD(N-1)彼此不同時(shí)，異或門54輸出高電平邏輯信號(hào)。
復(fù)位信號(hào)檢測器55響應(yīng)于芯片選擇信號(hào)CSN、鎖存時(shí)鐘信號(hào)ALCLK和復(fù)位信號(hào)RST，輸出復(fù)位檢測信號(hào)RSTA。特別地，當(dāng)復(fù)位信號(hào)檢測器55在接收復(fù)位信號(hào)RST之后首次接收芯片選擇信號(hào)CSN和鎖存時(shí)鐘信號(hào)ALCLK時(shí)，復(fù)位信號(hào)檢測器55啟動(dòng)復(fù)位檢測信號(hào)RSTA。
頻率改變控制信號(hào)輸出單元56響應(yīng)于地址比較器54的輸出信號(hào)和復(fù)位檢測信號(hào)RSTA，輸出頻率改變控制信號(hào)WT。頻率改變控制信號(hào)輸出單元56可以是或門。當(dāng)?shù)刂繁容^器54的輸出信號(hào)和復(fù)位檢測信號(hào)RSTA之一處于高電平時(shí)，或門56啟動(dòng)頻率改變控制信號(hào)WT。
圖6是圖4所示的存儲(chǔ)器接口112的方塊圖。參照?qǐng)D6，存儲(chǔ)器接口112包括存儲(chǔ)器時(shí)鐘信號(hào)發(fā)生器61和指令譯碼器62。存儲(chǔ)器時(shí)鐘信號(hào)發(fā)生器61響應(yīng)于頻率改變控制信號(hào)WT和系統(tǒng)時(shí)鐘信號(hào)SCLK產(chǎn)生預(yù)定頻率的存儲(chǔ)器時(shí)鐘信號(hào)MCLK。特別地，當(dāng)頻率改變控制信號(hào)WT啟動(dòng)時(shí)，存儲(chǔ)器時(shí)鐘信號(hào)發(fā)生器61劃分系統(tǒng)時(shí)鐘信號(hào)SCLK以產(chǎn)生具有第一頻率的存儲(chǔ)器時(shí)鐘信號(hào)MCLK。此外，當(dāng)禁止頻率改變控制信號(hào)WT時(shí)，存儲(chǔ)器時(shí)鐘信號(hào)發(fā)生器61產(chǎn)生具有第二頻率的存儲(chǔ)器時(shí)鐘信號(hào)MCLK。這里，第二頻率比第一頻率高。
指令譯碼器62接收從CPU 111發(fā)送的系統(tǒng)時(shí)鐘信號(hào)SCLK、存儲(chǔ)器時(shí)鐘信號(hào)MCLK和讀指令信號(hào)CMD_R或?qū)懼噶钚盘?hào)CMD_W。指令譯碼器62響應(yīng)于讀指令信號(hào)CMD_R，輸出芯片選擇信號(hào)CSN、地址信號(hào)ADD、和數(shù)據(jù)讀控制信號(hào)READ或數(shù)據(jù)寫控制信號(hào)WRITE。地址信號(hào)ADD包括行地址信號(hào)RADD和列地址信號(hào)CADD。指令譯碼器62與存儲(chǔ)器時(shí)鐘信號(hào)MCLK同步地輸出芯片選擇信號(hào)CSN、地址信號(hào)ADD和數(shù)據(jù)讀控制信號(hào)READ或數(shù)據(jù)寫控制信號(hào)WRITE。
下面，現(xiàn)在將參照?qǐng)D4-9說明依照本發(fā)明的示例性的實(shí)施例的由存儲(chǔ)控制器110執(zhí)行的控制存儲(chǔ)器120的讀操作的步驟。
圖7是依照本發(fā)明的示例性的實(shí)施例用于存儲(chǔ)器120的讀操作中的信號(hào)的時(shí)序圖，圖8是示出依照本發(fā)明的示例性的實(shí)施例由存儲(chǔ)控制器110執(zhí)行的控制存儲(chǔ)器120的讀操作的步驟的流程圖。
參照?qǐng)D4-8，操作1100中，存儲(chǔ)控制器110的CPU 111響應(yīng)于從外部器件接收的數(shù)據(jù)讀請(qǐng)求信號(hào)DRQ，向存儲(chǔ)器接口112輸出讀指令信號(hào)CMD_R。圖7描述了存儲(chǔ)器接口112響應(yīng)于讀指令信號(hào)CMD_R輸出第一讀控制信號(hào)READ1和接著輸出第二讀控制信號(hào)READ2的情形。
存儲(chǔ)器接口112接收系統(tǒng)時(shí)鐘信號(hào)SCLK、頻率改變控制信號(hào)WT和讀指令信號(hào)CMD_R或?qū)懼噶钚盘?hào)CMD_W。操作1200中，存儲(chǔ)器接口112的指令譯碼器62響應(yīng)于讀命令CMD_R，向存儲(chǔ)器120和頻率改變控制器113輸出第一讀控制信號(hào)READ1、芯片選擇信號(hào)CSN、行地址信號(hào)RADD1和列地址信號(hào)CADD1。
存儲(chǔ)器接口112的存儲(chǔ)器時(shí)鐘信號(hào)發(fā)生器61響應(yīng)于頻率改變控制信號(hào)WT，確定存儲(chǔ)器時(shí)鐘信號(hào)MCLK的頻率。此外，操作1300中，存儲(chǔ)器時(shí)鐘信號(hào)發(fā)生器61劃分系統(tǒng)時(shí)鐘信號(hào)SCLK以產(chǎn)生具有所確定頻率的存儲(chǔ)器時(shí)鐘信號(hào)MCLK。這里，指令譯碼器62啟動(dòng)芯片選擇信號(hào)CSN一時(shí)間間隔“P1”，然后與存儲(chǔ)器時(shí)鐘信號(hào)MCLK同步地禁止芯片選擇信號(hào)CSN。此外，指令譯碼器62與存儲(chǔ)器時(shí)鐘信號(hào)MCLK同步地輸出第一讀控制信號(hào)READ1、行地址信號(hào)RADD1和列地址信號(hào)CADD1。
參照?qǐng)D9將詳細(xì)說明操作1300。圖9是描述確定存儲(chǔ)器時(shí)鐘信號(hào)MCLK的頻率和產(chǎn)生存儲(chǔ)器時(shí)鐘信號(hào)MCLK的操作1300的流程圖。
操作1301中，當(dāng)頻率改變控制器113從存儲(chǔ)器接口112接收第一讀控制信號(hào)READ1時(shí)，頻率改變控制器113確定行地址信號(hào)RADD1是否已經(jīng)改變。參照?qǐng)D5將詳細(xì)描述該操作。
鎖存時(shí)鐘信號(hào)發(fā)生器51響應(yīng)于存儲(chǔ)器時(shí)鐘信號(hào)MCLK產(chǎn)生鎖存時(shí)鐘信號(hào)ALCLK。當(dāng)鎖存時(shí)鐘信號(hào)ALCLK處于高電平時(shí)，地址鎖存器52鎖存連續(xù)接收的行地址信號(hào)RADD0和RADD1，并輸出它們。這里，地址存儲(chǔ)單元53與鎖存時(shí)鐘信號(hào)ALCLK的上升邊緣同步地只接收和存儲(chǔ)行地址信號(hào)RADD0。接著，地址鎖存器52輸出行地址信號(hào)RADD1，地址存儲(chǔ)單元53輸出先前接收的行地址信號(hào)RADD0。由于從地址鎖存器52接收的行地址信號(hào)RADD1與從地址存儲(chǔ)單元53接收的行地址信號(hào)RADD0彼此不同，因此地址比較器54輸出高電平邏輯信號(hào)。
在操作1302中，頻率改變控制信號(hào)輸出單元56響應(yīng)于地址比較器54的輸出信號(hào)，啟動(dòng)頻率改變控制信號(hào)WT一預(yù)定的時(shí)段“T1”，然后禁止頻率改變控制信號(hào)WT。這里，地址鎖存器52和地址存儲(chǔ)單元53需要預(yù)定的時(shí)段“T1”來分別輸出不同的行地址信號(hào)。
操作1303中，在頻率改變控制信號(hào)WT的啟動(dòng)間隔“T1”期間，存儲(chǔ)器時(shí)鐘信號(hào)發(fā)生器61產(chǎn)生具有第一頻率的存儲(chǔ)器時(shí)鐘信號(hào)MCLK。接著，當(dāng)禁止頻率改變控制信號(hào)WT時(shí)，存儲(chǔ)器時(shí)鐘信號(hào)發(fā)生器61產(chǎn)生具有第二頻率的存儲(chǔ)器時(shí)鐘信號(hào)MCLK。
雖然圖7描述了具有第一頻率的相當(dāng)于系統(tǒng)時(shí)鐘信號(hào)SCLK的兩個(gè)周期的存儲(chǔ)器時(shí)鐘信號(hào)MCLK的一個(gè)周期，如果需要，信號(hào)可具有不同的關(guān)系。此外，雖然圖7描述了具有第二頻率的與系統(tǒng)時(shí)鐘信號(hào)SCLK的一個(gè)周期相同的存儲(chǔ)器時(shí)鐘信號(hào)MCLK的一個(gè)周期時(shí)，如果需要，信號(hào)可具有不同的關(guān)系。
如圖7所示，存儲(chǔ)器120啟動(dòng)預(yù)充電控制信號(hào)PGN一間隔“Q1”，然后響應(yīng)于芯片選擇信號(hào)CSN和具有第一頻率的存儲(chǔ)器時(shí)鐘信號(hào)MCLK禁止預(yù)充電控制信號(hào)PGN。當(dāng)啟動(dòng)預(yù)充電控制信號(hào)PGN時(shí)，將存儲(chǔ)器120的位線(未示出)預(yù)充電到預(yù)定的電壓電平。此外，響應(yīng)于行地址信號(hào)RADD1激活存儲(chǔ)器120的對(duì)應(yīng)字線WL1，字線WL1的電壓電平升高。接著，開啟與字線WL1連接的存儲(chǔ)器120的單元晶體管(未示出)，并向位線施加對(duì)應(yīng)的存儲(chǔ)單元的數(shù)據(jù)信號(hào)。
接著，存儲(chǔ)器120響應(yīng)于芯片選擇信號(hào)CSN和具有第一頻率的存儲(chǔ)器時(shí)鐘信號(hào)MCLK，啟動(dòng)傳感放大器控制信號(hào)SEN一時(shí)間間隔“R1”，接著禁止傳感放大器控制信號(hào)SEN。這里，在期間啟動(dòng)傳感放大器控制信號(hào)SEN的時(shí)間間隔“R1”比從存儲(chǔ)單元輸出有效數(shù)據(jù)信號(hào)所需的時(shí)間間隔“C”要長。
當(dāng)啟動(dòng)傳感放大器控制信號(hào)SEN時(shí)，激活存儲(chǔ)器120的位線傳感放大器(未示出)以放大向位線施加的數(shù)據(jù)信號(hào)。因此，估計(jì)出存儲(chǔ)于對(duì)應(yīng)的存儲(chǔ)單元中的數(shù)據(jù)的值。接著，存儲(chǔ)器120通過數(shù)據(jù)輸出電路(未示出)輸出由位線傳感放大器放大的作為輸出數(shù)據(jù)信號(hào)DATA1的數(shù)據(jù)信號(hào)。
現(xiàn)在將說明指令譯碼器62響應(yīng)于讀指令信號(hào)CMD_R輸出第二讀控制信號(hào)READ2的情形。
如圖7所示，指令譯碼器62輸出第二讀控制信號(hào)READ2、行地址信號(hào)RADD1和列地址信號(hào)CADD2。
在操作1301中，當(dāng)頻率改變改變器113接收第二讀控制信號(hào)READ2時(shí)，頻率改變控制器113確定是否移位了行地址信號(hào)RADD1。這已經(jīng)參照?qǐng)D5進(jìn)行了詳細(xì)描述。
當(dāng)鎖存時(shí)鐘信號(hào)ALCLK處于高電平時(shí)，地址鎖存器52鎖存行地址信號(hào)RADD1，并輸出行地址信號(hào)RADD1。這里，地址存儲(chǔ)單元53與鎖存時(shí)鐘信號(hào)ALCLK的上升邊緣同步地接收和存儲(chǔ)行地址信號(hào)RADD1。因此，地址鎖存器52和地址存儲(chǔ)單元53都輸出行地址信號(hào)RADD1。
由于從地址鎖存器52接收的行地址信號(hào)RADD1和從地址存儲(chǔ)單元53接收的行地址信號(hào)RADD1彼此相同，地址比較器54輸出低電平邏輯信號(hào)。頻率改變控制信號(hào)輸出單元56響應(yīng)于地址比較器54的輸出信號(hào)，保持頻率改變控制信號(hào)WT處于禁止?fàn)顟B(tài)。
操作1304中，當(dāng)行地址信號(hào)RADD1沒有移位時(shí)，頻率改變控制器113確定是否啟動(dòng)外部復(fù)位信號(hào)RST。參照?qǐng)D5將更詳細(xì)地說明該操作。
當(dāng)復(fù)位信號(hào)檢測器55在接收了復(fù)位信號(hào)RST之后首次接收芯片選擇信號(hào)CSN和鎖存時(shí)鐘信號(hào)ALCLK時(shí)，復(fù)位信號(hào)檢測器55啟動(dòng)復(fù)位檢測信號(hào)RSTA。接著，如圖9所示，過程進(jìn)行到操作1302以重復(fù)操作1302和1303。這里，為了保證存儲(chǔ)器120的讀操作穩(wěn)定，當(dāng)啟動(dòng)復(fù)位信號(hào)RST之后首次執(zhí)行存儲(chǔ)器120的讀操作時(shí)，產(chǎn)生其頻率比系統(tǒng)時(shí)鐘信號(hào)SCLK的頻率低的具有第一頻率的存儲(chǔ)器時(shí)鐘信號(hào)MCLK。
當(dāng)在操作1304中沒有啟動(dòng)復(fù)位信號(hào)RST時(shí)，即當(dāng)禁止復(fù)位檢測信號(hào)RSTA時(shí)，頻率改變控制信號(hào)輸出單元56不啟動(dòng)頻率改變控制信號(hào)WT。因此，在操作1305中，存儲(chǔ)器時(shí)鐘信號(hào)發(fā)生器61連續(xù)地產(chǎn)生具有第二頻率的存儲(chǔ)器時(shí)鐘信號(hào)MCLK。
如上所述，依照本發(fā)明的示例性實(shí)施例的存儲(chǔ)控制器110產(chǎn)生存儲(chǔ)器時(shí)鐘信號(hào)MCLK，該信號(hào)MCLK在行地址信號(hào)移位時(shí)的間隔“P”期間具有的頻率比在行地址信號(hào)不移位時(shí)的間隔“P2”期間具有的頻率低。因此，可以保證充分地激活字線WL1所需的時(shí)間間隔“S”和從存儲(chǔ)單元輸出有效數(shù)據(jù)信號(hào)所需的時(shí)間間隔“C”。因此，當(dāng)在高頻操作時(shí)，存儲(chǔ)器120可輸出有效的數(shù)據(jù)。
此外，依照本發(fā)明的示例性實(shí)施例的存儲(chǔ)控制器110只有當(dāng)行地址信號(hào)移位(間隔“P1”期間)或當(dāng)啟動(dòng)復(fù)位信號(hào)RST時(shí)，才臨時(shí)改變存儲(chǔ)器時(shí)鐘信號(hào)MCLK的頻率。因此，在頻繁執(zhí)行存儲(chǔ)器120的讀操作的系統(tǒng)的情況下，可阻止系統(tǒng)的操作性能由于存儲(chǔ)器120的讀操作速度而惡化。
現(xiàn)在將說明包括依照本發(fā)明的示例性實(shí)施例的存儲(chǔ)控制器的智能卡。
圖10是依照本發(fā)明的包括存儲(chǔ)控制器210的智能卡200的方塊圖。參照?qǐng)D10，智能卡200包括存儲(chǔ)控制器210、非易失性存儲(chǔ)器220、只讀存儲(chǔ)器(ROM)230、隨機(jī)存取存儲(chǔ)器(RAM)240、時(shí)鐘信號(hào)發(fā)生器250、計(jì)時(shí)器260、異常狀態(tài)檢測器270和輸入/輸出(IO)接口280。存儲(chǔ)控制器210包括CPU 211、存儲(chǔ)器接口212和頻率改變控制器213。智能卡200中所有的元件通過系統(tǒng)總線201連接。
CPU 211通過存儲(chǔ)器接口212向非易失性存儲(chǔ)器220寫數(shù)據(jù)WDATA或從非易失性存儲(chǔ)器220讀數(shù)據(jù)RDATA。更特別地，為了向非易失性存儲(chǔ)器220寫數(shù)據(jù)WDATA，CPU 211通過系統(tǒng)總線201向存儲(chǔ)器接口212輸出數(shù)據(jù)寫指令信號(hào)CMD_W和向非易失性存儲(chǔ)器220輸出數(shù)據(jù)WDATA以向非易失性存儲(chǔ)器220寫數(shù)據(jù)WDATA。為了從非易失性存儲(chǔ)器220讀數(shù)據(jù)RDATA，CPU 211通過系統(tǒng)總線201向存儲(chǔ)器接口212輸出讀指令信號(hào)CMD_R，并接著從非易失性存儲(chǔ)器220接收數(shù)據(jù)RDATA。
此外，CPU 211通過IO接口280和系統(tǒng)總線201從外部智能卡主機(jī)接收程序代碼PRO_CODE。CPU 211執(zhí)行由程序代碼PRO_CODE指示的命令并向系統(tǒng)總線201輸出控制信號(hào)SCTL以控制智能卡200中的器件。CPU 211執(zhí)行操作系統(tǒng)(OS)程序以存儲(chǔ)使用信息和執(zhí)行各種代碼操作。
存儲(chǔ)器接口212的操作與圖4中所示的存儲(chǔ)器接口112的操作相同，除了例如存儲(chǔ)器接口212響應(yīng)于從CPU 211接收的存儲(chǔ)器控制信號(hào)(未示出)向ROM 230輸出地址信號(hào)ROM_ADD或向RAM 240輸出指令信號(hào)CMD與地址信號(hào)RAM_ADD、以及存儲(chǔ)器接口212與系統(tǒng)總線201連接以外。
非易失性存儲(chǔ)器220存儲(chǔ)通過系統(tǒng)總線201接收的數(shù)據(jù)WDATA和讀數(shù)據(jù)DTATA，并在CPU 211和存儲(chǔ)器接口212的控制下通過系統(tǒng)總線201輸出該數(shù)據(jù)。
ROM 230存儲(chǔ)OS程序，RAM 240臨時(shí)存儲(chǔ)當(dāng)CPU 211執(zhí)行OS程序時(shí)產(chǎn)生的數(shù)據(jù)。時(shí)鐘信號(hào)發(fā)生器250產(chǎn)生系統(tǒng)時(shí)鐘信號(hào)SCLK并向智能卡200中所有的器件輸出系統(tǒng)時(shí)鐘信號(hào)SCLK。計(jì)時(shí)器260控制CPU 211執(zhí)行OS程序所需的定時(shí)。異常狀態(tài)檢測器270檢測外部環(huán)境的異常狀態(tài)，例如異常電壓、頻率、溫度、光等等，并產(chǎn)生復(fù)位信號(hào)RST以復(fù)位智能卡200中的所有器件。當(dāng)智能卡200與外部智能卡主機(jī)連接時(shí)，IO接口280將CPU 211對(duì)接到外部智能卡主機(jī)。
如上所述，依照本發(fā)明的示例性實(shí)施例的存儲(chǔ)控制器、包括存儲(chǔ)控制器的智能卡和控制存儲(chǔ)器讀操作的方法可防止存儲(chǔ)器當(dāng)工作在高頻下時(shí)輸出錯(cuò)誤信息。此外，本發(fā)明示例性的實(shí)施例可防止頻繁執(zhí)行存儲(chǔ)器讀操作的系統(tǒng)的性能由于存儲(chǔ)器讀操作的速度而變壞。
雖然參照本發(fā)明的示例性的實(shí)施例具體地示出和描述了本發(fā)明，本領(lǐng)域技術(shù)人員應(yīng)該理解的是，在不脫離由下述權(quán)利要求及其等價(jià)物所限定的本發(fā)明的精神和范圍的情況下，可以進(jìn)行各種形式上和細(xì)節(jié)上的改變。
本申請(qǐng)主張2003年8月12日在韓國知識(shí)產(chǎn)權(quán)局申請(qǐng)的韓國專利申請(qǐng)?zhí)朜o.2003-55876的優(yōu)先權(quán)，這里結(jié)合其公開的全部內(nèi)容作為參考。
權(quán)利要求
1.一種用于控制存儲(chǔ)器的讀操作和寫操作之一的存儲(chǔ)控制器，包括中央處理單元(CPU)，用于響應(yīng)于數(shù)據(jù)讀請(qǐng)求信號(hào)以輸出讀指令信號(hào)和響應(yīng)于數(shù)據(jù)寫請(qǐng)求信號(hào)以輸出寫指令信號(hào)；存儲(chǔ)器接口，用于響應(yīng)于讀指令信號(hào)和寫指令信號(hào)之一以輸出多個(gè)控制信號(hào)的、基于系統(tǒng)時(shí)鐘信號(hào)產(chǎn)生存儲(chǔ)器時(shí)鐘信號(hào)和基于頻率改變控制信號(hào)改變存儲(chǔ)器時(shí)鐘信號(hào)的頻率；和頻率改變控制器，用于響應(yīng)于所述多個(gè)控制信號(hào)和存儲(chǔ)器時(shí)鐘信號(hào)以輸出所述頻率改變控制信號(hào)。
2.如權(quán)利要求1的存儲(chǔ)控制器，其中所述多個(gè)控制信號(hào)包括讀控制信號(hào)、寫控制信號(hào)、行地址信號(hào)、列地址信號(hào)和芯片選擇信號(hào)之一。
3.如權(quán)利要求2的存儲(chǔ)控制器，其中當(dāng)頻率改變控制器接收讀控制信號(hào)時(shí)，所述頻率改變控制器確定是否移位行地址信號(hào)，并基于該確定輸出所述頻率改變控制信號(hào)。
4.如權(quán)利要求2的存儲(chǔ)控制器，其中所述頻率改變控制器包括鎖存時(shí)鐘信號(hào)發(fā)生器，用于接收存儲(chǔ)器時(shí)鐘信號(hào)和產(chǎn)生鎖存時(shí)鐘信號(hào)；地址鎖存器，用于響應(yīng)于鎖存時(shí)鐘信號(hào)鎖存第一行地址信號(hào)；地址存儲(chǔ)單元，用于響應(yīng)于鎖存時(shí)鐘信號(hào)存儲(chǔ)自地址鎖存器接收的第二行地址信號(hào)；地址比較器，用于比較第一和第二行地址信號(hào)并基于比較結(jié)果輸出邏輯信號(hào)；和頻率改變控制信號(hào)輸出單元，用于響應(yīng)于邏輯信號(hào)以啟動(dòng)或禁止頻率改變控制信號(hào)，其中第二行地址信號(hào)先于第一行地址信號(hào)。
5.如權(quán)利要求4的存儲(chǔ)控制器，其中所述頻率改變控制器還包括用于響應(yīng)于在復(fù)位信號(hào)檢測器接收了復(fù)位信號(hào)之后首次接收的芯片選擇信號(hào)和鎖存時(shí)鐘信號(hào)而產(chǎn)生復(fù)位檢測信號(hào)的復(fù)位信號(hào)檢測器，以及響應(yīng)于邏輯信號(hào)和復(fù)位檢測信號(hào)啟動(dòng)或禁止頻率改變控制信號(hào)的頻率改變控制信號(hào)輸出單元。
6.如權(quán)利要求5的存儲(chǔ)控制器，其中所述存儲(chǔ)器接口包括存儲(chǔ)器時(shí)鐘信號(hào)發(fā)生器，用于接收系統(tǒng)時(shí)鐘信號(hào)、產(chǎn)生存儲(chǔ)器時(shí)鐘信號(hào)和響應(yīng)于頻率改變控制信號(hào)來改變存儲(chǔ)器時(shí)鐘信號(hào)的頻率；和指令譯碼器，用于接收系統(tǒng)時(shí)鐘信號(hào)、存儲(chǔ)器時(shí)鐘信號(hào)和讀指令信號(hào)或?qū)懼噶钚盘?hào)并輸出該多個(gè)控制信號(hào)。
7.如權(quán)利要求6的存儲(chǔ)控制器，其中當(dāng)啟動(dòng)頻率改變控制信號(hào)時(shí)存儲(chǔ)器時(shí)鐘信號(hào)發(fā)生器產(chǎn)生具有第一頻率的存儲(chǔ)器時(shí)鐘信號(hào)，當(dāng)禁止頻率改變控制信號(hào)時(shí)存儲(chǔ)器時(shí)鐘信號(hào)發(fā)生器產(chǎn)生具有第二頻率的存儲(chǔ)器時(shí)鐘信號(hào)。
8.如權(quán)利要求7的存儲(chǔ)控制器，其中具有第一頻率的存儲(chǔ)器時(shí)鐘信號(hào)的周期比具有第二頻率的存儲(chǔ)器時(shí)鐘信號(hào)的周期長。
9.一種智能卡，包括只讀存儲(chǔ)器(ROM)，用于存儲(chǔ)操作系統(tǒng)(OS)程序；時(shí)鐘信號(hào)發(fā)生器，用于產(chǎn)生系統(tǒng)時(shí)鐘信號(hào)；異常狀態(tài)監(jiān)測器，用于檢測由外部環(huán)境的變化而引起的異常狀態(tài)并基于檢測結(jié)果產(chǎn)生復(fù)位信號(hào)；非易失性存儲(chǔ)器，用于存儲(chǔ)數(shù)據(jù)；和存儲(chǔ)控制器，用于基于系統(tǒng)時(shí)鐘信號(hào)產(chǎn)生存儲(chǔ)器時(shí)鐘信號(hào)、當(dāng)改變存儲(chǔ)器時(shí)鐘信號(hào)的頻率時(shí)控制非易失性存儲(chǔ)器的讀操作和寫操作之一、并執(zhí)行操作系統(tǒng)程序以存儲(chǔ)用戶信息。
10.如權(quán)利要求9的智能卡，其中所述存儲(chǔ)控制器包括中央處理單元(CPU)，用于產(chǎn)生讀指令信號(hào)和寫指令信號(hào)之一、通過系統(tǒng)總線向非易失性存儲(chǔ)器輸出寫數(shù)據(jù)信號(hào)或通過系統(tǒng)總線從非易失性存儲(chǔ)器接收讀數(shù)據(jù)信號(hào)、執(zhí)行操作系統(tǒng)程序并與智能卡主機(jī)通信；存儲(chǔ)器接口，用于響應(yīng)于讀指令信號(hào)和寫指令信號(hào)之一以輸出多個(gè)控制信號(hào)、接收系統(tǒng)時(shí)鐘信號(hào)、產(chǎn)生存儲(chǔ)器時(shí)鐘信號(hào)和響應(yīng)于頻率改變控制信號(hào)以改變存儲(chǔ)器時(shí)鐘信號(hào)的頻率；和頻率改變控制器，用于響應(yīng)于所述多個(gè)控制信號(hào)和存儲(chǔ)器時(shí)鐘信號(hào)以輸出頻率改變控制信號(hào)。
11.如權(quán)利要求10的智能卡，還包括用于將CPU對(duì)接到智能卡主機(jī)的輸入/輸出接口；和用于存儲(chǔ)當(dāng)CPU執(zhí)行操作系統(tǒng)程序時(shí)產(chǎn)生的數(shù)據(jù)的隨機(jī)存取存儲(chǔ)器(RAM)。
12.如權(quán)利要求10的智能卡，其中所述多個(gè)控制信號(hào)包括讀控制信號(hào)、寫控制信號(hào)、行地址信號(hào)、列地址信號(hào)和芯片選擇信號(hào)之一。
13.如權(quán)利要求10的智能卡，其中當(dāng)頻率改變控制器接收讀控制信號(hào)時(shí)頻率改變控制器確定是否移位行地址信號(hào)，并響應(yīng)于該確定輸出頻率改變控制信號(hào)。
14.一種控制存儲(chǔ)器的讀操作的方法，包括接收數(shù)據(jù)讀請(qǐng)求信號(hào)；響應(yīng)于數(shù)據(jù)讀請(qǐng)求信號(hào)輸出控制信號(hào)；和響應(yīng)于頻率改變控制信號(hào)確定存儲(chǔ)器時(shí)鐘信號(hào)的頻率和產(chǎn)生具有所確定的頻率的存儲(chǔ)器時(shí)鐘信號(hào)。
15.如權(quán)利要求14的方法，其中確定存儲(chǔ)器時(shí)鐘信號(hào)的頻率并產(chǎn)生存儲(chǔ)器時(shí)鐘信號(hào)的步驟包括接收控制信號(hào)并確定是否移位了行地址信號(hào)；當(dāng)移位了行地址信號(hào)時(shí)，啟動(dòng)頻率改變控制信號(hào)一預(yù)定的時(shí)段和禁止頻率改變控制信號(hào)；當(dāng)行地址信號(hào)未移位時(shí)，保持頻率改變控制信號(hào)處于禁止?fàn)顟B(tài)；和當(dāng)啟動(dòng)頻率改變控制信號(hào)時(shí)產(chǎn)生具有第一頻率的存儲(chǔ)器時(shí)鐘信號(hào)，當(dāng)禁止頻率改變控制信號(hào)時(shí)產(chǎn)生具有第二頻率的存儲(chǔ)器時(shí)鐘信號(hào)。
16.如權(quán)利要求15的方法，其中具有第一頻率的存儲(chǔ)器時(shí)鐘信號(hào)的周期比具有第二頻率的存儲(chǔ)器時(shí)鐘信號(hào)的周期長。
17.如權(quán)利要求14的方法，其中確定存儲(chǔ)器時(shí)鐘信號(hào)的頻率和產(chǎn)生存儲(chǔ)器時(shí)鐘信號(hào)的步驟包括確定是否啟動(dòng)了復(fù)位信號(hào)；當(dāng)啟動(dòng)了復(fù)位信號(hào)時(shí)，啟動(dòng)頻率改變控制信號(hào)一預(yù)定時(shí)段和禁止頻率改變控制信號(hào)；當(dāng)禁止復(fù)位信號(hào)時(shí)，把頻率改變控制信號(hào)保持在禁止?fàn)顟B(tài)；和當(dāng)啟動(dòng)頻率改變控制信號(hào)時(shí)產(chǎn)生具有第一頻率的存儲(chǔ)器時(shí)鐘信號(hào)，當(dāng)禁止頻率改變控制信號(hào)時(shí)產(chǎn)生具有第二頻率的存儲(chǔ)器時(shí)鐘信號(hào)。
18.如權(quán)利要求17的方法，其中，啟動(dòng)頻率改變控制信號(hào)和禁止頻率改變控制信號(hào)的步驟包括當(dāng)在啟動(dòng)復(fù)位信號(hào)之后首次進(jìn)行存儲(chǔ)器的讀操作時(shí)，啟動(dòng)頻率改變控制信號(hào)一預(yù)定時(shí)段和禁止頻率改變控制信號(hào)。
19.如權(quán)利要求17的方法，其中具有第一頻率的存儲(chǔ)器時(shí)鐘信號(hào)的周期比具有第二頻率的存儲(chǔ)器時(shí)鐘信號(hào)的周期長。
全文摘要
提供一種選擇性改變存儲(chǔ)器時(shí)鐘信號(hào)的頻率的存儲(chǔ)控制器、一種包括該存儲(chǔ)控制器的智能卡和一種控制存儲(chǔ)器的讀操作的方法。存儲(chǔ)控制器包括中央處理單元(CPU)、存儲(chǔ)器接口和頻率改變控制器。CPU響應(yīng)于數(shù)據(jù)讀請(qǐng)求信號(hào)輸出讀指令信號(hào)和響應(yīng)于數(shù)據(jù)寫請(qǐng)求信號(hào)輸出寫指令信號(hào)。存儲(chǔ)器接口響應(yīng)于讀指令信號(hào)和寫指令信號(hào)之一輸出多個(gè)控制信號(hào)，產(chǎn)生基于系統(tǒng)時(shí)鐘信號(hào)的存儲(chǔ)器時(shí)鐘信號(hào)和響應(yīng)于頻率改變控制信號(hào)改變存儲(chǔ)器時(shí)鐘信號(hào)的頻率。頻率改變控制器響應(yīng)于多個(gè)控制信號(hào)和存儲(chǔ)器時(shí)鐘信號(hào)輸出頻率改變控制信號(hào)。存儲(chǔ)控制器、包括該存儲(chǔ)控制器的智能卡和控制存儲(chǔ)器讀操作的方法防止了存儲(chǔ)器當(dāng)在高頻工作時(shí)輸出錯(cuò)誤數(shù)據(jù)。
文檔編號(hào)G06F12/00GK1591368SQ200410087410
公開日2005年3月9日 申請(qǐng)日期2004年8月12日 優(yōu)先權(quán)日2003年8月12日
發(fā)明者金民圭 申請(qǐng)人:三星電子株式會(huì)社