專利名稱：射頻識(shí)別電子標(biāo)簽芯片封裝方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種射頻識(shí)別電子標(biāo)簽芯片封裝方法，特別是一種用在射頻識(shí)別電子標(biāo)簽(Radio Frequency Identification Tag，RFID Tag)的芯片封裝方法，不需使用傳統(tǒng)的拾取與放置(Pick and Place)的方式，即可同時(shí)將晶粒(Die)黏貼至導(dǎo)電模塊的快速封裝方式，可大幅提升制造的速度，以及降低制造成本。
背景技術(shù)：
大家都知道，射頻識(shí)別(Radio Frequency Identification，RFID)系統(tǒng)這種物理辨識(shí)方法，已經(jīng)行的有年了。而此種系統(tǒng)最重要的應(yīng)用，在于結(jié)合由硅晶片(Si Wafer)切割成的硅晶粒(Si Die)所構(gòu)成的集成電路芯片，以形成射頻識(shí)別電子標(biāo)簽的應(yīng)用。
雖然研發(fā)射頻識(shí)別電子標(biāo)簽系統(tǒng)的人員快速激增，但關(guān)鍵點(diǎn)在于如何降低電子標(biāo)簽的制作成本，而影響電子標(biāo)簽的制作成本因素最主要有三個(gè)第一個(gè)是芯片本身的品質(zhì)、第二個(gè)是芯片和模塊結(jié)合的是否精確、第三個(gè)是前面第一和第二因素，是否可滿足制作的潮流；但其中第一和第三個(gè)降低制作成本的因素，并無法藉改進(jìn)芯片與模塊組合的低價(jià)方法來降低制作成本，故大部分研發(fā)改良都集中在改進(jìn)芯片與模塊組合的方法。
請(qǐng)參閱圖1所示，其是現(xiàn)有技術(shù)的使用打線接合(wire bonding)方式將晶粒與基材結(jié)合電性示意圖，其中將晶粒11a的導(dǎo)電面朝上，藉熱耦合的方式以環(huán)氧化物或共熔合金為黏著劑，將晶粒11a以非導(dǎo)電面附著在基材14a上，再利用打線接合的方式以金線12導(dǎo)通晶粒11a與基材14a上導(dǎo)電圖案13a的電性，但此種做法不但較為昂貴，而且需要較嚴(yán)格且昂貴的基材。
再請(qǐng)參閱圖2所示，其是現(xiàn)有技術(shù)的使用覆晶接合(flip-chip bonding)方式將晶粒與基材結(jié)合電性示意圖，將晶粒11b上的焊錫凸塊22對(duì)準(zhǔn)基材14b上的導(dǎo)電圖案13b接合以導(dǎo)通電性，且為避免歐姆接觸(ohmic contact)的現(xiàn)象故需要再加入介電環(huán)氧物21。
通常在低頻(＜100MHz)的電子標(biāo)簽系統(tǒng)應(yīng)用中，導(dǎo)電圖案與晶粒間不需間距，但在高頻(＞400MHz)的電子標(biāo)簽系統(tǒng)應(yīng)用中，導(dǎo)電圖案與晶粒間的間距就很重要，以確保導(dǎo)電圖案與晶粒間不會(huì)有電耦干擾的現(xiàn)象。
綜觀以上所述，現(xiàn)有技術(shù)的芯片封裝方法，至少存在以下缺點(diǎn)
一、其封裝方式復(fù)雜，且需要中間步驟才可完成，故降低制造的速度，增加制作成本。
二、其晶粒與導(dǎo)電圖案間只能一對(duì)一封裝，因而降低封裝的速度。
三、其所需的控制條件較為嚴(yán)苛，例如基材的選用就必須要較高的單價(jià)，進(jìn)而增加所需的制作成本，降低市場(chǎng)的競(jìng)爭(zhēng)力。
四、其芯片封裝的再現(xiàn)性控制因素較為復(fù)雜，故品質(zhì)管理較不易控制。
五、其封裝時(shí)所使用的黏著劑的強(qiáng)度明顯不高，恐有晶粒脫落的疑慮。

發(fā)明內(nèi)容
本發(fā)明的主要目的是提供一種射頻識(shí)別電子標(biāo)簽芯片封裝方法，采用機(jī)械對(duì)準(zhǔn)及直接附著的方式，將晶粒與導(dǎo)電模塊間電性導(dǎo)通，因此不需任何中間步驟即可完成電子標(biāo)簽芯片封裝。
本發(fā)明的次要目的是提供一種射頻識(shí)別電子標(biāo)簽芯片封裝方法，可提供多晶粒對(duì)多導(dǎo)電模塊同時(shí)對(duì)準(zhǔn)封裝完成，以大幅提升封裝速度。
本發(fā)明的另一目的是提供一種射頻識(shí)別電子標(biāo)簽芯片封裝方法，使用激光或超音波接合的方式，來導(dǎo)通晶粒與導(dǎo)電模塊間的電性。
本發(fā)明的又一目的是提供一種射頻識(shí)別電子標(biāo)簽芯片封裝方法，使用光感硬化材料作為黏著劑，以強(qiáng)力牢靠的將晶粒與導(dǎo)電模塊接合。
本發(fā)明的再一目的是提供一種射頻識(shí)別電子標(biāo)簽芯片封裝方法，使用新式的射頻識(shí)別電子標(biāo)簽芯片封裝方法，以降低制造成本。
為達(dá)上述目的，本發(fā)明提供一種射頻識(shí)別電子標(biāo)簽芯片封裝方法，包括將復(fù)數(shù)個(gè)晶粒設(shè)于一下平臺(tái)上，且各該晶粒呈若干個(gè)晶粒帶狀區(qū)塊排列；提供一滾動(dòng)條模塊，其具有數(shù)個(gè)導(dǎo)電模塊，且各該導(dǎo)電模塊具有一導(dǎo)電圖形；將該滾動(dòng)條模塊對(duì)應(yīng)所述的晶粒帶狀區(qū)塊其中之一而設(shè)置；對(duì)準(zhǔn)各該導(dǎo)電模塊的導(dǎo)電圖形與所述晶粒帶狀區(qū)塊的晶粒，將所述晶粒帶狀區(qū)塊的晶粒與各該導(dǎo)電模塊的導(dǎo)電圖形接合封裝。
通過下面結(jié)合附圖的詳細(xì)說明，將會(huì)進(jìn)一步了解本發(fā)明的特征、目的及功能。


圖1是現(xiàn)有技術(shù)的使用打線接合方式將晶粒與基材結(jié)合電性示意圖；圖2是現(xiàn)有技術(shù)的使用覆晶接合方式將晶粒與基材結(jié)合電性示意圖；圖3是本發(fā)明射頻識(shí)別電子標(biāo)簽芯片封裝方法第一較佳實(shí)施例的滾動(dòng)條模塊對(duì)準(zhǔn)射頻識(shí)別電子標(biāo)簽芯片上視示意圖；
圖4是本發(fā)明第一較佳實(shí)施例的滾動(dòng)條模塊對(duì)準(zhǔn)射頻識(shí)別電子標(biāo)簽芯片的部分放大示意圖；圖5A至圖5C是本發(fā)明射頻識(shí)別電子標(biāo)簽芯片封裝方法第一較佳實(shí)施例的剖面放大示意圖；圖6是本發(fā)明射頻識(shí)別電子標(biāo)簽芯片封裝方法第二較佳實(shí)施例的剖面放大示意圖。
附圖標(biāo)記說明11a、11b晶粒；12金線；13a、13b導(dǎo)電圖案；14a、14b基材；21介電環(huán)氧物；22焊錫凸塊；31晶片；310晶粒；32滾動(dòng)條模塊；33導(dǎo)電模塊；34、64導(dǎo)電圖形；35扣鏈齒洞；41、43線距；42補(bǔ)償線距；51上平臺(tái)；52、63下平臺(tái)；53頂針；54、62黏著劑；55光源；61超音波頭；62黏著層。
具體實(shí)施例方式
圖3是本發(fā)明射頻識(shí)別電子標(biāo)簽芯片封裝方法第一較佳實(shí)施例的滾動(dòng)條模塊對(duì)準(zhǔn)射頻識(shí)別電子標(biāo)簽芯片上視示意圖。如圖所示，其中將長(zhǎng)條帶狀的滾動(dòng)條模塊32對(duì)準(zhǔn)已經(jīng)切割成數(shù)個(gè)晶粒(未圖標(biāo))的晶片31，且該滾動(dòng)條模塊32具有數(shù)個(gè)導(dǎo)電模塊33，且各該導(dǎo)電模塊具有一導(dǎo)電圖形34。
圖4是本發(fā)明第一較佳實(shí)施例的滾動(dòng)條模塊對(duì)準(zhǔn)射頻識(shí)別電子標(biāo)簽芯片的部分放大示意圖。如圖所示，其中導(dǎo)電模塊33對(duì)準(zhǔn)晶粒310，且各該導(dǎo)電模塊33具有相對(duì)稱的導(dǎo)電圖形34，各個(gè)晶粒310上設(shè)有焊錫凸塊22(solderbump)，而扣鏈齒洞35(sproket holes)的間距事先設(shè)定好，可用來提供導(dǎo)電模塊33使用機(jī)械方式對(duì)準(zhǔn)晶粒310的定位，因此快速和精確的對(duì)準(zhǔn)定位便完成，且不需光學(xué)感應(yīng)器?？坻滮X洞35也可以提供各該導(dǎo)電模塊33的線距43，故連續(xù)排列的晶粒310間隔亦為線距41，使連續(xù)排列的晶粒310在封裝時(shí)的間距都一致。本發(fā)明還可以計(jì)算補(bǔ)償連續(xù)排列的晶粒310的線距41與各該導(dǎo)電模塊33的線距43，例如晶粒310比標(biāo)準(zhǔn)要求多出1.1mm，且連續(xù)排列的晶粒310有十五個(gè)，各該導(dǎo)電模塊33的線距43為16mm，則可計(jì)算出1.1mm*15＝16.5mm，16.5mm-16mm＝0.5mm，故可設(shè)定出補(bǔ)償線距42，使每次的封裝制造的精準(zhǔn)度維持。而黏著劑54用來接合晶粒310，其可用熱固性黏著劑(curable adhesive)，例如光感硬化劑(photosensitive hardening adhesive)。
圖5A至圖5C所示是本發(fā)明射頻識(shí)別電子標(biāo)簽芯片封裝方法第一較佳實(shí)施例的剖面放大示意圖。其中連續(xù)排列的晶粒310設(shè)于一下平臺(tái)52上，滾動(dòng)條模塊32(參閱圖3)設(shè)于一上平臺(tái)51，且將導(dǎo)電圖形34對(duì)準(zhǔn)晶粒310，利用頂針53將晶粒310頂起與導(dǎo)電圖形34導(dǎo)通電性，接著，再選擇不同的光源55照射，通常黏著劑54使用光感硬化劑，而光源55使用激光來照射使其硬化，但若黏著劑54是紫外光敏感材料，則選用紫外光來照射，但最重要的，黏著劑54必須用非導(dǎo)電材料，最后，移去頂針53；如此重復(fù)以上動(dòng)作便可完成其它的晶粒310封裝。
圖6其本發(fā)明射頻識(shí)別電子標(biāo)簽芯片封裝方法第二較佳實(shí)施例的剖面放大示意圖，其中使用超音波頭61來產(chǎn)生超音波使黏著層62反應(yīng)，以接合設(shè)于下平臺(tái)63上的晶粒310。
綜上所述，本發(fā)明的射頻識(shí)別電子標(biāo)簽芯片封裝方法，可以直接將晶粒與基材封裝完成，而不需拾取與放置的技術(shù)，也不需要較昂貴的基材，而且本發(fā)明可以同時(shí)將很多個(gè)晶粒一起封裝完成，以加快制造的速度，此外，本發(fā)明可選用激光、超音波或紫外光當(dāng)作接合用的光源，以適用于各種不同的需求。
以上所述僅為本發(fā)明的較佳實(shí)施例，不能以此限制本發(fā)明的范圍，容易聯(lián)想得到，諸如使用不同材料的黏著層；或?qū)㈨斸様?shù)量增加等等，本領(lǐng)域熟練技術(shù)人員于領(lǐng)悟本發(fā)明的精神后，皆可想到變化實(shí)施的，凡依本發(fā)明權(quán)利要求所做的均等變化及修飾，仍將不失本發(fā)明的要義所在，亦不脫離本發(fā)明的精神和范圍的，故都應(yīng)視為本發(fā)明的進(jìn)一步實(shí)施。
權(quán)利要求
1.一種射頻識(shí)別電子標(biāo)簽芯片封裝方法，包括以下步驟將復(fù)數(shù)個(gè)晶粒設(shè)于一下平臺(tái)上，且各該晶粒呈若干個(gè)晶粒帶狀區(qū)塊排列；提供一滾動(dòng)條模塊，其具有復(fù)數(shù)個(gè)導(dǎo)電模塊，且各導(dǎo)電模塊具有一導(dǎo)電圖形；將滾動(dòng)條模塊對(duì)應(yīng)所述的晶粒帶狀區(qū)塊其中之一而設(shè)置；對(duì)準(zhǔn)各導(dǎo)電模塊的導(dǎo)電圖形與所述晶粒帶狀區(qū)塊的晶粒，將所述晶粒帶狀區(qū)塊的晶粒與各該導(dǎo)電模塊的導(dǎo)電圖形接合封裝。
2.如權(quán)利要求1所述的射頻識(shí)別電子標(biāo)簽芯片封裝方法，其中所述的封裝方法可補(bǔ)償所述的晶粒與所述的導(dǎo)電模塊接合時(shí)的誤差。
3.如權(quán)利要求1所述的射頻識(shí)別電子標(biāo)簽芯片封裝方法，其中滾動(dòng)條模塊設(shè)于一上平臺(tái)。
4.如權(quán)利要求1所述的射頻識(shí)別電子標(biāo)簽芯片封裝方法，其中上平臺(tái)還包括數(shù)個(gè)扣鏈齒洞(sproket holes)。
5.如權(quán)利要求1所述的射頻識(shí)別電子標(biāo)簽芯片封裝方法，其中下平臺(tái)還包括有至少一頂針(pin)，可同時(shí)將所述晶粒帶狀區(qū)塊的晶粒由該下平臺(tái)移動(dòng)至該上平臺(tái)。
6.如權(quán)利要求1所述的射頻識(shí)別電子標(biāo)簽芯片封裝方法，其中各該晶粒還包括有數(shù)個(gè)焊錫凸塊(solder bump)。
7.如權(quán)利要求1所述的射頻識(shí)別電子標(biāo)簽芯片封裝方法，其中所述的接合采用熱固性黏著劑(curable adhesive)實(shí)施。
8.如權(quán)利要求7所述的射頻識(shí)別電子標(biāo)簽芯片封裝方法，其中所述的熱固性黏著劑可為感光熱固性黏著劑(photosensitive curable adhesive)。
9.如權(quán)利要求1所述的射頻識(shí)別電子標(biāo)簽芯片封裝方法，其中所述的接合為超音波接合。
10.如權(quán)利要求1所述的射頻識(shí)別電接合子標(biāo)簽芯片封裝方法，其中所述的接合通過雷射光接合。
11.如權(quán)利要求1所述的射頻識(shí)別電接合子標(biāo)簽芯片封裝方法，其中所述的接合通過紫外光接合。
12.如權(quán)利要求1所述的射頻識(shí)別電子標(biāo)簽芯片封裝方法，其中滾動(dòng)條模塊為長(zhǎng)條帶狀。
全文摘要
本發(fā)明公開了一種射頻識(shí)別電子標(biāo)簽芯片封裝方法，包括有將數(shù)個(gè)晶粒設(shè)于一下平臺(tái)上，且各該晶粒呈若干個(gè)晶粒帶狀區(qū)塊排列；提供一滾動(dòng)條模塊，其具有復(fù)數(shù)個(gè)導(dǎo)電模塊，且各該導(dǎo)電模塊具有一導(dǎo)電圖形；將該滾動(dòng)條模塊對(duì)應(yīng)所述的晶粒帶狀區(qū)塊其中之一而設(shè)置；對(duì)準(zhǔn)各該導(dǎo)電模塊的導(dǎo)電圖形與所述晶粒帶狀區(qū)塊的晶粒，將所述晶粒帶狀區(qū)塊的晶粒與各該導(dǎo)電模塊的導(dǎo)電圖形接合封裝。本發(fā)明還可直接補(bǔ)償所述的晶粒與所述的導(dǎo)電模塊接合時(shí)的誤差。
文檔編號(hào)G06K19/077GK1674046SQ20041000629
公開日2005年9月28日 申請(qǐng)日期2004年3月23日 優(yōu)先權(quán)日2004年3月23日
發(fā)明者布魯斯·羅圣尼 申請(qǐng)人:艾迪訊科技股份有限公司