專利名稱：用于i的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種用于I2C總線電器的預(yù)調(diào)讀寫裝置，具體地說，涉及一種通用性強(qiáng)、可隨機(jī)讀寫的讀寫裝置，適用于I2C總線彩電或其他I2C總線電器的預(yù)調(diào)。
背景技術(shù)：
目前，串行I2C總線技術(shù)在電器的機(jī)芯上已得到了廣泛應(yīng)用，它在縮短開發(fā)周期、簡(jiǎn)化電路、提高可靠性及批量生產(chǎn)時(shí)自動(dòng)調(diào)試等方面起著相當(dāng)積極的作用，例如在彩電機(jī)芯上的應(yīng)用；彩電機(jī)芯開始工作時(shí)，主控器件通過數(shù)據(jù)(SDA)和時(shí)鐘(SCL)兩根I2C線將預(yù)先存儲(chǔ)在調(diào)試器的E2PROM中的參數(shù)讀出，再由主控器件直接D/A或通過I2C總線將數(shù)據(jù)送往高頻調(diào)諧器、解碼、伴音、場(chǎng)IC及相關(guān)輔助電路進(jìn)行模擬或邏輯控制，批量生產(chǎn)調(diào)試時(shí)只要操作調(diào)試遙控器，主控器件即適時(shí)地將調(diào)試數(shù)據(jù)送往各個(gè)I2C模塊單元，結(jié)束了以往非總線電路通過手動(dòng)調(diào)電位器調(diào)試的歷史。但批量生產(chǎn)調(diào)試時(shí)，如果調(diào)試器的E2PROM中初始參數(shù)設(shè)置不當(dāng)，數(shù)據(jù)偏離標(biāo)準(zhǔn)太遠(yuǎn)或雜亂無章，會(huì)導(dǎo)致調(diào)試時(shí)間大大延長(zhǎng)，甚至?xí)绊懙秸{(diào)試質(zhì)量，I2C總線在生產(chǎn)調(diào)試環(huán)節(jié)中的優(yōu)勢(shì)不能得到發(fā)揮。這就需要制作一個(gè)標(biāo)準(zhǔn)母片，再將標(biāo)準(zhǔn)母片中的數(shù)據(jù)復(fù)制到被調(diào)試設(shè)備的各個(gè)I2C模塊單元。目前各大彩電生產(chǎn)廠商處理該問題的方案是將母片(提供批量記憶的E2PROM初始數(shù)據(jù)源)分為三類，一為設(shè)計(jì)母片，即僅提供保證彩電機(jī)芯能正常開機(jī)的初始數(shù)據(jù)；二為功能母片，即在設(shè)計(jì)母片基礎(chǔ)上配置有根據(jù)不同訂單要求機(jī)芯所具有的特別功能的數(shù)據(jù)，為非生產(chǎn)調(diào)試數(shù)據(jù)；三為統(tǒng)稱配管母片，在功能母片基礎(chǔ)上，綜合考慮生產(chǎn)各調(diào)試環(huán)節(jié)所需最佳數(shù)據(jù)，即增加生產(chǎn)調(diào)試數(shù)據(jù)，該初始數(shù)據(jù)要保證一二關(guān)鍵數(shù)據(jù)的基礎(chǔ)上，綜合物料匹配(包括顯象管、高壓包、高頻頭及相關(guān)配合電路)決定調(diào)試數(shù)據(jù)。但目前的處理方法有如下弊端1)工作量相當(dāng)大，因?yàn)楝F(xiàn)有技術(shù)中不同類別的被調(diào)試設(shè)備要求不同的存儲(chǔ)母片，同一類別不同要求訂單、不同配管、不同電路匹配的被調(diào)試設(shè)備也要求有不同的存儲(chǔ)母片，往往一種被調(diào)試設(shè)備由于配不同物料，而出現(xiàn)一兩百種母片，給母片的制作、管理和使用帶來很大的麻煩和可靠性問題；2)只能將整個(gè)存儲(chǔ)器數(shù)據(jù)進(jìn)行全復(fù)制。我們最終的操作對(duì)象是改變“待調(diào)試設(shè)備中的I2C存儲(chǔ)器”中的數(shù)據(jù)，典型應(yīng)用中即彩電機(jī)芯上所使用的存儲(chǔ)器，而在實(shí)際應(yīng)用中，存儲(chǔ)器中只有部分?jǐn)?shù)據(jù)要改動(dòng)，其它數(shù)據(jù)是不能改變的?，F(xiàn)有的這種做法同時(shí)覆蓋了不該覆蓋的地址單元，如由于有些地址單元內(nèi)放有彩電機(jī)芯搜臺(tái)完成的數(shù)據(jù)(頻段信息、調(diào)諧電壓數(shù)據(jù)、圖象伴音制式等數(shù)據(jù))，全部覆蓋的方案使搜臺(tái)的過程將前功盡棄，需要再搜臺(tái)，造成重復(fù)操作，不利于提高生產(chǎn)效率。

發(fā)明內(nèi)容
本實(shí)用新型的主要目的是提供一種通用性強(qiáng)、可隨機(jī)讀寫的用于I2C總線彩電預(yù)調(diào)的讀寫裝置。
本實(shí)用新型的次一目的是提供一種適時(shí)保護(hù)、不易誤寫入的用于I2C總線彩電預(yù)調(diào)的讀寫裝置。
為實(shí)現(xiàn)上述目的，本實(shí)用新型提出的一種用于I2C總線彩電的預(yù)調(diào)讀寫裝置，包括用于與被調(diào)試設(shè)備的存儲(chǔ)器相連的接口5、微處理器3和存儲(chǔ)器4，所述微處理器3為具有I2C總線功能的處理單元，并通過I2C總線分別與用于與被調(diào)試設(shè)備的存儲(chǔ)器相連的接口5和預(yù)調(diào)讀寫裝置的存儲(chǔ)器4相連，所述微處理器3中嵌入有讀寫程序，用于響應(yīng)被調(diào)試設(shè)備類別的信號(hào)，對(duì)所述存儲(chǔ)器4所存儲(chǔ)的多種被調(diào)試設(shè)備的地址數(shù)據(jù)進(jìn)行選擇并校驗(yàn)，并按照所選擇的開放地址在存儲(chǔ)器4和被調(diào)試設(shè)備的存儲(chǔ)器之間進(jìn)行數(shù)據(jù)的讀寫。
為方便地址的查找，本實(shí)用新型還包括三個(gè)雙向開關(guān)SW3、SW4、SW5，所述三個(gè)雙向開關(guān)SW3、SW4、SW5的一端通過開關(guān)切換分別連接直流電壓源和地，另一端連接微處理器3的三個(gè)輸入端，用于將形成的數(shù)字信號(hào)組合輸入到微處理器3中。以確定入口地址，從而確定預(yù)調(diào)讀寫裝置的存儲(chǔ)器4的開放地址。
所述I2C總線為兩路，第一路I2C總線1與預(yù)調(diào)讀寫裝置的存儲(chǔ)器4相連，第二路I2C總線2與用于與被調(diào)試設(shè)備的存儲(chǔ)器相連的接口5相連。
為了防止存儲(chǔ)器被誤寫入，本實(shí)用新型還包括用于進(jìn)行高低電平切換的切換開關(guān)SW2，微處理器3響應(yīng)切換開關(guān)SW2的高低電平信號(hào)，對(duì)讀和寫操作進(jìn)行選擇。所述切換開關(guān)SW2為雙刀開關(guān)，預(yù)調(diào)讀寫裝置的存儲(chǔ)器4同時(shí)響應(yīng)切換開關(guān)SW2的高低電平信號(hào)，對(duì)允許寫入和禁止寫入的操作進(jìn)行與讀和寫相對(duì)應(yīng)的選擇。
為數(shù)據(jù)的安全其起見，所述預(yù)調(diào)讀寫裝置的存儲(chǔ)器4包括用于存儲(chǔ)地址數(shù)據(jù)的地址存儲(chǔ)器6和用于存儲(chǔ)標(biāo)準(zhǔn)數(shù)據(jù)的數(shù)據(jù)存儲(chǔ)器7，分別通過I2C總線1與微處理器3相連。
本實(shí)用新型的有益效果是(1)通用性強(qiáng)。本實(shí)用新型的通用性表現(xiàn)在一個(gè)母片存儲(chǔ)器可以存儲(chǔ)多種被調(diào)試設(shè)備類別的標(biāo)準(zhǔn)數(shù)據(jù)，并能準(zhǔn)確找到存儲(chǔ)地址。通過設(shè)定一組數(shù)字信號(hào)代表被調(diào)試設(shè)備的類別，將這組數(shù)字信號(hào)輸入到微處理器中，由于微處理器中嵌入有讀寫程序，可根據(jù)數(shù)字信號(hào)組合確定入口地址，從預(yù)調(diào)讀寫裝置的地址存儲(chǔ)器中讀取校驗(yàn)地址和校驗(yàn)數(shù)據(jù)并與被調(diào)試設(shè)備的該地址內(nèi)的數(shù)據(jù)進(jìn)行比較，防止人為誤設(shè)置數(shù)字組合信號(hào)，如果正確，證明所選的入口地址正確，再?gòu)脑摰刂反鎯?chǔ)器入口地址開始的單元讀取待調(diào)試設(shè)備的開放地址數(shù)據(jù)。本實(shí)用新型依靠入口地址和開放地址，從而保證了一個(gè)母片存儲(chǔ)器內(nèi)可存儲(chǔ)多種被調(diào)試設(shè)備類別的標(biāo)準(zhǔn)數(shù)據(jù)，并能準(zhǔn)確找到存儲(chǔ)地址。不須配備大量的存儲(chǔ)芯片，降低了管理成本和操作難度。
(2)可隨機(jī)讀寫。與現(xiàn)有的數(shù)據(jù)訪問都是整個(gè)存儲(chǔ)器或連續(xù)單元相比，本實(shí)用新型則是根據(jù)所調(diào)試設(shè)備的實(shí)際情況，將需要預(yù)調(diào)的地址按照母片制作協(xié)議預(yù)先編輯到預(yù)調(diào)讀寫裝置的存儲(chǔ)器中，在預(yù)調(diào)讀寫時(shí)，先確定入口地址再確定預(yù)調(diào)讀寫裝置的存儲(chǔ)器的相應(yīng)的開放地址，而只需要訪問開放的地址，不需要訪問整個(gè)存儲(chǔ)器。情況變化后，開放地址又可以隨機(jī)編輯。由于開放地址可以隨機(jī)編輯，故讀寫也根據(jù)開放的地址不同變成隨機(jī)的。與現(xiàn)有的將全部存儲(chǔ)器的數(shù)據(jù)進(jìn)行全復(fù)制相比，本實(shí)用新型對(duì)于不需要改變數(shù)據(jù)的存儲(chǔ)器的地址不予編輯，即在預(yù)調(diào)讀寫裝置的存儲(chǔ)器的開放地址中沒有該存儲(chǔ)器的地址，所以在預(yù)調(diào)讀寫時(shí)不會(huì)訪問該存儲(chǔ)器的相關(guān)單元。從而避免了重復(fù)的操作，提高了工作效率。
(3)防止誤寫入。由于本實(shí)用新型在向預(yù)調(diào)讀寫裝置的存儲(chǔ)器中寫入標(biāo)準(zhǔn)數(shù)據(jù)時(shí)，預(yù)調(diào)讀寫裝置的存儲(chǔ)器被設(shè)定允許寫入，在從預(yù)調(diào)讀寫裝置的存儲(chǔ)器中讀出標(biāo)準(zhǔn)數(shù)據(jù)向被調(diào)試設(shè)備的存儲(chǔ)器寫入時(shí)，預(yù)調(diào)讀寫裝置的存儲(chǔ)器被設(shè)定禁止寫入，從而為存放標(biāo)準(zhǔn)數(shù)據(jù)的存儲(chǔ)器進(jìn)行適時(shí)保護(hù)，防止誤操作而刪除標(biāo)準(zhǔn)數(shù)據(jù)。
本實(shí)用新型的特征及優(yōu)點(diǎn)將通過實(shí)施例結(jié)合附圖進(jìn)行詳細(xì)說明。


圖1表示本實(shí)用新型的原理方框圖。
圖2表示本實(shí)用新型的最佳實(shí)施例的電路圖。
圖3表示圖2電路圖中顯示電路的具體電路圖。
圖4表示本實(shí)用新型的流程圖1。
圖5表示本實(shí)用新型的流程圖2。
具體實(shí)施方式
如圖1所示的本實(shí)用新型的原理方框圖，包括用于與被調(diào)試設(shè)備的存儲(chǔ)器相連的接口5、微處理器3和存儲(chǔ)器4，所述微處理器3為具有I2C總線功能的處理單元，并通過I2C總線分別與用于與被調(diào)試設(shè)備的存儲(chǔ)器相連的接口5和預(yù)調(diào)讀寫裝置的存儲(chǔ)器4相連，所述微處理器3中嵌入有讀寫程序，用于響應(yīng)被調(diào)試設(shè)備類別的信號(hào)，對(duì)所述存儲(chǔ)器4所存儲(chǔ)的多種被調(diào)試設(shè)備的地址數(shù)據(jù)進(jìn)行選擇并校驗(yàn)，并按照所選擇的開放地址在存儲(chǔ)器4和被調(diào)試設(shè)備的存儲(chǔ)器之間進(jìn)行數(shù)據(jù)的讀寫。
其中所述微處理器3中包含有轉(zhuǎn)換裝置，用于完成模擬I2C總線，即把I2C總線格式的通訊協(xié)議轉(zhuǎn)換為微處理器可識(shí)別的格式。
所述I2C總線可以為兩路，第一路I2C總線1與預(yù)調(diào)讀寫裝置的存儲(chǔ)器4相連，第二路I2C總線2與用于與被調(diào)試設(shè)備的存儲(chǔ)器相連的接口5相連。
所述預(yù)調(diào)讀寫裝置的存儲(chǔ)器4可以是一個(gè)存儲(chǔ)器，也可以是兩個(gè)存儲(chǔ)器，即一個(gè)是地址存儲(chǔ)器，一個(gè)是數(shù)據(jù)存儲(chǔ)器。
如圖2所示為本實(shí)用新型的最佳實(shí)施例，微處理器3為具有I2C總線功能的AT89C51單片機(jī)，由第一晶振X1兩端分別串聯(lián)第六電容C06、第七C07后接地，組成晶振電路，由第一晶振X1的兩端輸入到微處理器第18和19腳為其提供工作時(shí)鐘，由第五電容C05串聯(lián)第一電阻R01提供開機(jī)自動(dòng)復(fù)位信號(hào)，第一開關(guān)K1順序串聯(lián)第二電阻R02及R01構(gòu)成手動(dòng)復(fù)位電路供系統(tǒng)異常需復(fù)位時(shí)用。AT89C51微處理器的SDA0腳和SCL0腳通過I2C總線1與地址存儲(chǔ)器6和數(shù)據(jù)存儲(chǔ)器7，第八電阻R08和第九電阻R09一端接VCC電源，分別為微處理器的SDA0腳和SCL0腳上拉電阻。AT89C51微處理器的SDA1腳和SCL1腳通過I2C總線2連接到與被調(diào)試設(shè)備的存儲(chǔ)器相連的接口5，第十二電阻R12和第十一電阻R11一端接VCC電源，分別為微處理器的SDA1腳和SCL1腳上拉電阻。此時(shí)地址存儲(chǔ)器6中預(yù)先存放有被調(diào)試設(shè)備開放項(xiàng)目對(duì)應(yīng)的地址，數(shù)據(jù)存儲(chǔ)器7用于放各地址內(nèi)的對(duì)應(yīng)數(shù)據(jù)。被調(diào)試設(shè)備開放項(xiàng)目對(duì)應(yīng)的地址可根據(jù)實(shí)際情況進(jìn)行隨機(jī)設(shè)計(jì)，在按照母片制作協(xié)議將開放地址隨機(jī)編輯到地址存儲(chǔ)器6中。
為便于設(shè)定被調(diào)試設(shè)備的類別，本實(shí)用新型還包括構(gòu)成被調(diào)試設(shè)備類別的設(shè)定開關(guān)的三個(gè)雙向開關(guān)SW3、SW4和SW5，其一端通過開關(guān)切換選擇接地或接VCC電源，三個(gè)雙向開關(guān)SW3、SW4和SW5的另一端分別輸入到AT89C51微處理器，每個(gè)雙向開關(guān)有“0”、“1”兩種狀態(tài)，三個(gè)雙向開關(guān)共有23＝8種狀態(tài)，即通過三個(gè)雙向開關(guān)的切換，可設(shè)定8種被調(diào)試設(shè)備類別，在地址存儲(chǔ)器6和數(shù)據(jù)存儲(chǔ)器7中可同時(shí)存儲(chǔ)8種被調(diào)試設(shè)備的數(shù)據(jù)，AT89C51微處理器根據(jù)該設(shè)定計(jì)算該被調(diào)試設(shè)備的地址或數(shù)據(jù)存放單元的入口參數(shù)。為了顯示被調(diào)試設(shè)備的類別，三個(gè)雙向開關(guān)SW3、SW4和SW5的另一端還分別輸入到一個(gè)顯示電路11，顯示電路11包括一個(gè)3-8譯碼器12和LED顯示電路13，如圖3所示，開關(guān)SW3-SW5輸入的8種狀態(tài)輸入到3-8譯碼器12的A、B、C端，此時(shí)一種狀態(tài)對(duì)應(yīng)Y0-Y7的一種低電平輸出，即控制由限流電阻R15-R30、三極管Q1-Q8、發(fā)光二極管LED04-LED11構(gòu)成8種狀態(tài)的輸出顯示電路，一種狀態(tài)對(duì)應(yīng)其中一個(gè)LED燈亮，其它燈滅。
為了切換預(yù)調(diào)讀寫裝置的讀寫狀態(tài)和進(jìn)行與讀寫狀態(tài)相應(yīng)的寫保護(hù)，本實(shí)用新型還包括雙刀開關(guān)SW2，雙刀開關(guān)SW2的第一刀14的一端連接微處理器，另一端通過開關(guān)的切換連接地或VCC電源，雙刀開關(guān)SW2的第二刀15的一端連接數(shù)據(jù)存儲(chǔ)器7，另一端通過開關(guān)的切換連接地或VCC電源。當(dāng)雙刀開關(guān)SW2的第一刀13打到高電平、同時(shí)雙刀開關(guān)SW2的第二刀15打到低電平，即為讀模式，此時(shí)數(shù)據(jù)存儲(chǔ)器7處于允許寫入的狀態(tài)，微處理器的P2.1端識(shí)別高電平為讀模式。當(dāng)雙刀開關(guān)SW2的第一刀14打到低電平、同時(shí)雙刀開關(guān)SW2的第二刀15打到高電平，即為寫模式，此時(shí)數(shù)據(jù)存儲(chǔ)器7處于禁止寫入的狀態(tài)。
本實(shí)用新型還包括有全寫復(fù)制功能，雙刀開關(guān)SW1用于工作方式選擇，雙刀開關(guān)SW1的第一刀16連接微處理器，另一端通過開關(guān)的切換連接地或VCC電源，雙刀開關(guān)SW1的第二刀17的一端連接數(shù)據(jù)存儲(chǔ)器7，另一端通過開關(guān)的切換連接地或微處理器的SDA0腳。微處理器的P2.0端識(shí)別低電平為“全寫”方式。當(dāng)雙刀開關(guān)SW1的第一刀16打到低電平、同時(shí)雙刀開關(guān)SW1的第二刀17也打到低電平，即為全寫模式，此時(shí)將地址存儲(chǔ)器6內(nèi)的全部地址所對(duì)應(yīng)的數(shù)據(jù)存儲(chǔ)器中的全部數(shù)據(jù)復(fù)制到I2C總線2上的被調(diào)試設(shè)備的存儲(chǔ)器中。同時(shí)雙刀開關(guān)SW1斷開數(shù)據(jù)存儲(chǔ)器7的時(shí)鐘(SDA)端，以保證I2C總線1上的地址存儲(chǔ)器可以兼容所有容量存儲(chǔ)器。同理微處理器的P2.0端識(shí)別高電平為“預(yù)調(diào)”方式。
本實(shí)用新型還包括裝置的工作狀態(tài)適時(shí)顯示電路，由微處理器的P1.1、P1.2、P1.3控制三路LED顯示電路完成，由發(fā)光二極管LED01指示出錯(cuò)、發(fā)光二極管LED02指示等待開始、發(fā)光二極管LED03指示本次操作成功。
實(shí)際應(yīng)用時(shí)，將與被調(diào)試設(shè)備的存儲(chǔ)器相連的接口5連接被調(diào)試設(shè)備的具有I2C總線功能的IC模塊，設(shè)定各開關(guān)，是預(yù)調(diào)讀寫裝置開始工作，其工作流程如圖4、5所示。
權(quán)利要求1.一種用于I2C總線電器的預(yù)調(diào)讀寫裝置，包括用于與被調(diào)試設(shè)備的存儲(chǔ)器相連的接口(5)、微處理器(3)和存儲(chǔ)器(4)，其特征在于所述微處理器(3)為具有I2C總線功能的處理單元，并通過I2C總線分別與用于與被調(diào)試設(shè)備的存儲(chǔ)器相連的接口(5)和預(yù)調(diào)讀寫裝置的存儲(chǔ)器相連，所述微處理器(3)中嵌入有讀寫程序，用于響應(yīng)被調(diào)試設(shè)備類別的信號(hào)，對(duì)所述存儲(chǔ)器(4)所存儲(chǔ)的多種被調(diào)試設(shè)備的地址數(shù)據(jù)進(jìn)行選擇并校驗(yàn)，并按照所選擇的開放地址在存儲(chǔ)器(4)和被調(diào)試設(shè)備的存儲(chǔ)器之間進(jìn)行數(shù)據(jù)的讀寫。
2.如權(quán)利要求1所述的預(yù)調(diào)讀寫裝置，其特征在于所述微處理器(3)中包含有轉(zhuǎn)換裝置，用于完成模擬I2C總線。
3.如權(quán)利要求1所述的預(yù)調(diào)讀寫裝置，其特征在于還包括三個(gè)雙向開關(guān)(SW3、SW4、SW5)，所述三個(gè)雙向開關(guān)(SW3、SW4、SW5)的一端通過開關(guān)切換分別連接直流電壓源和地，另一端連接微處理器(3)的三個(gè)輸入端，用于將形成的代表被調(diào)試設(shè)備類別的數(shù)字信號(hào)組合輸入到微處理器(3)中。
4.如權(quán)利要求3所述的預(yù)調(diào)讀寫裝置，其特征在于所述I2C總線為兩路，第一路I2C總線(1)與預(yù)調(diào)讀寫裝置的存儲(chǔ)器(4)相連，第二路I2C總線(2)與用于與被調(diào)試設(shè)備的存儲(chǔ)器相連的接口(5)相連。
5.如權(quán)利要求4所述的預(yù)調(diào)讀寫裝置，其特征在于所述預(yù)調(diào)讀寫裝置的存儲(chǔ)器(4)包括用于存儲(chǔ)地址數(shù)據(jù)的地址存儲(chǔ)器(6)和用于存儲(chǔ)標(biāo)準(zhǔn)數(shù)據(jù)的數(shù)據(jù)存儲(chǔ)器(7)，分別通過I2C總線(1)與微處理器(3)相連。
6.如權(quán)利要求5所述的預(yù)調(diào)讀寫裝置，其特征在于還包括用于進(jìn)行高低電平切換的切換開關(guān)(SW2)，微處理器(3)響應(yīng)切換開關(guān)(SW2)的高低電平信號(hào)，對(duì)讀和寫操作進(jìn)行選擇。
7.如權(quán)利要求6所述的預(yù)調(diào)讀寫裝置，其特征在于所述切換開關(guān)(SW2)為雙刀開關(guān)，數(shù)據(jù)存儲(chǔ)器(7)響應(yīng)切換開關(guān)(SW2)的高低電平信號(hào)，對(duì)允許寫入和禁止寫入的操作進(jìn)行與讀和寫相對(duì)應(yīng)的選擇。
8.如權(quán)利要求1所述的預(yù)調(diào)讀寫裝置，其特征在于還包括用于切換“全寫”和“預(yù)調(diào)”工作模式的雙刀開關(guān)(SW1)，處理單元(3)響應(yīng)切換開關(guān)(SW1)的高低電平信號(hào)，對(duì)全寫和預(yù)調(diào)模式進(jìn)行選擇。
專利摘要本實(shí)用新型提出了一種用于I
文檔編號(hào)G06F12/14GK2682492SQ200320114450
公開日2005年3月2日 申請(qǐng)日期2003年11月1日 優(yōu)先權(quán)日2003年11月1日
發(fā)明者吳偉, 楊軍治, 王勇 申請(qǐng)人:深圳創(chuàng)維－Rgb電子有限公司