專利名稱：傳輸控制信號(hào)的電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種傳輸控制信號(hào)的電路，尤其涉及一種使用串行ATA接口的接地引腳傳輸控制信號(hào)的電路。
背景技術(shù)：
因?yàn)閭鹘y(tǒng)并行ATA接口的低傳輸速度，采用并行ATA接口的存儲(chǔ)系統(tǒng)如硬盤漸漸成為目前PC系統(tǒng)的瓶頸，而串行ATA(Serial ATA)接口的出現(xiàn)有望解決這一問(wèn)題。與傳統(tǒng)并行ATA接口相比，串行ATA接口的數(shù)據(jù)傳輸率更高，在SATA1.0標(biāo)準(zhǔn)中就能達(dá)到150MB/s的數(shù)據(jù)傳輸率，這比并行ATA/133所能提供的最高數(shù)據(jù)傳輸率還略高一籌，而串行ATA最終將實(shí)現(xiàn)存儲(chǔ)系統(tǒng)數(shù)據(jù)傳輸率為600MB/s。另外，串行ATA接口在系統(tǒng)的復(fù)雜程度上較并行ATA接口降低，其只需4引腳或7引腳即可完成工作，且串行ATA接口的可擴(kuò)展能力大為增強(qiáng)。
在產(chǎn)品的使用中，有時(shí)需要判斷某一總線是否被利用，如硬盤是否被接上使用，傳統(tǒng)方法一般是采用并行ATA中規(guī)定的備用引腳或沒(méi)有使用到的引腳來(lái)采集該判斷信號(hào)。但是，隨著串行ATA接口引腳數(shù)量的減少，則需要采用額外的傳輸線來(lái)傳輸該判斷信號(hào)，這無(wú)疑增加了設(shè)計(jì)成本。

發(fā)明內(nèi)容本發(fā)明所要解決的技術(shù)問(wèn)題在于提供一種傳輸控制信號(hào)的電路，以避免采用額外的傳輸線傳輸控制信號(hào)。
本發(fā)明所采用的技術(shù)方案為提供一種傳輸控制信號(hào)的電路，該電路包括一輸入端，該輸出入端與一串行ATA接口連接器的接地引腳相連，且直接連接有一高電平；一PNP三極管，該P(yáng)NP三極管的基極與該輸入端之間串接有一電阻R1，且其發(fā)射極通過(guò)一電阻R4與直流電源串接；第一NPN三極管，該第一NPN三極管的基極與前述的PNP三極管發(fā)射極之間串接一電阻R2，且其集電極通過(guò)一電阻R5與直流電源串接；第二NPN三極管，該第二NPN三極管的基極與前述的第一NPN三極管集電極之間串接一電阻R3，且該第二NPN三極管的集電極通過(guò)一電阻R6與直流電源串接；一輸出端，其分別連接有第二NPN三極管的集電極及一控制器，其可輸出高電平信號(hào)或低電平信號(hào)至該控制器；其中，該輸入端與該輸出端通過(guò)一導(dǎo)線短接，且PNP三極管的集電極、第一NPN三極管的發(fā)射極與第二NPN三極管的發(fā)射極均接地。
另外，在本發(fā)明中，其中的PNP三極管、第一NPN三極管及第二NPN三極管均僅工作于截止區(qū)或飽和區(qū)。
其中電阻R1、R2與R3的阻值均為1K歐姆，電阻R4、R5與R6的阻值均為100K歐姆。
其中，所述的ATA接口連接器可以讓一硬盤在其上進(jìn)行熱插拔。
其中，該控制器為一可編程微處理器，其可根據(jù)接收自上述輸出端的信號(hào)準(zhǔn)位的高低，判斷該硬盤是否連接在該ATA接口連接器上。
利用本發(fā)明所提供的電路，無(wú)需額外的傳輸線，即可在串行ATA接口中將原用來(lái)作為接地的引腳轉(zhuǎn)換用于傳輸控制信號(hào)，節(jié)省了設(shè)計(jì)成本，并可保證信號(hào)的傳輸品質(zhì)。

圖1是本發(fā)明傳輸控制信號(hào)的電路的實(shí)施環(huán)境示意圖。
具體實(shí)施方式請(qǐng)參閱圖1，是本發(fā)明使用串行ATA接口的接地引腳傳輸控制信號(hào)的電路的實(shí)施環(huán)境示意圖。
其中，背板1是整個(gè)動(dòng)作控制及反應(yīng)的地方，其上包括有一控制器10，一控制電路11及第一連接器12。碟板2上面有第二連接器20，它負(fù)責(zé)連接硬盤21，并作為硬盤21與背板1的傳輸接口，硬盤21可以在其上進(jìn)行熱插拔。在本發(fā)明中，第一連接器12與第二連接器20為互相配合的串行ATA接口規(guī)格的連接器，這些ATA接口連接器均包括有4個(gè)數(shù)據(jù)傳輸引腳(引腳2、引腳3、引腳5及引腳6)及三個(gè)接地引腳(引腳1、引腳4及引腳7)。故背板1與碟板2之間的連接，可以通過(guò)串行ATA排線來(lái)連接，也可以通過(guò)第一連接器12與第二連接器20的相互連接來(lái)實(shí)現(xiàn)?？刂齐娐?1連接在第一連接器12與控制器10之間，其輸入端(記為A點(diǎn))與第一連接器12的一接地引腳相連，該接地引腳一般為第一連接器12的三個(gè)接地引腳中的任一引腳，而其輸出端(記為B點(diǎn))與控制器10相連。該控制器10為一個(gè)可編程的微處理器，其可接收控制電路11輸出的信號(hào)，并可根據(jù)該接收信號(hào)準(zhǔn)位的高低，判斷硬盤是否已接至第二連接器20上。
其中控制電路11的電路原理圖如圖1虛線框中所示。該控制電路是利用三極管的開(kāi)關(guān)效應(yīng)來(lái)實(shí)現(xiàn)的。下面對(duì)其連接關(guān)系及原理說(shuō)明如下本實(shí)施例中采用了三個(gè)三極管，其中一個(gè)為PNP管Q1，另二個(gè)為NPN管Q2及Q3。在Q1的基極與第一連接器12的接地引腳之間串接有一分流電阻R1；Q1的發(fā)射極與Q2的基極之間串接有一分流電阻R2；在Q2的集電極與Q3基極之間串接有一分流電阻R3；Q3的集電極作為輸出端與控制器10連接。Q3與Q2的發(fā)射極、Q1的集電極分別接地。Q1的發(fā)射極通過(guò)一電阻R4、Q2的集電極通過(guò)一電阻R5、Q3的集電極通過(guò)一電阻R6均與一+5伏直流電源串接。在該控制電路11的輸入端A點(diǎn)與一高電平(+5伏)連接，并將該輸入端A點(diǎn)與控制電路11的輸出端B點(diǎn)通過(guò)一導(dǎo)線直接短接。
在本發(fā)明中利用了三極管分別工作于飽和區(qū)及截止區(qū)的開(kāi)關(guān)效應(yīng)。其中對(duì)R1～R6的取值需滿足使Q3、Q2及Q1僅可工作于飽和區(qū)及截止區(qū)兩種狀態(tài)，在本實(shí)施例中，R1、R2及R3均選用1K歐姆的電阻，R4、R5及R6均選用100K歐姆的電阻。當(dāng)硬盤21沒(méi)有與第二連接器20連接時(shí)，則此時(shí)地信號(hào)將因?yàn)樯侠娮?，則在A點(diǎn)得到一高電平，故在B點(diǎn)亦獲得一高電平，并輸出該高電平給控制器10；同時(shí)因?yàn)锳點(diǎn)為高電平，則Q1工作于截止區(qū)、Q2工作于飽和區(qū)、Q3工作于截止區(qū)，所以此時(shí)在Q3的集電極端輸出為一+5伏的高電平。當(dāng)硬盤21與第二連接器20連接時(shí)，則在A點(diǎn)由于獲得一地信號(hào)而處于低電平，則通過(guò)短接導(dǎo)線，在B點(diǎn)亦獲得一低電平，輸出給控制器10；同時(shí)因?yàn)锳點(diǎn)的低電平，則使Q1工作于飽和區(qū)，Q2工作于截止區(qū)，Q3工作于飽和區(qū)，Q3的集電極與發(fā)射極相當(dāng)于導(dǎo)通，則在Q3的集電極獲得一個(gè)小于0.2伏的穩(wěn)定低電平。同理當(dāng)把硬盤21從第二連接器20上拔除時(shí)，控制器10同樣可以獲得一個(gè)高電平。所以，當(dāng)控制器10獲得信號(hào)為高準(zhǔn)位時(shí)，則可判斷硬盤21未與第二連接器20連接；當(dāng)控制器獲得信號(hào)為低準(zhǔn)位時(shí)，則可判斷硬盤21已與第二連接器20連接。
在本實(shí)施例中，將串行ATA接口中原作為接地的腳位轉(zhuǎn)換用于傳輸控制信號(hào)，控制器10可以通過(guò)其所獲得的信號(hào)準(zhǔn)位的高低，來(lái)判斷碟板2中硬盤21是否已接上第二連接器20。同時(shí)，當(dāng)硬盤21接上時(shí)，該接地引腳又可以扮演原來(lái)的角色，而該控制線路的加入并不破壞此一原則，故可保證優(yōu)良的信號(hào)品質(zhì)。這樣無(wú)需通過(guò)額外的傳輸線即可判斷該硬盤21是否已被接上使用，無(wú)疑節(jié)省了設(shè)計(jì)成本。
權(quán)利要求
1.一種傳輸控制信號(hào)的電路，其包括一輸入端，該輸出入端與一串行ATA接口連接器的一接地引腳相連，且直接與一高電平相連；一PNP三極管，該P(yáng)NP三極管的基極與輸入端之間串接有一第一電阻，且該P(yáng)NP三極管的發(fā)射極通過(guò)一第四電阻與直流電源串接；其特征在于該電路還包括有第一NPN三極管，該第一NPN三極管的基極與前述的PNP三極管發(fā)射極之間串接一第二電阻，且該第一NPN三極管的集電極通過(guò)一第五電阻與直流電源串接；第二NPN三極管，該第二NPN三極管的基極與前述的第一NPN三極管集電極之間串接一第三電阻，且該第二NPN三極管的集電極通過(guò)一第六電阻與直流電源串接；一輸出端，其分別連接有第二NPN三極管的集電極及一控制器，其可輸出高電平信號(hào)或低電平信號(hào)至該控制器；其中，該輸入端與該輸出端通過(guò)一導(dǎo)線短接，且PNP三極管的集電極、第一NPN三極管的發(fā)射極與第二NPN三極管的發(fā)射極分別接地。
2.如權(quán)利要求1所述的傳輸控制信號(hào)的電路，其特征在于其中輸出入端可與所述ATA接口連接器的任一接地引腳相連。
3.如權(quán)利要求1所述的傳輸控制信號(hào)的電路，其特征在于PNP三極管、第一NPN三極管及第二NPN三極管均僅工作于截止區(qū)或飽和區(qū)。
4.如權(quán)利要求1所述的傳輸控制信號(hào)的電路，其特征在于第一電阻、第二電阻與第三電阻的阻值均為1K歐姆，第四電阻、第五電阻與第六電阻的阻值均為100K歐姆。
5.如權(quán)利要求2所述的傳輸控制信號(hào)的電路，其特征在于所述的ATA接口連接器可以讓一硬盤在其上進(jìn)行熱插拔。
6.如權(quán)利要求5所述的傳輸控制信號(hào)的電路，其特征在于該控制器為一可編程微處理器，其可根據(jù)接收自所述輸出端的信號(hào)準(zhǔn)位的高低，判斷該硬盤是否連接在該ATA接口連接器上。
全文摘要
一種傳輸控制信號(hào)的電路，其包括一與一ATA接口連接器的接地引腳相連的輸入端，且該輸入端直接連接一高電平；一PNP三極管；一第一NPN三極管及一第二NPN三極管；一輸出端，其與一控制器相連，其輸出高電平信號(hào)或低電平信號(hào)至該控制器；其中，該輸入端與該輸出端通過(guò)一導(dǎo)線短接，且PNP三極管的集電極、第一NPN三極管的發(fā)射極與第二NPN三極管的發(fā)射極均接地。利用本發(fā)明所提供的電路，無(wú)需額外的傳輸線，即可在串行ATA接口中將原來(lái)作為接地的引腳轉(zhuǎn)換用于傳輸控制信號(hào)，節(jié)省了設(shè)計(jì)成本，并可保證信號(hào)的傳輸品質(zhì)。
文檔編號(hào)G06F13/40GK1635483SQ20031011772
公開(kāi)日2005年7月6日 申請(qǐng)日期2003年12月30日 優(yōu)先權(quán)日2003年12月30日
發(fā)明者廖羿嵐 申請(qǐng)人:鴻富錦精密工業(yè)(深圳)有限公司, 鴻海精密工業(yè)股份有限公司