專利名稱：一種基于386ex cpu的嵌入式計(jì)算機(jī)系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一嵌入式計(jì)算機(jī)系統(tǒng)，尤其涉及一種應(yīng)用于航空航天領(lǐng)域內(nèi)的一種基于386EX CPU的嵌入式計(jì)算機(jī)系統(tǒng)。
背景技術(shù)：
航天計(jì)算機(jī)由于其處理數(shù)據(jù)量大、嚴(yán)酷的生存環(huán)境和艱難的維護(hù)條件，對可靠性與處理性能要求非常高，以往的星載計(jì)算機(jī)采用的CPU一般為8086或是80C186，如東方紅三號星載計(jì)算機(jī)和航天清華一號小衛(wèi)星，少量采用80386，如哈爾濱工業(yè)大學(xué)研制的立體測繪小衛(wèi)星，同時(shí)，星載計(jì)算機(jī)中的靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)抗單粒子輻射而發(fā)生數(shù)據(jù)錯(cuò)誤的方法都采用專用糾錯(cuò)檢錯(cuò)芯片外加時(shí)序控制邏輯實(shí)現(xiàn)，如中巴地球資源衛(wèi)星“資源一號”星載計(jì)算機(jī)，其采用Harris公司生產(chǎn)的54HC630檢錯(cuò)糾錯(cuò)芯片，外加檢錯(cuò)糾錯(cuò)控制邏輯電路。這種星載計(jì)算機(jī)的單機(jī)處理能力低，集成度不高。
另外，對于CPU資源較少，任務(wù)比較簡單的軟件，程序員可以在應(yīng)用程序中自己管理整個(gè)系統(tǒng)資源，而不需要操作系統(tǒng)，但對于比較復(fù)雜的嵌入式系統(tǒng)，CPU資源非常大，而目前大部分星載計(jì)算機(jī)上未采用操作系統(tǒng)，少量采用類似DOS的單任務(wù)操作系統(tǒng)，其可維護(hù)性差、開發(fā)效率低。不僅影響應(yīng)用系統(tǒng)軟件的可靠性，而且不利于軟件的集體開發(fā)，影響軟件的開發(fā)效率，同時(shí)使軟件的維護(hù)性大打折扣，影響軟件的共享和繼承。不能滿足進(jìn)行大型、綜合性空間實(shí)驗(yàn)，進(jìn)行深空探索，實(shí)現(xiàn)航天器的自主控制和對高速數(shù)據(jù)的綜合處理的要求。
隨著我國航天工程的發(fā)展，現(xiàn)有航天計(jì)算機(jī)系統(tǒng)越來越不能滿足對計(jì)算機(jī)系統(tǒng)的處理能力、集成度、體積、重量和對軟件可維護(hù)性等方面的要求。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一基于386EX CPU的嵌入式計(jì)算機(jī)系統(tǒng)，提高計(jì)算機(jī)系統(tǒng)的性能，減小計(jì)算機(jī)系統(tǒng)體積和重量，降低成本，提高了處理能力和可靠性，進(jìn)一步增強(qiáng)了系統(tǒng)的可維護(hù)性。
為了解決上述技術(shù)問題，本發(fā)明提供一種基于386EX CPU的嵌入式計(jì)算機(jī)系統(tǒng)，包括一386EX CPU中央處理單元、靜態(tài)隨機(jī)存儲(chǔ)芯片、快閃存儲(chǔ)芯片、電平轉(zhuǎn)換芯片、RS232連接芯片和看門狗芯片，其特征在于還包括一實(shí)時(shí)差錯(cuò)檢測與糾錯(cuò)芯片、底板連接器、DDC61580協(xié)議芯片及實(shí)時(shí)多任務(wù)操作系統(tǒng)，其中，所述中央處理單元、所述實(shí)時(shí)差錯(cuò)檢測與糾錯(cuò)芯片、所述底板連接器、所述靜態(tài)隨機(jī)存儲(chǔ)芯片、所述DDC61580協(xié)議芯片與所述快閃存儲(chǔ)芯片之間通過數(shù)據(jù)總線和地址總線進(jìn)行通訊，通過控制信號進(jìn)行操作控制，所述看門狗芯片與所述中央處理單元相連，所述RS232連接芯片通過電平轉(zhuǎn)換芯片與中央處理單元相連，所述實(shí)時(shí)多任務(wù)操作系統(tǒng)支持對系統(tǒng)硬件驅(qū)動(dòng)的訪問.使用時(shí)插卡式結(jié)構(gòu)的外部設(shè)備通過所述底板連接器與本發(fā)明的嵌入式計(jì)算機(jī)系統(tǒng)進(jìn)行通信。
在上述方案中，在所述中央處理單元發(fā)出的實(shí)時(shí)差錯(cuò)檢測與糾錯(cuò)芯片的片選信號有效時(shí)，所述中央處理單元通過所述實(shí)時(shí)差錯(cuò)檢測與糾錯(cuò)芯片對從所述靜態(tài)隨機(jī)存儲(chǔ)芯片中讀取的數(shù)據(jù)進(jìn)行檢錯(cuò)和糾錯(cuò)，此時(shí)，關(guān)閉檢錯(cuò)與糾錯(cuò)功能，所述中央處理單元與所述靜態(tài)隨機(jī)存儲(chǔ)芯片直接通訊；所述中央處理單元發(fā)出的實(shí)時(shí)差錯(cuò)檢測與糾錯(cuò)芯片的片選信號無效時(shí)，所述實(shí)時(shí)差錯(cuò)檢測與糾錯(cuò)芯片輸出為高阻。
在上述方案中，所述實(shí)時(shí)差錯(cuò)檢測與糾錯(cuò)芯片將檢錯(cuò)與糾錯(cuò)單元與時(shí)序控制電路集成在一塊現(xiàn)場可編程門陣列芯片中，用于中央處理單元從所述靜態(tài)隨機(jī)存儲(chǔ)器中讀取數(shù)據(jù)的檢錯(cuò)與糾錯(cuò)。
在上述方案中，所述中央處理單元發(fā)出的片選信號和高、低字節(jié)有效信號以及讀寫信號經(jīng)由所述差錯(cuò)檢測與糾錯(cuò)芯片內(nèi)部邏輯組合分別生成快閃存儲(chǔ)芯片和所述DDC61580芯片的片選信號、讀寫信號以及讀寫控制信號。
在上述方案中，所述DDC61580協(xié)議芯片通過1553B變壓器與1553B連接器連接。
在上述方案中，通過1553B總線與外部進(jìn)行通訊，所述DDC61580協(xié)議芯片通過與所述1553變壓器耦合產(chǎn)生通信傳輸信號，經(jīng)所述1553B連接器傳輸至各遠(yuǎn)置終端載荷。
在上述方案中，所述中央處理單元為Intel 386EX中央處理單元。
在上述方案中，所述看門狗芯片為MAX692芯片，提供系統(tǒng)立即復(fù)位并重新啟動(dòng)功能。
在上述方案中，所述電平轉(zhuǎn)換芯片為MAX232芯片，用于TTL電平和RS232電平相互轉(zhuǎn)換。
在上述方案中，所述底板連接器為插槽式結(jié)構(gòu)，5v供電，每插槽使用150芯接插件，其中A1到A32、B1到B32、C1到C32的96芯和目前的186底板連接器兼容，包括386的地址、數(shù)據(jù)、控制總線和中斷、定時(shí)器、片選的引腳；后面的A33到A50、B33到B50、C33到C50的54芯用于高速接口1394的數(shù)據(jù)、控制引腳和其它設(shè)備自定義引腳。
在上述方案中，所述實(shí)時(shí)多任務(wù)操作系統(tǒng)為VxWorks實(shí)時(shí)多任務(wù)操作系統(tǒng)，包括一板級支持包，實(shí)現(xiàn)了所述的VxWorks實(shí)時(shí)多任務(wù)操作系統(tǒng)的移植。
在上述方案中，所述板級支持包提供所述VxWorks實(shí)時(shí)多任務(wù)操作系統(tǒng)與所述嵌入式計(jì)算機(jī)系統(tǒng)硬件環(huán)境的基本接口，提供上電時(shí)硬件初始化，支持所述VxWorks實(shí)時(shí)多任務(wù)操作系統(tǒng)對硬件驅(qū)動(dòng)的訪問，其運(yùn)行步驟包括a)復(fù)位中央處理單元，初始化內(nèi)存系統(tǒng)、棧指針和寄存器并傳遞啟動(dòng)類型；b)代碼重定位，對于ROM中駐留映像重定位數(shù)據(jù)段，其它映像重定位代碼段和數(shù)據(jù)段，如為壓縮映像，解壓縮，初始化RAM；c)系統(tǒng)初始化，首先完成多任務(wù)環(huán)境建立前的通用代碼初始化，然后激活VxWorks內(nèi)核，建立多任務(wù)環(huán)境。
d)操作系統(tǒng)啟動(dòng)完成，啟動(dòng)用戶應(yīng)用程序。
由上可知，本發(fā)明所述的嵌入式計(jì)算機(jī)系統(tǒng)提高了系統(tǒng)性能，增強(qiáng)了處理能力和可靠性，同時(shí)，提高了軟件的可維護(hù)性。


圖1為本發(fā)明實(shí)施例的嵌入式計(jì)算機(jī)系統(tǒng)的結(jié)構(gòu)示意圖；圖2為本發(fā)明實(shí)施例中的實(shí)時(shí)差錯(cuò)檢測與糾錯(cuò)芯片的功能模塊圖；圖3為本發(fā)明實(shí)施例中的實(shí)時(shí)差錯(cuò)檢測與糾錯(cuò)芯片的時(shí)序控制單元生成信號波形圖；圖4為本發(fā)明實(shí)施例中的實(shí)時(shí)多任務(wù)操作系統(tǒng)的板級支持包的運(yùn)行流程示意圖。
具體實(shí)施例方式
下面結(jié)合附圖詳細(xì)說明本發(fā)明的技術(shù)方案。
如圖1所示，一嵌入式計(jì)算機(jī)系統(tǒng)12由以下硬件組成386EX CPU中央處理單元1、靜態(tài)隨機(jī)存儲(chǔ)芯片(SRAM)2、實(shí)時(shí)差錯(cuò)檢測與糾錯(cuò)芯片3、快閃存儲(chǔ)芯片4、DDC61580協(xié)議芯片5、看門狗芯片6、電平轉(zhuǎn)換芯片7、RS232串口芯片8、底板連接器9、1553B變壓器10及1553B連接器11，以上硬件組成CPU主板。實(shí)時(shí)差錯(cuò)檢測與糾錯(cuò)芯片3、底板連接器9、靜態(tài)隨機(jī)存儲(chǔ)芯片2、DDC61580協(xié)議芯片、快閃存儲(chǔ)芯片與CPU之間通過數(shù)據(jù)總線和地址總線進(jìn)行通訊，通過控制信號進(jìn)行操作控制，看門狗芯片6與CPU相連，RS232串口芯片8通過電平轉(zhuǎn)換芯片7與CPU相連，插卡式結(jié)構(gòu)的外部設(shè)備通過底板連接器9與基于386EX CPU的嵌入式計(jì)算機(jī)系統(tǒng)進(jìn)行通信。
本實(shí)施例CPU選用INTEL386EX芯片，其外部數(shù)據(jù)總線為16位，地址總線為26位，尋址空間是64Mbyte，386EX CPU的處理能力在CLK2時(shí)鐘信號為66MHZ時(shí)約為10~11MIPS。
對于航天器傳輸?shù)臄?shù)據(jù)按傳輸速度可分為兩類一類為數(shù)據(jù)傳輸速率高，數(shù)據(jù)量大的數(shù)據(jù)，如圖象信息等。這類數(shù)據(jù)對傳輸?shù)恼`碼要求不高，且需要這類數(shù)據(jù)的設(shè)備也不多，使用高速點(diǎn)對點(diǎn)方式(如RS422)的傳輸或高速總線(如1394總線)系統(tǒng)比較合適；另一類為低速高可靠性傳輸?shù)墓こ踢b測遙控?cái)?shù)據(jù)。這類數(shù)據(jù)類型復(fù)雜，需要這種傳輸?shù)脑O(shè)備多，可靠性要求高，采用高可靠性的總線方式傳輸是最合適的選擇，對于各類航天器中的分布式計(jì)算機(jī)系統(tǒng)，1553B總線作為低速數(shù)傳信道有其極大的優(yōu)越性。本發(fā)明實(shí)施例的計(jì)算機(jī)系統(tǒng)硬件部分中的MIL-STD-1553B總線是美國空軍電子綜合系統(tǒng)聯(lián)網(wǎng)的標(biāo)準(zhǔn)總線，選用DDC公司的61580芯片作為1553B總線接口的協(xié)議芯片。根據(jù)初始化參數(shù)的不同，可分別工作在BC、RT、MT、BM四種不同的工作模式，自動(dòng)完成總線通訊，并在通訊的消息結(jié)束或出現(xiàn)異常時(shí)發(fā)出中斷服務(wù)請求。CPU根據(jù)中斷服務(wù)請求對通訊進(jìn)行控制和管理，DDC61580協(xié)議芯片5和1553B總線多采用變壓器藕合方式(也可采用點(diǎn)對點(diǎn)連接)，在本實(shí)施例中的DDC61580芯片5與1553B變壓器10耦合產(chǎn)生通信傳輸信號通過1553B連接器輸出給各遠(yuǎn)置終端載荷。
CPU1與DDC61580協(xié)議芯片5之間的接口設(shè)計(jì)采用61580協(xié)議芯片5的16-BIT BUFFERED MODE，16-BIT BUFFERED MODE是61580協(xié)議芯片5最普通的連接模式，它為16位或32位的微處理器提供一個(gè)直接的、共享的RAM接口。在這種模式下，61580協(xié)議芯片5內(nèi)部的地址和數(shù)據(jù)與微處理器的地址數(shù)據(jù)總線是分開的。
本發(fā)明實(shí)施例選用的程序和數(shù)據(jù)存儲(chǔ)器分別為快閃存儲(chǔ)(FLASH)芯片4和靜態(tài)隨機(jī)存儲(chǔ)芯片(SRAM)2。
FLASH芯片4有8根數(shù)據(jù)線，386EX CPU有16根，選擇兩片F(xiàn)LASH芯片，一個(gè)為數(shù)據(jù)低8位，另一個(gè)為數(shù)據(jù)高8位，片選采用CPU片選信號UCS#。SRAM是4模塊芯片，數(shù)據(jù)線有32根，用其中兩個(gè)模塊，片選采用CSO#，BHE#，BLE#信號。
CPU發(fā)出的片選信號和高、低字節(jié)有效信號以及讀寫信號經(jīng)由所述差錯(cuò)檢測與糾錯(cuò)芯片內(nèi)部邏輯組合分別生成快閃存儲(chǔ)芯片和所述DDC61580芯片的片選信號、讀寫信號以及讀寫控制信號。在各芯片的片選信號有效的前提下，通過讀寫控制信號控制數(shù)據(jù)輸入與輸出。
本發(fā)明實(shí)施例的看門狗芯片6選用Max692芯片，Max692的作用是上電復(fù)位以及重啟系統(tǒng)。386EX CPU的啟動(dòng)、復(fù)位信號是RESET管腳，它的作用是啟動(dòng)復(fù)位處理器使之脫離POWERDOWN MODE、IDLE MODE以及軟硬件的其他異常情況。DDC 61580協(xié)議芯片5的上電復(fù)位信號是也是管腳MSTCLR#。選擇386EX CPU片選信號CS3#作為Max692芯片的喂狗輸入。
本發(fā)明實(shí)施例的電平轉(zhuǎn)換芯片7選用Max232芯片，用于TTL電平與RS232電平相互轉(zhuǎn)換。MAX232芯片是雙路驅(qū)動(dòng)/接收器，內(nèi)部包括電容型的電壓生成器，可以將單5V電源轉(zhuǎn)換成符合EIA/TIA-232-E的電壓等級。接收器將EIA/TIA-232-E標(biāo)準(zhǔn)的輸入電平轉(zhuǎn)換成5VTTL/CMOS電平。接收器的典型臨界值是1.3V，典型磁滯是0.5V，可以接收±30V的輸入信號。驅(qū)動(dòng)器(發(fā)送器)將TTL/CMOS輸入電平轉(zhuǎn)換成EIA/TIA-232-E電平。
本發(fā)明實(shí)施例的底板連接器9為插槽式結(jié)構(gòu)，5v供電，每插槽使用150芯接插件，其中A1到A32、B1到B32、C1到C32的96芯和目前的186底板連接器兼容，包括386的地址、數(shù)據(jù)、控制總線和中斷、定時(shí)器、片選的引腳；后面的A33到A50、B33到B50、C33到C50的54芯用于高速接口1394的數(shù)據(jù)、控制引腳和其它設(shè)備自定義引腳。插卡式外部設(shè)備通過底板連接器9與CPU主板相連，進(jìn)行通信。
為了提高航天計(jì)算機(jī)的高可靠性，解決空間環(huán)境中由于單粒子翻轉(zhuǎn)而導(dǎo)致的靜態(tài)存儲(chǔ)器(SRAM)中存儲(chǔ)的數(shù)據(jù)發(fā)生小概率錯(cuò)誤的問題，本發(fā)明實(shí)施例采用[12，8]漢明糾錯(cuò)編碼技術(shù)，通過VHDL語言編程，利用現(xiàn)場可編程門陣列(FPGA)芯片下載一次成形為實(shí)時(shí)差錯(cuò)檢測與糾錯(cuò)芯片3，其將檢錯(cuò)與糾錯(cuò)芯片與時(shí)序控制電路集成在一塊現(xiàn)場可編程門陣列芯片中，能夠適應(yīng)CPU時(shí)鐘信號clk2的不同頻率，并且能夠通過軟件的控制使FPGA的糾錯(cuò)編碼功能關(guān)閉和開啟。
實(shí)時(shí)差錯(cuò)檢測與糾錯(cuò)芯片電路采用“數(shù)據(jù)流直通”的方式，也就是說實(shí)時(shí)差錯(cuò)檢測與糾錯(cuò)芯片電路處于CPU和SRAM之間，對于CPU來說，SRAM是透明的，實(shí)時(shí)差錯(cuò)檢測與糾錯(cuò)芯片電路將CPU和SRAM隔離起來。
當(dāng)中央處理單元(CPU)向靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)寫入數(shù)據(jù)時(shí)，數(shù)據(jù)位DB7～DB0生成校驗(yàn)位CB3～CB0，數(shù)據(jù)位與校驗(yàn)位同時(shí)寫入靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)中；當(dāng)CPU從SRAM中讀取數(shù)據(jù)時(shí)，數(shù)據(jù)位和校驗(yàn)位均讀到實(shí)時(shí)差錯(cuò)檢測與糾錯(cuò)芯片中，使用剛剛讀入的數(shù)據(jù)位重新生成校驗(yàn)位，新生成的校驗(yàn)位與原來寫入時(shí)的校驗(yàn)位做異或運(yùn)算，其結(jié)果就是校驗(yàn)子。由生成的校驗(yàn)子控制糾錯(cuò)單元，哪一位出錯(cuò)就將相應(yīng)位的數(shù)據(jù)取反，實(shí)現(xiàn)糾錯(cuò)。
圖2中示出了實(shí)時(shí)差錯(cuò)檢測與糾錯(cuò)芯片電路中的輸入和輸出信號，現(xiàn)詳細(xì)說明如下輸入信號ccs0為CPU片選信號；ads為CPU的地址選通信號；clk2為CPU的時(shí)鐘脈沖；clkout是clk2的二分頻時(shí)鐘脈沖信號；cdbh是CPU的高八位數(shù)據(jù)總線信號；cbhe是CPU高字節(jié)使能信號；wr是CPU寫信號；w_r是CPU讀寫控制信號。
輸出信號實(shí)時(shí)差錯(cuò)檢測與糾錯(cuò)芯片向SRAM輸出數(shù)據(jù)信號srmdb，以及向SRAM輸出控制信號，如SRAM片選信號srmcsh、使能信號srmoe、寫信號srmwe。
如圖2所示，實(shí)時(shí)差錯(cuò)檢測與糾錯(cuò)芯片由以下功能單元組成編碼單元21、二選一數(shù)據(jù)選擇單元22、第一控制單元23、第二控制單元24、鎖存單元25、檢錯(cuò)與糾錯(cuò)單元26及時(shí)序控制單元27，其中編碼單元21在中央處理單元(CPU)向靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)中寫入數(shù)據(jù)時(shí)，CPU發(fā)出的8位數(shù)據(jù)經(jīng)過編碼單元21生成4位校驗(yàn)位，并且連同8位數(shù)據(jù)(共12位)一起存入SRAM中；二選一數(shù)據(jù)選擇單元22由CPU的讀寫控制信號w_r控制選擇哪一路數(shù)據(jù)。當(dāng)w_r為1時(shí)說明CPU向SRAM中寫數(shù)據(jù)，選擇經(jīng)由編碼單元21輸出的數(shù)據(jù)；當(dāng)w_r為0時(shí)說明CPU讀取SRAM中數(shù)據(jù)，選擇經(jīng)由檢錯(cuò)與糾錯(cuò)單元26輸出的數(shù)據(jù)。
控制單元在實(shí)時(shí)差錯(cuò)檢測與糾錯(cuò)芯片中，包含兩個(gè)控制單元，連接CPU端的第一控制單元23和連接SRAM端的第二控制單元24。當(dāng)片選信號ccs0為1，即片選信號ccs0無效時(shí)，兩個(gè)控制單元均輸出高阻，此時(shí)在整個(gè)386EXCPU系統(tǒng)中，實(shí)時(shí)差錯(cuò)檢測與糾錯(cuò)芯片未被選中，但不影響數(shù)據(jù)總線的工作，換句話說，當(dāng)CPU不對SRAM進(jìn)行讀寫操作時(shí)，實(shí)時(shí)差錯(cuò)檢測與糾錯(cuò)芯片電路端片選信號無效，實(shí)時(shí)差錯(cuò)檢測與糾錯(cuò)芯片電路的數(shù)據(jù)總線被驅(qū)動(dòng)為高阻。
第一控制單元23的工作過程是，當(dāng)讀寫控制信號w_r為1時(shí)，CPU向SRAM中寫入數(shù)據(jù)，第一控制單元23輸入通路打開，從CPU中輸入數(shù)據(jù)；當(dāng)w_r為0時(shí)，CPU從SRAM中讀入數(shù)據(jù)，第一控制單元23的輸出通路打開輸出數(shù)據(jù)給CPU。
第二控制單元24的工作過程是，在w_r為1時(shí)，CPU向SRAM中寫入數(shù)據(jù)，此時(shí)第二控制單元輸出通路打開輸出數(shù)據(jù)(8位數(shù)據(jù)位和4位校驗(yàn)位)給SRAM；當(dāng)w_r為0時(shí)，CPU從SRAM中讀入數(shù)據(jù)，但是此時(shí)還需要根據(jù)SRAM中的數(shù)據(jù)是否發(fā)生錯(cuò)誤來處理，當(dāng)SRAM中的數(shù)據(jù)無錯(cuò)時(shí)，第二控制單元24保持輸入狀態(tài)，當(dāng)SRAM中的數(shù)據(jù)發(fā)生錯(cuò)誤時(shí)，錯(cuò)誤標(biāo)志fault輸出高脈沖，第二控制單元24的輸出通路打開輸出糾正后的數(shù)據(jù)給SRAM。
檢錯(cuò)與糾錯(cuò)單元26在CPU從SRAM中讀入數(shù)據(jù)時(shí)，檢查SRAM中的數(shù)據(jù)是否發(fā)生錯(cuò)誤，若發(fā)生錯(cuò)誤則糾正。時(shí)序控制單元27輸出的脈沖信號flagoe來控制檢錯(cuò)與糾錯(cuò)單元的開關(guān)，當(dāng)flagoe輸出為1，即時(shí)序控制單元輸出為高脈沖時(shí)，檢錯(cuò)與糾錯(cuò)單元開，若讀取SRAM中的數(shù)據(jù)發(fā)生了錯(cuò)誤，則fault輸出為1，反之輸出為0；當(dāng)flagoe輸出為0時(shí)，檢錯(cuò)與糾錯(cuò)單元關(guān)，fault輸出亦為0。
鎖存單元25保證在CPU讀取SRAM中數(shù)據(jù)的整個(gè)過程中，鎖存單元中的數(shù)據(jù)穩(wěn)定不發(fā)生抖動(dòng)。這就需要在特定時(shí)刻將數(shù)據(jù)鎖存起來，這一時(shí)刻由時(shí)序控制單元27生成的鎖存脈沖信號flaglat來控制，flaglat信號輸出為1，則數(shù)據(jù)鎖存，flaglat信號輸出為0，則數(shù)據(jù)不鎖存。
時(shí)序控制單元27每次CPU讀取SRAM中的數(shù)據(jù)時(shí)，時(shí)鐘開始計(jì)數(shù)，時(shí)鐘的清零端由CPU的ads信號控制，配合clk2信號和clkout信號來完成提取特定脈沖的功能，提供給鎖存單元鎖存脈沖flaglat信號，以及提供給檢錯(cuò)與糾錯(cuò)單元26輸出錯(cuò)誤標(biāo)志信號fault的脈沖控制信號flagoe。
實(shí)時(shí)差錯(cuò)檢測與糾錯(cuò)芯片適應(yīng)CPU的不同時(shí)鐘頻率與上電復(fù)位時(shí)向?qū)崟r(shí)差錯(cuò)檢測與糾錯(cuò)芯片內(nèi)寫入選擇時(shí)鐘頻率的數(shù)據(jù)有關(guān)。本發(fā)明實(shí)施例能夠適應(yīng)CPU時(shí)鐘信號clk2的不同時(shí)鐘頻率，如66MHz、50MHz、40MHz、33MHz，因此時(shí)序控制單元內(nèi)部生成四組計(jì)數(shù)信號(flagoe、flaglat、flagwe)，根據(jù)不同的時(shí)鐘頻率來選擇相應(yīng)的一組輸出信號。具體實(shí)現(xiàn)方法是使用CPU的地址線在實(shí)時(shí)差錯(cuò)檢測與糾錯(cuò)芯片內(nèi)部生成地址譯碼器，選擇CPU某個(gè)片選信號作為地址譯碼器的選通信號，通過CPU地址線和片選信號配合使其中的特定寄存器有效，由cdbh的第一位和第零位寫入實(shí)時(shí)檢錯(cuò)與糾錯(cuò)芯片中的相應(yīng)寄存器的數(shù)值來確定時(shí)鐘頻率。具體說當(dāng)cdbh寫入11時(shí)表明CPU時(shí)鐘信號clk2頻率為66MHz，寫入10表明時(shí)鐘頻率是50MHz，寫入01時(shí)表明鐘頻率為40MHz，寫入00時(shí)表明時(shí)鐘頻率為33MHz(默認(rèn)值)。
clk2為66MHz、50MHz和33MHz的情況下CPU完成讀SRAM中數(shù)據(jù)所需時(shí)間為120ns，在40MHz的情況下完成這一過程需要的時(shí)間為150ns。當(dāng)clk2頻率為66MHz時(shí)，時(shí)序控制單元輸出波形圖如圖3所示。
此外，實(shí)時(shí)差錯(cuò)檢測與糾錯(cuò)芯片中以CPU讀寫SRAM的高字節(jié)為例來說明實(shí)時(shí)差錯(cuò)檢測與糾錯(cuò)芯片電路。如果處理低八位數(shù)據(jù)，實(shí)時(shí)差錯(cuò)檢測與糾錯(cuò)芯片電路只需把cbhe換成cble(圖中未示出)，把cdbh換成cdbl(圖中未示出)即可，其中，cble為CPU低字節(jié)使能信號，cdbl為CPU低八位數(shù)據(jù)總線信號。
此外，實(shí)時(shí)差錯(cuò)檢測與糾錯(cuò)芯片能夠糾正一個(gè)字節(jié)內(nèi)的單個(gè)錯(cuò)誤，同時(shí)也適用于字的讀寫操作中。當(dāng)進(jìn)行字節(jié)的讀寫操作時(shí)，根據(jù)cbhe(CPU高字節(jié)使能信號)或cble(CPU低字節(jié)使能信號)哪一個(gè)有效來控制是高字節(jié)讀寫還是低字節(jié)讀寫。當(dāng)進(jìn)行字的讀寫操作時(shí)，cbhe和cble均有效。在16位字的讀寫操作中，實(shí)時(shí)檢錯(cuò)與糾錯(cuò)芯片要實(shí)現(xiàn)字的讀寫檢錯(cuò)與糾錯(cuò)，需將兩個(gè)本發(fā)明實(shí)施例中描述的實(shí)時(shí)檢錯(cuò)與糾錯(cuò)芯片集成在一片現(xiàn)場可編程門陣列(FPGA)芯片中，再由片選信號選擇是高、低字節(jié)讀寫操作還是字的讀、寫操作。字的讀寫過程與上述高8位數(shù)據(jù)的讀寫操作過程相同。
此外，實(shí)時(shí)差錯(cuò)檢測與糾錯(cuò)芯片可以通過軟件控制使實(shí)時(shí)差錯(cuò)檢測與糾錯(cuò)芯片中的檢錯(cuò)與糾錯(cuò)功能關(guān)閉和開啟。當(dāng)實(shí)時(shí)差錯(cuò)檢測與糾錯(cuò)芯片關(guān)閉時(shí)，實(shí)時(shí)差錯(cuò)檢測與糾錯(cuò)芯片不再具有檢錯(cuò)與糾錯(cuò)功能，此時(shí)CPU可以正常的向SRAM中寫入數(shù)據(jù)，但是當(dāng)CPU從SRAM中讀取數(shù)據(jù)時(shí)，讀出的數(shù)據(jù)將不再進(jìn)行檢錯(cuò)和糾錯(cuò)，直接讀入CPU中，當(dāng)然也不存在糾正SRAM中錯(cuò)誤數(shù)據(jù)的功能。具體實(shí)現(xiàn)方法如前所述還是使用由CPU的地址線在實(shí)時(shí)差錯(cuò)檢測與糾錯(cuò)芯片內(nèi)部生成地址譯碼器，通過CPU地址線和片選信號配合使其中的另一個(gè)特定寄存器有效，由cdbh的第零位寫入實(shí)時(shí)差錯(cuò)檢測與糾錯(cuò)芯片中相應(yīng)寄存器的數(shù)值來確定實(shí)時(shí)差錯(cuò)檢測與糾錯(cuò)芯片功能的關(guān)閉和開啟，當(dāng)寫入值為l時(shí)檢錯(cuò)與糾錯(cuò)功能開啟(默認(rèn)值)，反之檢錯(cuò)與糾錯(cuò)功能關(guān)閉。
此外，實(shí)時(shí)差錯(cuò)檢測與糾錯(cuò)芯片雖然是基于386EX CPU系統(tǒng)，利用VHDL語言編程，采用FPGA實(shí)現(xiàn)，但是對于其它時(shí)序和速度滿足要求的系統(tǒng)同樣適用，只需對實(shí)時(shí)差錯(cuò)檢測與糾錯(cuò)芯片中的時(shí)序控制單元模塊進(jìn)行修改。
從我國的航天計(jì)算機(jī)的現(xiàn)狀看，大部分未采用操作系統(tǒng)，少量采用類似DOS的單任務(wù)操作系統(tǒng)。WindRiver公司的VxWorks被認(rèn)為是一種優(yōu)秀的操作系統(tǒng)，一些典型的應(yīng)用有F-22戰(zhàn)斗機(jī)，愛國者導(dǎo)彈，火星探測器，國際空間站上的有效載荷計(jì)算機(jī)等。目前國內(nèi)用戶包括航空部631，二院204所等。VxWorks支持包括X86系列，POWERPC系列，SPARC系列，ARM系列，MIPS系列等幾乎所有流行的CPU。
本發(fā)明的嵌入式計(jì)算機(jī)系統(tǒng)軟件部分以VxWorks實(shí)時(shí)多任務(wù)操作系統(tǒng)為平臺，并通過板級支持包(BSP)實(shí)現(xiàn)了VxWorks實(shí)時(shí)多任務(wù)操作系統(tǒng)(RTOS)的移植。
板級支持包提供VxWorks同硬件環(huán)境的基本接口界面，負(fù)責(zé)上電時(shí)硬件初始化，支持VxWorks對硬件驅(qū)動(dòng)的訪問，將VxWorks中硬件相關(guān)和硬件無關(guān)的軟件集成到一體。
VxWorks的BSP可以駐留于ROM(Read Only Memory)或FLASH中，也可以在線加載。對于大部分嵌入式計(jì)算機(jī)，其啟動(dòng)代碼是駐留在ROM中的，本系統(tǒng)中的啟動(dòng)代碼駐留在ROM中。
圖4是VxWorks BSP的簡單運(yùn)行流程示意圖，如圖4所示，其運(yùn)行步驟為步驟410，復(fù)位中央處理單元，初始化內(nèi)存系統(tǒng)、棧指針和寄存器并傳遞啟動(dòng)類型；步驟420，代碼重定位，對于ROM中駐留映像重定位數(shù)據(jù)段，其它映像重定位代碼段和數(shù)據(jù)段，如為壓縮映像，解壓縮，初始化RAM；步驟430，系統(tǒng)初始化，首先完成多任務(wù)環(huán)境建立前的通用代碼初始化，然后激活VxWorks內(nèi)核，建立多任務(wù)環(huán)境。
步驟440，操作系統(tǒng)啟動(dòng)完成，啟動(dòng)用戶應(yīng)用程序。
本發(fā)明實(shí)現(xiàn)軟件的在軌維護(hù)，硬件上采用可重復(fù)在線編程的器件FLASH，F(xiàn)LASH一般有較大的存儲(chǔ)容量，一半用來存儲(chǔ)固定代碼，另一半空間則可以用于軟件在軌維護(hù)的文件系統(tǒng)存儲(chǔ)。
本發(fā)明基于386EX CPU的嵌入式計(jì)算機(jī)系統(tǒng)，是一種高性能、高可靠的航天計(jì)算機(jī)系統(tǒng)，其可以應(yīng)用于我國載人航天、空間探測、衛(wèi)星組網(wǎng)等任務(wù)中去，將提高了我國航天計(jì)算機(jī)的抗輻射、可靠性的能力，提高了計(jì)算機(jī)系統(tǒng)的處理能力和對軟件系統(tǒng)的可維護(hù)性能，對推動(dòng)我國空間科學(xué)技術(shù)的發(fā)展有很大的意義。
權(quán)利要求
1.一種基于386EX CPU的嵌入式計(jì)算機(jī)系統(tǒng)，包括一386EX CPU中央處理單元、靜態(tài)隨機(jī)存儲(chǔ)芯片、快閃存儲(chǔ)芯片、電平轉(zhuǎn)換芯片、RS232連接芯片和看門狗芯片，其特征在于還包括一實(shí)時(shí)差錯(cuò)檢測與糾錯(cuò)芯片、底板連接器、DDC61580協(xié)議芯片及實(shí)時(shí)多任務(wù)操作系統(tǒng)，其中，所述中央處理單元、所述實(shí)時(shí)差錯(cuò)檢測與糾錯(cuò)芯片、所述底板連接器、所述靜態(tài)隨機(jī)存儲(chǔ)芯片、所述DDC61580協(xié)議芯片與所述快閃存儲(chǔ)芯片之間通過數(shù)據(jù)總線和地址總線進(jìn)行通訊，通過控制信號進(jìn)行操作控制，所述看門狗芯片與所述中央處理單元相連，所述RS232連接芯片通過電平轉(zhuǎn)換芯片與中央處理單元相連，所述實(shí)時(shí)多任務(wù)操作系統(tǒng)支持對系統(tǒng)硬件驅(qū)動(dòng)的訪問。
2.如權(quán)利要求1所述的基于386EX CPU的嵌入式計(jì)算機(jī)系統(tǒng)，其特征在于在所述中央處理單元發(fā)出的實(shí)時(shí)差錯(cuò)檢測與糾錯(cuò)芯片的片選信號有效時(shí)，所述中央處理單元通過所述實(shí)時(shí)差錯(cuò)檢測與糾錯(cuò)芯片對從所述靜態(tài)隨機(jī)存儲(chǔ)芯片中讀取的數(shù)據(jù)進(jìn)行檢錯(cuò)和糾錯(cuò)，此時(shí)，關(guān)閉檢錯(cuò)與糾錯(cuò)功能，所述中央處理單元與所述靜態(tài)隨機(jī)存儲(chǔ)芯片直接通訊；所述中央處理單元發(fā)出的實(shí)時(shí)差錯(cuò)檢測與糾錯(cuò)芯片的片選信號無效時(shí)，所述實(shí)時(shí)差錯(cuò)檢測與糾錯(cuò)芯片輸出為高阻。
3.如權(quán)利要求1和2所述的基于386EX CPU的嵌入式計(jì)算機(jī)系統(tǒng)，其特征在于所述實(shí)時(shí)差錯(cuò)檢測與糾錯(cuò)芯片將檢錯(cuò)與糾錯(cuò)單元與時(shí)序控制電路集成在一塊現(xiàn)場可編程門陣列芯片中，用于中央處理單元從所述靜態(tài)隨機(jī)存儲(chǔ)器中讀取數(shù)據(jù)的檢錯(cuò)與糾錯(cuò)。
4.如權(quán)利要求1所述的基于386EX CPU的嵌入式計(jì)算機(jī)系統(tǒng)，其特征在于所述中央處理單元發(fā)出的片選信號和高、低字節(jié)有效信號以及讀寫信號經(jīng)由所述差錯(cuò)檢測與糾錯(cuò)芯片內(nèi)部邏輯組合分別生成快閃存儲(chǔ)芯片和所述DDC61580芯片的片選信號、讀寫信號以及讀寫控制信號。
5.如權(quán)利要求1所述的基于386EX CPU的嵌入式計(jì)算機(jī)系統(tǒng)，其特征在于所述DDC61580協(xié)議芯片通過1553B變壓器與1553B連接器連接。
6.如權(quán)利要求1和5所述的基于386EX CPU的嵌入式計(jì)算機(jī)系統(tǒng)，其特征在于通過1553B總線與外部進(jìn)行通訊，所述DDC61580協(xié)議芯片通過與所述1553變壓器耦合產(chǎn)生通信傳輸信號，經(jīng)所述1553B連接器傳輸至各遠(yuǎn)置終端載荷。
7.如權(quán)利要求1所述的基于386EX CPU的嵌入式計(jì)算機(jī)系統(tǒng)，其特征在于所述看門狗芯片為MAX692芯片，提供立即系統(tǒng)復(fù)位并重新啟動(dòng)功能。
8.如權(quán)利要求1所述的基于386EX CPU的嵌入式計(jì)算機(jī)系統(tǒng)，其特征在于所述電平轉(zhuǎn)換芯片為MAX232芯片，用于TTL電平和RS232電平相互轉(zhuǎn)換。
9.如權(quán)利要求1所述的基于386EX CPU的嵌入式計(jì)算機(jī)系統(tǒng)，其特征在于所述底板連接器為插槽式結(jié)構(gòu)，5v供電，每插槽使用150芯接插件，其中A1到A32、B1到B32、C1到C32的96芯和目前的186底板連接器兼容，包括386的地址、數(shù)據(jù)、控制總線和中斷、定時(shí)器、片選的引腳；后面的A33到A50、B33到B50、C33到C50的54芯用于高速接口1394的數(shù)據(jù)、控制引腳和其它設(shè)備自定義引腳。
10.如權(quán)利要求1所述的基于386EX CPU的嵌入式計(jì)算機(jī)系統(tǒng)，其特征在于所述實(shí)時(shí)多任務(wù)操作系統(tǒng)為VxWorks實(shí)時(shí)多任務(wù)操作系統(tǒng)，包括一板級支持包，實(shí)現(xiàn)了所述的VxWorks實(shí)時(shí)多任務(wù)操作系統(tǒng)的移植。
11.如權(quán)利要求10所述的基于386EX CPU的嵌入式計(jì)算機(jī)系統(tǒng)，其特征在于所述板級支持包提供所述VxWorks實(shí)時(shí)多任務(wù)操作系統(tǒng)與所述嵌入式計(jì)算機(jī)系統(tǒng)硬件環(huán)境的基本接口，提供上電時(shí)硬件初始化，支持所述VxWorks實(shí)時(shí)多任務(wù)操作系統(tǒng)對硬件驅(qū)動(dòng)的訪問，其運(yùn)行步驟包括a)復(fù)位中央處理單元，初始化內(nèi)存系統(tǒng)、棧指針和寄存器并傳遞啟動(dòng)類型；b)代碼重定位，對于ROM中駐留映像重定位數(shù)據(jù)段，其它映像重定位代碼段和數(shù)據(jù)段，如為壓縮映像，解壓縮，初始化RAM；c)系統(tǒng)初始化，首先完成多任務(wù)環(huán)境建立前的通用代碼初始化，然后激活VxWorks內(nèi)核，建立多任務(wù)環(huán)境。d)操作系統(tǒng)啟動(dòng)完成，啟動(dòng)用戶應(yīng)用程序。
全文摘要
本發(fā)明涉及一種基于386EX CPU的嵌入式計(jì)算機(jī)系統(tǒng)，該系統(tǒng)包括一386EX CPU中央處理單元、靜態(tài)隨機(jī)存儲(chǔ)芯片、快閃存儲(chǔ)芯片、電平轉(zhuǎn)換芯片、RS232連接芯片和看門狗芯片，其特征在于還包括一實(shí)時(shí)差錯(cuò)檢測與糾錯(cuò)芯片、底板連接器、DDC61580協(xié)議芯片及實(shí)時(shí)多任務(wù)操作系統(tǒng)。本發(fā)明是基于386EX CPU的嵌入式計(jì)算機(jī)系統(tǒng)，提高了計(jì)算機(jī)系統(tǒng)的整體性能，是一種高性能、高可靠的航天計(jì)算機(jī)系統(tǒng)，其可以應(yīng)用于我國載人航天、空間探測、衛(wèi)星組網(wǎng)等任務(wù)中去，將提高我國航天計(jì)算機(jī)的抗輻射、可靠性的能力，提高了計(jì)算機(jī)系統(tǒng)的處理能力和軟件系統(tǒng)的可維護(hù)性能，對推動(dòng)我國空間科學(xué)技術(shù)的發(fā)展有很大的意義。
文檔編號G06F15/76GK1635487SQ20031011606
公開日2005年7月6日 申請日期2003年12月30日 優(yōu)先權(quán)日2003年12月30日
發(fā)明者陳小敏, 安軍社, 孫輝先, 姜秀杰, 汪大星, 劉艷秋, 孫才, 周盛雨, 辛敏成 申請人:中國科學(xué)院空間科學(xué)與應(yīng)用研究中心