專利名稱：比特平面并行的率失真優(yōu)化截取內嵌碼塊編碼結構的制作方法
技術領域：
本發(fā)明涉及圖像處理技術領域，特別是一種比特平面并行的率失真優(yōu)化截取內嵌碼塊編碼(EBCOT)結構，用于各種數(shù)字設備的圖像壓縮編碼。
背景技術：
隨著多媒體和網(wǎng)絡技術的發(fā)展和應用，已有的靜止圖像壓縮標準JPEG已不能滿足當前市場和實際應用的要求，為此國際標準組織于2000年11月制定了靜止圖像壓縮的新標準JPEG2000。該新標準采用了澳大利亞學者David Taubman在High PerformanceScalable Image Compression with EBCOT(IEEE Trans.Image Processing，vol.9，no.7，pp.1158-1170，July 2000)一文中提出的小波變換和率失真優(yōu)化截取內嵌碼塊編碼算法(EBCOT)，該算法分為T1和T2兩部分。T1由內嵌比特平面編碼和MQ算術編碼器組成，完成上下文形成和算術編碼；T2部分完成率控制和碼流組織。進行率失真優(yōu)化截取內嵌碼塊編碼算法(EBCOT)編碼時，各小波子帶劃分為更小的碼塊(如64×64)，以碼塊為單位獨立作T1編碼。不同的碼塊產(chǎn)生的比特流長度是不相同的，它們對恢復圖像質量的貢獻也是不同的。因此對于所有碼塊產(chǎn)生的比特流，T2采用了率失真優(yōu)化技術進行后壓縮處理，完成碼流的率控制和組織。
以下對靜止圖像壓縮的新標準JPEG2000中的熵編碼原理進行描述設碼塊Bi中的量化系數(shù)為qi[m，n]，以符號-幅值的形式表示，Δi為相應的量化步長，Mi為qi[m，n]的比特平面?zhèn)€數(shù)，χi[m，n]為符號位(0表示正數(shù)，1表示負數(shù))，vi[m，n]為Mi-比特的幅度值。令vip[m，n]為vi[m，n]第p層的比特，其中0≤p＜Mi且p＝0對應于最低位LSB。比特平面編碼就是首先傳輸最高位MSBviMi-1[m，n]，然后傳輸次重要的比特平面。
為了有效的對vip[m，n]進行編碼，這里利用了當前樣點si[m，n]和相鄰樣點以前的編碼信息，即上下文。碼塊中的每個系數(shù)有一個二進制狀態(tài)變量σi[m，n]，初始化為0，表示當前系數(shù)是不重要的，在對第一個非零比特vip[m，n]≠0編碼時變?yōu)?，表示當前系數(shù)是重要的，σi[m，n]稱為si[m，n]的“重要性狀態(tài)”。其中，在比特平面p對si[m，n]編碼時，靜止圖像壓縮的新標準JPEG2000使用了四種編碼單元“零編碼”(ZC)、“符號編碼”(SC)、“幅值細化”(MR)和“游程編碼”(RLC)。
如果樣點是不重要的，即σi[m，n]＝0，則使用零編碼ZC或游程編碼RLC來編碼樣點在當前比特平面是否重要；如果樣點變?yōu)橹匾?，則使用符號編碼SC來編碼符號位并且置σi[m，n]為1；如果樣點在上一個比特平面已經(jīng)重要，即σi[m，n]＝1，則通過幅值細化MR來編碼vip[m，n]。在每種情況下，編碼單元輸出一個二進制符號(0或1)和當前的上下文，并傳送給算術編碼器MQ進行壓縮。零編碼ZC輸出的符號是vip[m，n]，其上下文狀態(tài)是當前樣點的8個相鄰樣點的重要性。因此當前系數(shù)最多可以有256種上下文狀態(tài)，為了降低實現(xiàn)復雜度，根據(jù)一些特殊的規(guī)則聚類，可以把這256種狀態(tài)簡化為9種上下文。如果vip[m，n]≠0，則進行符號編碼SC。該符號編碼SC輸出的符號是 其中 是由符號編碼SC的上下文狀態(tài)確定的符號預測值符號表示異或運算。符號編碼SC的上下文狀態(tài)由上下左右4個樣點的重要性及其相應的符號組成，因此也有256種狀態(tài)，靜止圖像壓縮的新標準JPEG2000將其簡化為5個上下文。幅值細化MR編碼的輸出是vip[m，n]，這里引入另一個狀態(tài)變量σi′[m，n]，用來表示是否第一次使用幅值細化MR編碼。通過σi′[m，n]和相鄰樣點的重要性狀態(tài)分成3種上下文。游程編碼RLC用來處理同一列連續(xù)4個樣點，以減少連續(xù)0符號的數(shù)目。如果該列4個系數(shù)的σi[m，n]＝0并且都沒有重要的鄰居，則采用游程編碼RLC，輸出其中是否有vip[m，n]＝1，它只有一個上下文。如果游程編碼RLC在編碼時4個系數(shù)中至少有一個變成重要，則要輸出第一個重要系數(shù)的位置(兩個比特)，位置的輸出采用固定的上下文，其概率模型是均勻分布的。然后對第一個重要系數(shù)進行符號編碼SC，后面的系數(shù)進行零編碼ZC。在進行編碼時，量化系數(shù)的比特平面編碼是按下列三個編碼過程進行的，在每個步驟中使用了上述零編碼ZC、符號編碼SC、幅值細化MR和游程編碼RLC四種編碼單元中的一種或多種操作。在每個編碼過程中，碼塊中的系數(shù)按照每四行組成的條帶進行掃描，條帶內按照列順序掃描，直到掃遍完碼塊中的所有系數(shù)為止，掃描順序如圖5所示。
具體的比特平面編碼方法如下第一步進行重要性傳播Pip，1，即對于不重要但有重要鄰居的系數(shù)進行零編碼ZC，如果系數(shù)變成重要則進行符號編碼SC；第二步進行幅值細化Pip，2，即對于已經(jīng)重要的系數(shù)，進行幅值細化MR編碼；第三步清理更新Pip，3，即對于不重要且未編碼過的系數(shù)進行零編碼ZC或游程編碼RLC，如果有系數(shù)變成重要則進行符號編碼SC。
返回第一步進行下一個比特平面p-1的編碼。
雖然澳大利亞學者David Taubman在High Performance Scalable ImageCompression with EBCOT(IEEE Trans.Image Processing，vol.9，no.7，pp.1158-1170，July2000)一文中給出了小波變換和率失真優(yōu)化截取的內嵌碼塊編碼(EBCOT)的方法描述，但是并沒有具體的硬件實現(xiàn)結構。因此，不少學者致力于率失真優(yōu)化截取的內嵌碼塊編碼(EBCOT)硬件結構的研究，而且提出了實現(xiàn)率失真優(yōu)化截取內嵌碼塊編碼(EBCOT)硬件結構。例如，美國學者Kishore Andra分別在2003年IEEE Trans.on Circuits and Systemfor Video Technology期刊發(fā)表文章A High-Performance JPEG2000 Architecture(Vol.13，No.3 March 2003 pp209-218)和其博士論文Wavelet and Entropy Coding Accelerators forJPEG2000，Arizona State University，December 2001中詳細給出實現(xiàn)率失真優(yōu)化截取內嵌碼塊編碼(EBCOT)的硬件結構。該結構的主要特點有1)通過組合邏輯實現(xiàn)狀態(tài)信息的輸入；2)狀態(tài)信息存儲在3個內存中；3)狀態(tài)和幅值信息存儲在5個寄存器中；4)通過一個24狀態(tài)的狀態(tài)機實現(xiàn)對整個模塊的控制。又如，臺灣學者Chung-Jr Lian Chung-JrLian在2003年IEEE Trans.on Circuits and System for Video Technology期刊發(fā)表文章Analysis and Architecture Design of Block Coding Engine for EBCOT in JPEG2000(Vol.13，No.3 March 2003 pp219-230)也詳細給出了實現(xiàn)率失真優(yōu)化截取內嵌碼塊編碼(EBCOT)硬件結構。該結構的主要特點有1)整個結構基于列處理；2)采用像素跳過和列跳過提高處理速度。
上述兩種采用硬件實現(xiàn)率失真優(yōu)化截取內嵌碼塊編碼(EBCOT)的結構，雖說代表了當前硬件化JPEG2000的最新技術，但是由于這兩種結構在處理編碼比特平面時采用的是從最高比特平面到最低比特平面依次編碼的串行方式，因而編碼速度和效率較低，而且美國學者Andra采用的24狀態(tài)機進行控制，結構復雜，容易在單像素位置產(chǎn)生時鐘浪費。
發(fā)明的技術方案本發(fā)明的目的是提供一種比特平面并行的率失真優(yōu)化截取內嵌碼塊編碼(EBCOT)硬件結構，以克服現(xiàn)有串行硬件結構在實現(xiàn)靜止圖像壓縮新標準JPEG2000時編碼速度和效率較低的不足。
實現(xiàn)本發(fā)明目的的技術關鍵是對編碼比特平面進行并行處理，采用組合邏輯實現(xiàn)編碼模塊結構，主要包括小波變換器，外部存儲器，小波系數(shù)輸出器，并行比特平面編碼器，并行緩沖器，復選器，算術編碼器，其中小波變換器，用于將原始圖像數(shù)據(jù)進行離散小波變換，并將變換系數(shù)寫入外部存儲器；外部存儲器，用于存儲小波變換系數(shù)；
小波系數(shù)輸出器，用于按分辨率遞增順序讀出小波系數(shù)，每四個點為一個條帶，并輸出到各并行比特平面編碼器；并行比特平面編碼器，用于將小波系數(shù)輸出器輸出的各條帶同時進行比特平面編碼和狀態(tài)變量的組織，并對狀態(tài)變量同時進行更新；并行緩沖器，用于寄存從各并行比特平面編碼器輸入的上下文信息，并依次讀出該上下文信息；復選器，用于把從各并行緩沖器輸入的多個下文信息進行選擇輸出；算術編碼器，用于對從復選器輸入的上下文信息進行壓縮編碼并輸出壓縮碼流。
上述比特平面并行的率失真優(yōu)化截取內嵌碼塊編碼結構，其中比特平面編碼器主要由狀態(tài)存儲器，上下文產(chǎn)生器，上下文輸出器，上下文緩沖器，控制器，階段計數(shù)器，狀態(tài)寄存器組成；該狀態(tài)存儲器采用片內雙端口存儲器，用于存放每一個碼塊所有條帶的狀態(tài)信息；該上下文產(chǎn)生器采用組合邏輯門陣列，用于產(chǎn)生上下文和數(shù)據(jù)并傳送到上下文輸出器中；該上下文輸出器，用于讀出上下文產(chǎn)生器生成的上下文和數(shù)據(jù)，并寫入到上下文緩沖器中；該控制器，用于產(chǎn)生控制狀態(tài)存儲器和狀態(tài)寄存器的控制信號；該階段計數(shù)器，用于產(chǎn)生指示編碼過程信號，即當前所處的如重要性傳播，幅值細化和清理更新等具體編碼過程；該狀態(tài)寄存器采用左、中、右三個30位寬的狀態(tài)寄存器(LEFT、MIDDLE、RIGHT)，用于暫存狀態(tài)存儲器中的條帶信息。
上述比特平面并行的率失真優(yōu)化截取內嵌碼塊編碼結構，其中左狀態(tài)寄存器LEFT的輸出分別與狀態(tài)存儲器和上下文產(chǎn)生器相連接，用于完成對狀態(tài)變量的更新和參與上下文的形成，右狀態(tài)寄存器RIGHT的輸入連接到狀態(tài)存儲器的輸出端，右狀態(tài)寄存器RIGHT的輸出分別連接到上下文產(chǎn)生器與中狀態(tài)寄存器MIDDLE的輸入端，用以參與上下文的形成與更新中狀態(tài)寄存器MIDDLE，中狀態(tài)寄存器MIDDLE的輸出連接到上下文產(chǎn)生器參與上下文的形成。
上述比特平面并行的率失真優(yōu)化截取內嵌碼塊編碼結構，其中上下文產(chǎn)生器根據(jù)三個狀態(tài)寄存器(LEFT、MIDDLE、RIGHT)的狀態(tài)數(shù)值，以組合邏輯形式同時產(chǎn)生四個位置的十五個數(shù)據(jù)信號，即分別在位置(7)、位置(8)、位置(9)、位置(10)產(chǎn)生零編碼(ZC)，符號編碼(SC)和幅值細化(MR)，以及游程編碼(RLC)的三個上下文數(shù)據(jù)信號，參見圖3。
上述比特平面并行的率失真優(yōu)化截取內嵌碼塊編碼結構，其中每一個條帶的位置點個數(shù)為四個小波系數(shù)點與上下邊界之和，即4+2，每一個位置點的狀態(tài)變量需要五位比特，即重要性狀態(tài)位(σ)，幅值位(v)，符號位(χ)，訪問位(η)和細化狀態(tài)位(σ′)，該重要性狀態(tài)位(σ)和細化狀態(tài)位(σ′)，每個條帶有三十位狀態(tài)變量。
上述比特平面并行的率失真優(yōu)化截取內嵌碼塊編碼結構，其中五個狀態(tài)變量中的重要性狀態(tài)(σ)和細化狀態(tài)(σ′)與比特平面位置有關，即σp=Σi=p+1MSBνi[m,n],σp′=σp+1]]>式中，p為比特編碼平面號σp為第p比特平面位置點[m，n]處的重要性狀態(tài)νi[m，n]為位置點[m，n]在第i比特平面處的幅值σ′p為第p比特平面位置點[m，n]處的細化狀態(tài)σp+1為第p+1比特平面位置點[m，n]處的重要性狀態(tài)各個比特平面的幅值位(v)由小波系數(shù)在該比特平面的數(shù)值確定，符號位(χ)由小波系數(shù)的符號確定，訪問位(η)在編碼時確定。
本發(fā)明由于采用編碼比特平面并行處理及由組合邏輯實現(xiàn)編碼模塊的結構，不但充分利用了比特平面間的并行度，而且克服了狀態(tài)機控制的復雜性，避免了在單像素位置產(chǎn)生時鐘浪費的現(xiàn)象，因此編碼速度和效率有了顯著提高。表1給出了實測Lena和Barbara兩幅圖像第一個碼塊在串行和并行方式下實際需要的時鐘周期數(shù)，取碼塊大小為32×32，其中Lena圖像的并行方式比串行方式的執(zhí)行時間減少了86.42％，Barbara圖像的并行方式比串行方式的執(zhí)行時間減少了86.36％。通過對Lena圖像進行了估算，整幅圖像至多需128000個時鐘周期，效率比臺灣學者Chung-Jr Lian給出的結果高。系統(tǒng)運行結果表明，系統(tǒng)最高時鐘頻率可達到52.247MHz。表2給出采用比特平面并行結構JPEG2000-BP算法和基于小波變換SPIHT算法以及標準的JPEG2000算法，對不同分辨率的三幅測試圖像在不同碼率下得到的結果，從表2中可見，盡管本發(fā)明在速度上提高了約一個數(shù)量級，而在峰值信噪比(PSNR)性能上基本與已有的靜止圖像壓縮新標準JPEG2000以及基于小波變換SPIHT算法相當。因此，本發(fā)明在圖像檢索、因特網(wǎng)傳輸、網(wǎng)絡瀏覽、文本圖像、數(shù)碼相機、醫(yī)學圖像、遙感圖像和桌面印刷等多個領域具有巨大的應用價值。尤其是在視頻數(shù)據(jù)的網(wǎng)絡傳輸方面已經(jīng)顯示了其高質量，大壓縮比，抗誤碼能力等顯著優(yōu)點。同時本發(fā)明也可用于偵察衛(wèi)星的數(shù)傳系統(tǒng)，及戰(zhàn)場的監(jiān)控等軍事領域。
表1并行方式與串行方式的執(zhí)行時間比較

表2峰值信噪比



圖1是本發(fā)明并行的比特平面編碼系統(tǒng)結構2是本發(fā)明比特平面編碼器結構3是本發(fā)明條帶處理位置4是本發(fā)明的狀態(tài)位寄存器5是本發(fā)明對正規(guī)(Regular)方式的條帶掃描順序6(a)是本發(fā)明對Lena圖像比特平面數(shù)-峰值信噪比曲線6(b)是本發(fā)明對Barbara圖像比特平面數(shù)-峰值信噪比曲線圖
具體實施例方式本發(fā)明的結構是采用XILINX ISE 5.1集成開發(fā)軟件和VHDL、Verilog HDL語言，在XILINX公司的XCV600e-6BG432可編程芯片上實現(xiàn)。
參照圖1，本發(fā)明的并行比特平面編碼系統(tǒng)結構包括小波變換器，外部存儲器(圖中未畫出)，小波系數(shù)輸出器，并行比特平面編碼器，并行緩沖器，復選器，算術編碼器。小波變換器首先對原始圖像進行離散小波變換得到頻率域的小波系數(shù)，存入到外部存儲器。該小波選擇JPEG2000建議的整數(shù)5/3小波，小波系數(shù)的量化步長為1，小波級數(shù)為3。由小波系數(shù)輸出器根據(jù)分辨率漸進要求，將小波系數(shù)按級數(shù)和頻帶讀出送給并行的各個比特平面編碼器，根據(jù)小波系數(shù)在各個比特平面的值，組織該系數(shù)在對應平面的狀態(tài)變量值，并將該狀態(tài)變量值存儲到對應的片內雙端口存儲器中。每一個比特平面編碼器接收小波系數(shù)和狀態(tài)變量在該平面的數(shù)值，按照編碼要求生成對應的上下文和數(shù)據(jù)信息。生成的上下文和數(shù)據(jù)存放到每個平面對應的并行上下文緩沖器中，各緩沖器中的上下文和數(shù)據(jù)通過復選器選擇輸出到算術編碼器進行壓縮編碼。由算術編碼器產(chǎn)生的壓縮碼流提供給后續(xù)編碼器進行優(yōu)化截取，最終形成標準碼流。
參照圖2，本發(fā)明的比特平面編碼器結構主要由狀態(tài)存儲器，狀態(tài)寄存器，上下文產(chǎn)生器，上下文輸出器，上下文緩沖器，控制器，階段計數(shù)器組成。其中狀態(tài)存儲器是存放一個碼塊所有條帶的狀態(tài)信息的片內雙端口存儲器；狀態(tài)寄存器設為左、中、右(LEFT、MIDDLE、RIGHT)三個，該三個狀態(tài)寄存器分別對應圖3中的三個條帶的30位狀態(tài)寄存器，該三個狀態(tài)寄存器的打入使能信號分別是LEFT_EN，MID_EN和RIGHT_EN；上下文產(chǎn)生器采用產(chǎn)生上下文和數(shù)據(jù)的組合邏輯門陣列，是整個編碼器的核心模塊；上下文輸出器將上下文產(chǎn)生器生成的上下文和數(shù)據(jù)讀出寫入到上下文緩沖器中；控制器主要是產(chǎn)生控制狀態(tài)存儲器和三個條帶寄存器的控制信號，是整個編碼器的控制模塊；階段計數(shù)器是編碼過程的計數(shù)模塊，產(chǎn)生指示編碼過程信號，即當前所處的如重要性傳播，幅值細化和清理更新等具體編碼過程。左寄存器LEFT的輸出連接到狀態(tài)存儲器的輸入端，將上下文產(chǎn)生器在編碼時產(chǎn)生的最新狀態(tài)變量值寫回到狀態(tài)存儲器中，完成對狀態(tài)變量的更新過程，通過更新可使在后續(xù)編碼過程中所使用的狀態(tài)變量值是最新的，以確保編碼的正確性。同時寄存器LEFT的輸出也連接到上下文產(chǎn)生器參與上下文的形成。中寄存器MIDDLE的輸入連接到右寄存器RIGHT的輸出，中寄存器MIDDLE的輸出連接到上下文產(chǎn)生器參與上下文的形成。右寄存器RIGHT的輸出連接到上下文產(chǎn)生器參與上下文的形成，同時連接到中寄存器MIDDLE的輸入，用以更新中寄存器MIDDLE，右寄存器RIGHT的輸入連接到狀態(tài)存儲器的輸出端。
編碼過程如下第一步，完成重要性傳播過程。即由編碼器接收來自小波變換器的啟動信號，階段計數(shù)器指示為重要性傳播，并對控制器復位開始編碼，控制器將狀態(tài)存儲器中的三個條帶信息依次讀出分別寫入到三個狀態(tài)寄存器，上下文產(chǎn)生器接收到三個狀態(tài)寄存器的數(shù)值后，由其內部組合邏輯陣列產(chǎn)生對應的上下文和數(shù)據(jù)信息，并通過上下文輸出器將上下文和數(shù)據(jù)信息寫入緩沖器中。然后重復上述過程，完成一個碼塊的所有條帶的重要性傳播編碼。
第二步，完成幅值細化過程。對上述碼塊按與第一步相同步驟進行幅值細化編碼過程，這時階段計數(shù)器指示為幅值細化。
第三步，完成清理更新過程。對上述碼塊進行清理更新，這時階段計數(shù)器指示為清理更新。
至此一個碼塊編碼結束，進行下一個碼塊編碼，直到所有碼塊編碼結束后，完成對整個圖像的比特平面編碼。
圖3給出了狀態(tài)變量組織的條帶處理位置，每個條帶由六個位置點組成，每個位置點在每一個編碼平面都包含有重要性狀態(tài)位(σ)，幅值位(v)，符號位(χ)，訪問位(η)和細化狀態(tài)位(σ′)五個狀態(tài)變量，每個位置點的狀態(tài)變量位數(shù)為五位，每個條帶的狀態(tài)變量共三十位。圖3中的位置點7、8、9、10表示在處理每個條帶時，上下文窗考慮當前要處理的四個位置，位置點6和11表示在處理每個條帶時要考慮的左右相鄰條帶位置。由于對編碼的處理順序是以條帶為單位從左向右，從上向下進行，所以可以將每一個條帶視為基本處理單元，這樣可以避免條帶內某些位置不產(chǎn)生上下文輸出時帶來的時鐘浪費。
上述比特平面并行的率失真優(yōu)化截取內嵌碼塊編碼結構，其中五個狀態(tài)變量中的重要性狀態(tài)(σ)和細化狀態(tài)(σ′)與比特平面位置有關，即σp=Σi=p+1MSBνi[m,n],σp′=σp+1]]>式中，p為比特編碼平面號σp為第p比特平面位置點[m，n]處的重要性狀態(tài)vi[m，n]為位置點[m，n]在第i比特平面處的幅值σ′p為第p比特平面位置點[m，n]處的細化狀態(tài)σp+1為第p+1比特平面位置點[m，n]處的重要性狀態(tài)各個比特平面的幅值位(v)不同，該幅值位由小波系數(shù)在該比特平面的數(shù)值確定，符號位(χ)由小波系數(shù)的符號確定，訪問位(η)在編碼時確定。至此，每一個比特平面的狀態(tài)信息可以同時獲得，這樣就保證了比特平面并行編碼的可行性。
參見圖4，第一行為圖3中當前處理條帶的位置標號，第二行為各位置點所對應的狀態(tài)信息位。
參見圖5，本發(fā)明的條帶掃描和上下文生成是按JPEG2000提供的兩種可選正規(guī)條帶掃描順序Regular和垂直條帶掃描順序Vertical causal。采用正規(guī)條帶掃描順序Regular方式，設碼塊大小為32×32，共256個條帶，上下文數(shù)據(jù)生成是根據(jù)三個狀態(tài)寄存器(LEFT、MIDDLE、RIGHT)的值，以組合邏輯形式同時產(chǎn)生四個位置的數(shù)據(jù)。雖然從圖4中可見一個條帶的四個位置是依次處理的，但是每一個位置產(chǎn)生的上下文是完全可以同時預知的，也就是在一個時鐘內該條帶應生成的所有上下文數(shù)據(jù)可以同時獲得。對于每一個條帶在編碼時，最多可以生成的上下文數(shù)為十五個，它們分別是位置7的零編碼(ZC)，符號編碼(SC)和幅值細化(MR)；位置8的零編碼(ZC)，符號編碼(SC)和幅值細化(MR)；位置9的零編碼(ZC)，符號編碼(SC)和幅值細化(MR)；位置10的零編碼(ZC)，符號編碼(SC)和幅值細化(MR)；以及游程編碼(RLC)的三個上下文。這些上下文數(shù)據(jù)可以通過條帶的狀態(tài)值得到，并且可以設定上下文有效信號來指定該上下文是否有效以供輸出時使用。例如，位置7的零編碼(ZC)上下文由位置0、1、2、6、8和11、12、13的狀態(tài)變量根據(jù)標準規(guī)定來決定，而這8個相鄰位置的狀態(tài)信息則可在三個狀態(tài)寄存器中得到。這樣就可以使條帶內上下文并行輸出，很大程度上節(jié)省了時鐘。上下文輸出器就是結合這十五個上下文的有效信號將該條帶生成的有效上下文依次輸出。
參見圖6，本發(fā)明根據(jù)JPEG2000量化標準，可以通過設置量化死區(qū)(DEADZONE)來調整并行的比特平面數(shù)，以得到比特平面數(shù)與圖像質量之間的關系，確定所需的比特平面數(shù)目。圖6是用軟件得到的Lena和Barbara圖像的比特平面數(shù)與峰值信噪比(PSNR)曲線，其中圖6(a)是對Lena圖像比特平面數(shù)-峰值信噪比曲線圖，圖6(b)是對Barbara圖像比特平面數(shù)-峰值信噪比曲線圖可見曲線兩端是平坦的，中間部分有所下降，這就意味著沒有必要設置最大的比特平面數(shù)來獲取最高的峰值信噪比(PSNR)。在硬件資源的約束下，一般選擇中間偏上點作為實際并行編碼的平面數(shù)，例如范圍為8-12之間。經(jīng)過小波變換后，小波系數(shù)的位寬就是決定參加并行編碼平面?zhèn)€數(shù)的主要因素。對于基于提升的整數(shù)5/3小波，一般小波系數(shù)可以用12+1位源碼表示，其中包括一位符號位。
權利要求
1.一種比特平面并行的率失真優(yōu)化截取內嵌碼塊編碼結構，其特征在于包括小波變換器，用于將原始圖像數(shù)據(jù)進行離散小波變換，并將變換系數(shù)寫入外部存儲器；外部存儲器，用于存儲小波變換系數(shù)；小波系數(shù)輸出器，用于按分辨率遞增順序讀出小波系數(shù)，每四個點為一個條帶，并輸出到各并行比特平面編碼器；并行比特平面編碼器，用于將小波系數(shù)輸出器輸出的各條帶同時進行比特平面編碼和狀態(tài)變量的組織，并對狀態(tài)變量同時進行更新；并行緩沖器，用于寄存從各并行比特平面編碼器輸入的上下文信息，并依次讀出該上下文信息；復選器，用于把從各并行緩沖器輸入的多個下文信息進行選擇輸出；算術編碼器，用于對從復選器輸入的上下文信息進行壓縮編碼并輸出壓縮碼流。
2.根據(jù)權利要求1所述的編碼結構，其特征在于每個并行比特平面編碼器主要由狀態(tài)存儲器，上下文產(chǎn)生器，上下文輸出器，上下文緩沖器，控制器，階段計數(shù)器，狀態(tài)寄存器組成；該狀態(tài)存儲器采用片內雙端口存儲器，用于存放每一個碼塊所有條帶的狀態(tài)信息；該上下文產(chǎn)生器采用組合邏輯門陣列，用于產(chǎn)生上下文和數(shù)據(jù)并傳送到上下文輸出器中；該上下文輸出器，用于讀出上下文產(chǎn)生器生成的上下文和數(shù)據(jù)，并寫入到上下文緩沖器中；該控制器，用于產(chǎn)生控制狀態(tài)存儲器和狀態(tài)寄存器的控制信號；該階段計數(shù)器，用于產(chǎn)生指示編碼過程信號，即當前所處的如重要性傳播，幅值細化和清理更新等具體編碼過程；該狀態(tài)寄存器采用左、中、右三個30位寬的狀態(tài)寄存器(LEFT、MIDDLE、RIGHT)，用于暫存狀態(tài)存儲器中的條帶信息。
3.根據(jù)權利要求1或2所述的編碼結構，其特征在于左狀態(tài)寄存器(LEFT)的輸出分別與狀態(tài)存儲器和上下文產(chǎn)生器相連接，用于完成對狀態(tài)變量的更新和參與上下文的形成，右狀態(tài)寄存器(RIGHT)的輸入連接到狀態(tài)存儲器的輸出端，右狀態(tài)寄存器(RIGHT)的輸出分別連接到上下文產(chǎn)生器與中狀態(tài)寄存器(MIDDLE)的輸入端，用以參與上下文的形成與更新中狀態(tài)寄存器(MIDDLE)，中狀態(tài)寄存器(MIDDLE)的輸出連接到上下文產(chǎn)生器參與上下文的形成。
4.根據(jù)權利要求1或2所述的編碼結構，其特征在于上下文產(chǎn)生器根據(jù)左、中、右三個狀態(tài)寄存器(LEFT、MIDDLE、RIGHT)的狀態(tài)數(shù)值，以組合邏輯形式同時產(chǎn)生四個位置的十五個數(shù)據(jù)信號，即分別在位置(7)、位置(8)、位置(9)、位置(10)產(chǎn)生零編碼(ZC)，符號編碼(SC)和幅值細化(MR)，以及游程編碼(RLC)的三個上下文數(shù)據(jù)信號。
5.根據(jù)權利要求1或2所述的編碼結構，其特征在于每一個條帶的位置點個數(shù)為四個小波系數(shù)點與上下邊界之和，即4+2，每一個位置點的狀態(tài)變量需要五位比特，即重要性狀態(tài)位(σ)，幅值位(v)，符號位(x)，訪問位(η)和細化狀態(tài)位(σ′)，該重要性狀態(tài)位(σ)和細化狀態(tài)位(σ′)，每個條帶有三十位狀態(tài)變量。
6.根據(jù)權利要求5所述的編碼結構，其特征在于五個狀態(tài)變量中的重要性狀態(tài)(σ)和細化狀態(tài)(σ′)與比特平面位置有關，即σp=Σi=p+1MSBvi[m,n]]]>σ′p＝σp+1，式中，p為比特編碼平面號σp為第p比特平面位置點[m，n]處的重要性狀態(tài)vi[m，n]為位置點[m，n]在第i比特平面處的幅值σ′p為第p比特平面位置點[m，n]處的細化狀態(tài)σp+1為第p+1比特平面位置點[m，n]處的重要性狀態(tài)各個比特平面的幅值位(v)由小波系數(shù)在該比特平面的數(shù)值確定，符號位(x)由小波系數(shù)的符號確定，訪問位(η)在編碼時確定。
全文摘要
本發(fā)明涉及一種比特平面并行的率失真優(yōu)化截取內嵌碼塊編碼結構。該結構包括小波變換器，小波系數(shù)輸出器，外部存儲器，并行比特平面編碼器，并行緩沖器，復選器，算術編碼器。小波變換器對圖像進行小波變換得到小波系數(shù)，存入到外部存儲器，小波系數(shù)輸出器讀出小波系數(shù)送給并行的各個比特平面編碼器，組織該系數(shù)在對應平面的狀態(tài)變量值，存儲到對應的片內雙端口存儲器中，按照編碼要求生成上下文和數(shù)據(jù)信息，存放到每個平面對應的上下文緩沖器中，各緩沖器中的上下文和數(shù)據(jù)通過復選器合輸出到算術編碼器進行壓縮編碼，產(chǎn)生壓縮碼流提供給后續(xù)編碼模塊進行優(yōu)化截取，形成標準碼流?？捎糜趯Ω鞣N數(shù)字設備的圖像壓縮編碼及視頻數(shù)據(jù)的網(wǎng)絡傳輸?shù)阮I域。
文檔編號G06T9/00GK1529285SQ20031010581
公開日2004年9月15日 申請日期2003年10月13日 優(yōu)先權日2003年10月13日
發(fā)明者劉凱, 李云松, 吳成柯, 莊懷宇, 曹斌, 劉 凱 申請人:西安電子科技大學