專利名稱:一種基于雙口的Flash控制器的制造方法
【專利摘要】本實用新型是一種基于雙口的Flash控制器，F(xiàn)lash控制器設(shè)置在FPGA邏輯控制芯片內(nèi)，F(xiàn)lash控制器上連接雙口存儲器；Flash控制器包括多個通道，多個通道分別與多個雙口存儲器一一對應連接；通道和雙口存儲器均是四個。本實用新型目的是提供一種基于雙口的Flash控制器，具有Local Bus接口，可以將flash控制器連接在各個總線接口上，采用基于雙口的Flash控制器與主機接口互聯(lián)，隔離主機端與Flash的時序不同步問題。
【專利說明】_種基于雙口的FI ash控制器

【技術(shù)領(lǐng)域】
[0001]本實用新型涉及嵌入式計算機系統(tǒng)領(lǐng)域，尤其涉及一種基于雙口的Flash控制器。

【背景技術(shù)】
[0002]在嵌入式系統(tǒng)中，隨著系統(tǒng)復雜度的增加，需要存儲的數(shù)據(jù)量變得越來越多，要求的存儲速度越來越高，需要高速大容量存儲系統(tǒng)技術(shù)與之相適應。
[0003]為了在嵌入式系統(tǒng)中掛接大容量存儲設(shè)備，需要解決主機接口與控制器連接的轉(zhuǎn)化設(shè)計，目前成熟的flash控制器芯片大多為SATA接口，如果要實現(xiàn)在其他總線接口上掛載大容量存儲設(shè)備，就需要采用SATA接口的轉(zhuǎn)換橋芯片，這樣限制了系統(tǒng)的靈活性，增加了硬件設(shè)計復雜度。
實用新型內(nèi)容
[0004]本實用新型創(chuàng)造的目的是提供一種基于雙口的Flash控制器，具有Local Bus接口，可以將flash控制器連接在各個總線接口上，采用基于雙口的Flash控制器與主機接口互聯(lián)，隔離主機端與Flash的時序不同步問題。
[0005]本實用新型的技術(shù)方案是:一種基于雙口的Flash控制器，其特征在于:所述Flash控制器設(shè)置在FPGA邏輯控制芯片內(nèi)，所述Flash控制器上連接雙口存儲器；所述Flash控制器包括多個通道，多個通道分別與多個雙口存儲器一一對應連接；所述通道和雙口存儲器均是四個。
[0006]上述FPGA邏輯控制芯片還包括PCI接口單元，所述雙口存儲器設(shè)置在PCI接口單元和Flash控制器之間。
[0007]上述雙口存儲器的A端口連接PCI接口單元的Local Bus，時鐘66MHz，總線寬度32bit，雙口存儲器的B端口連接Flash控制器，時鐘100MHz，總線寬度32bit。
[0008]本實用新型的優(yōu)點是:
[0009]DFPGA內(nèi)部實現(xiàn)雙口存儲器，節(jié)省硬件資源，而且對外接口簡單，標準的RAM操作接口，可以連接不同的總線接口，兼容性好；
[0010]2)時序控制簡單，規(guī)避總線時鐘和Flash控制器時鐘不同而帶來的速率匹配問題，雙口存儲器兩邊操作時序完全獨立，很好的隔離時序差異對系統(tǒng)可靠性帶來的影響。

【附圖說明】

[0011]圖1是本實用新型電子盤系統(tǒng)結(jié)構(gòu)示意圖；
[0012]圖2是本實用新型的系統(tǒng)內(nèi)部結(jié)構(gòu)示意圖；

【具體實施方式】
[0013]本實用新型提出了一種基于雙口的Flash控制器，F(xiàn)lash控制器2設(shè)置在FPGA邏輯控制芯片I內(nèi)，F(xiàn)lash控制器2包括多個通道，多個通道分別與多個雙口存儲器3—一對應連接；通道和雙口存儲器3均是四個。FPGA邏輯控制芯片I還包括PCI接口單元4，雙口存儲器3設(shè)置在PCI接口單元4和Flash控制器2之間。
[0014]下面以具體設(shè)計為例對本實用新型做進一步詳細說明:
[0015]I)系統(tǒng)結(jié)構(gòu)
[0016]系統(tǒng)采用PowerPC7447作為主處理器，需要在系統(tǒng)的PCI接口上掛接128GB電子盤，PCI總線使用32bit/66MHz，電子盤主要由PCI接口單元4，F(xiàn)PGA邏輯控制芯片1，NANDFlash芯片組5組成。按功能可以劃分為:控制單元和存儲區(qū)單元兩部分。系統(tǒng)結(jié)構(gòu)如圖1所示，整個大容量存儲單元通過由FPGA邏輯控制芯片I實現(xiàn)的PCI接口單元4與CPU模塊進行通信。
[0017]2)控制邏輯結(jié)構(gòu):
[0018]電子盤上的PCI接口單元4采用Xi I inx提供的PCI核實現(xiàn)，與Flash控制器2在同一片F(xiàn)PGA邏輯控制芯片I內(nèi)部實現(xiàn)，F(xiàn)PGA邏輯控制芯片I內(nèi)部結(jié)構(gòu)如圖2所示，在FPGA邏輯控制芯片I內(nèi)部的Flash控制器2分為四個通道，每個通道有自己的雙口存儲器3，每個通道控制I組Flash芯片，雙口存儲器3的A端口連接PCICore的Local Bus，時鐘66MHz，總線寬度32bi t，雙口存儲器3的B端口連接Flash控制器2，時鐘10MHz，總線寬度32bi t，F(xiàn)lash控制器2完成對Flash的讀寫操作，將數(shù)據(jù)從雙口寫入Flash或者從Flash讀出數(shù)據(jù)寫入雙口，兩端時序獨立，互不影響。
[0019]本實用新型由于使用硬件邏輯實現(xiàn)Flash控制器，因此可以在FPGA邏輯控制芯片I內(nèi)部增加雙口存儲器而不必使用外置雙口，采用DPRAM的IP軟核實現(xiàn)雙口存儲器，雙口存儲器的大小以一個扇區(qū)數(shù)據(jù)為單位，雙口兩端有獨立的時鐘控制信號，地址線，數(shù)據(jù)線和讀寫控制信號，雙口的一端即為Local Bus，時序與主機接口相匹配，另一端與flash控制器相連，時序受控于flash控制器，兩邊操作時序完全獨立，很好的隔離時序差異帶來的影響。
【權(quán)利要求】
1.一種基于雙口的Flash控制器，其特征在于:所述Flash控制器設(shè)置在FPGA邏輯控制芯片內(nèi)，所述Flash控制器上連接雙口存儲器；所述Flash控制器包括多個通道，多個通道分別與多個雙口存儲器一一對應連接；所述通道和雙口存儲器均是四個。2.根據(jù)權(quán)利要求1所述的基于雙口的Flash控制器，其特征在于:所述FPGA邏輯控制芯片還包括PCI接口單元，所述雙口存儲器設(shè)置在PCI接口單元和Flash控制器之間。3.根據(jù)權(quán)利要求2所述的基于雙口的Flash控制器，其特征在于:所述雙口存儲器的A端口連接PCI接口單元的Local Bus，時鐘66MHz，總線寬度32bit，雙口存儲器的B端口連接Flash控制器，時鐘100MHz，總線寬度32bit。
【文檔編號】G06F13-16GK204270292SQ201420765149
【發(fā)明者】張銳, 沈華, 韓強, 鄒晨, 曹彥榮 [申請人]中國航空工業(yè)集團公司第六三一研究所