專利名稱：：存儲(chǔ)器的資料清除方法及其相關(guān)裝置的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及一種清除內(nèi)存的儲(chǔ)存數(shù)據(jù)的方法及其相關(guān)裝置，特別涉及一種不需中央處理器干預(yù)而可清除內(nèi)存的儲(chǔ)存數(shù)據(jù)的方法及其相關(guān)裝置。
背景技術(shù)：
：請(qǐng)參閱圖1為已知計(jì)算機(jī)系統(tǒng)的示意圖。計(jì)算機(jī)系統(tǒng)10包含有一個(gè)中央處理器12，一個(gè)北橋電路14，一個(gè)南橋電路16，一個(gè)顯示控制電路18，一個(gè)屏幕19，一個(gè)內(nèi)存20，一個(gè)硬盤(pán)22以及一個(gè)輸入裝置24。其中，內(nèi)存20包含以矩陣方式排列的多個(gè)存儲(chǔ)單元26，亦即各存儲(chǔ)單元26分別對(duì)應(yīng)一個(gè)行地址與一個(gè)列地址。內(nèi)存20的數(shù)據(jù)存取操作主要通過(guò)北橋電路14中的內(nèi)存控制電路30。內(nèi)存控制電路30包含有一個(gè)地址緩存器32以及一個(gè)數(shù)據(jù)緩存器34，其中地址緩存器32被用來(lái)儲(chǔ)存內(nèi)存地址，而數(shù)據(jù)緩存器34被用來(lái)儲(chǔ)存欲寫(xiě)入內(nèi)存20的數(shù)據(jù)以及由自內(nèi)存20所讀取的數(shù)據(jù)。對(duì)于計(jì)算機(jī)系統(tǒng)10中所執(zhí)行的程序而言，不論是驅(qū)動(dòng)程序(driver)或應(yīng)用程序(application)，均需使用內(nèi)存20來(lái)儲(chǔ)存數(shù)據(jù)。當(dāng)執(zhí)行第一應(yīng)用程序時(shí)，其于內(nèi)存20中配置一存儲(chǔ)塊來(lái)儲(chǔ)存運(yùn)算數(shù)據(jù)，第一應(yīng)用程序結(jié)束時(shí)會(huì)釋放該存儲(chǔ)塊的資源，且第一應(yīng)用程序于釋放存儲(chǔ)塊會(huì)進(jìn)行清除(clear)存儲(chǔ)塊，例如將存儲(chǔ)塊中每一存儲(chǔ)單元26所記錄的數(shù)據(jù)均以邏輯值”1”或邏輯值”0”覆寫(xiě)，當(dāng)執(zhí)行第二應(yīng)用程序時(shí)，該第二應(yīng)用程序便可讀取該存儲(chǔ)塊的數(shù)據(jù)，反之若第二應(yīng)用程序配置該存儲(chǔ)塊時(shí)未實(shí)時(shí)清除存儲(chǔ)塊，則可能會(huì)影響該第二應(yīng)用程序的執(zhí)行，并產(chǎn)生誤判而造成錯(cuò)誤的運(yùn)算結(jié)果，甚至可能造成計(jì)算機(jī)系統(tǒng)10死機(jī)。所以，當(dāng)一個(gè)程序需使用內(nèi)存20中一預(yù)定容量的多個(gè)存儲(chǔ)單元26來(lái)紀(jì)錄運(yùn)算數(shù)據(jù)時(shí)，會(huì)先清除該多個(gè)存儲(chǔ)單元26以使紀(jì)錄邏輯值”1”或邏輯值”0”。因此當(dāng)中央處理器12執(zhí)行上述數(shù)據(jù)清除的程序代碼時(shí)，中央處理器12會(huì)輸出對(duì)應(yīng)該預(yù)定容量的每一存儲(chǔ)單元26的內(nèi)存地址至地址緩存器32，同時(shí)中央處理器12會(huì)反復(fù)地輸出邏輯值”1”或邏輯”0”至數(shù)據(jù)緩存器34中，換句話說(shuō)，若該預(yù)定容量是3MB，則中央處理器12會(huì)輸出2400萬(wàn)次的邏輯值”1”至數(shù)據(jù)緩存器34以清除內(nèi)存20中2400萬(wàn)個(gè)存儲(chǔ)單元26(對(duì)應(yīng)3MB的容量)。，對(duì)于清除內(nèi)存20中的數(shù)據(jù)而言，中央處理器12需耗費(fèi)許多時(shí)間來(lái)重復(fù)地輸出邏輯值”1”或”0”寫(xiě)入內(nèi)存20，將造成中央處理器12的效能受影響，此外，對(duì)中央處理器12與北橋電路14之間總線的有限頻寬，也會(huì)降低計(jì)算機(jī)系統(tǒng)10的整體效能。發(fā)明概述因此，本發(fā)明的主要目的在于提供一種內(nèi)存數(shù)據(jù)的清除方法及其相關(guān)裝置，以解決上述問(wèn)題。本發(fā)明提供一種內(nèi)存數(shù)據(jù)的清除方法，使用于一個(gè)計(jì)算機(jī)系統(tǒng)，該計(jì)算機(jī)系統(tǒng)更包含有一個(gè)處理器；以及一個(gè)內(nèi)存控制電路，電連接于該處理器與該內(nèi)存之間，用來(lái)控制該內(nèi)存的數(shù)據(jù)存取，該內(nèi)存數(shù)據(jù)清除方法包含有將處理器產(chǎn)生的一個(gè)預(yù)定邏輯值傳送到該內(nèi)存控制電路；以及由該內(nèi)存控制電路將該預(yù)定邏輯值，反復(fù)寫(xiě)入該內(nèi)存的多個(gè)存儲(chǔ)單元所記錄數(shù)據(jù)。本發(fā)明另提供一種計(jì)算機(jī)系統(tǒng)，包含一個(gè)處理器，用來(lái)控制該計(jì)算機(jī)系統(tǒng)的運(yùn)作；一個(gè)內(nèi)存，具有多個(gè)存儲(chǔ)單元，分別儲(chǔ)存一個(gè)數(shù)據(jù)；以及一個(gè)內(nèi)存控制電路，電連接于該處理器與該內(nèi)存之間，該內(nèi)存控制電路包含有一個(gè)地址緩存器，用來(lái)儲(chǔ)存對(duì)應(yīng)該多個(gè)存儲(chǔ)單元的多個(gè)內(nèi)存地址；一個(gè)數(shù)據(jù)緩存器；以及一個(gè)數(shù)據(jù)清除模塊，將處理器所傳送的一個(gè)預(yù)定邏輯值送至該數(shù)據(jù)緩存器，使該預(yù)定邏輯值逐一覆寫(xiě)這些存儲(chǔ)單元所記錄數(shù)據(jù)。附圖簡(jiǎn)述圖1是已知第一種計(jì)算機(jī)系統(tǒng)的示意圖。圖2為本發(fā)明第一種計(jì)算機(jī)系統(tǒng)的示意圖。圖3為圖2所示的數(shù)據(jù)清除模塊存取內(nèi)存所使用的內(nèi)存地址表的數(shù)據(jù)結(jié)構(gòu)示意圖。圖4為本發(fā)明第二種計(jì)算機(jī)系統(tǒng)的示意圖。圖式符號(hào)說(shuō)明10、80、120計(jì)算機(jī)系統(tǒng)12、82、122中央處理器14、84、124北橋電路16、86、126南橋電路18、88、138顯示控制電路19、96、128屏幕20、90、130內(nèi)存22、94、134硬盤(pán)24、92、132輸入裝置26、106、150存儲(chǔ)單元30、98、136內(nèi)存控制電路32、102、142地址緩存器34、104、144數(shù)據(jù)緩存器146系統(tǒng)內(nèi)存148顯示內(nèi)存100、140數(shù)據(jù)清除模塊具體實(shí)施方式請(qǐng)參閱圖3，該圖3為本發(fā)明第一種計(jì)算機(jī)系統(tǒng)的示意圖。計(jì)算機(jī)系統(tǒng)80包含有中央處理器82，北橋電路84，南橋電路86，顯示控制電路88，內(nèi)存90，輸入裝置92，硬盤(pán)94以及屏幕96。北橋電路84中設(shè)置有內(nèi)存控制電路98，且內(nèi)存控制電路98包含有數(shù)據(jù)清除模塊100，地址緩存器102，以及數(shù)據(jù)緩存器104。內(nèi)存90設(shè)置有矩陣的方式排列的多個(gè)存儲(chǔ)單元106，即每一存儲(chǔ)單元106對(duì)應(yīng)于一個(gè)行地址與一個(gè)列地址。內(nèi)存控制電路98被用來(lái)控制內(nèi)存90的數(shù)據(jù)存取，其中地址緩存器102被用來(lái)儲(chǔ)存內(nèi)存地址，而數(shù)據(jù)緩存器104被用來(lái)儲(chǔ)存欲寫(xiě)入內(nèi)存90的數(shù)據(jù)或自內(nèi)存90讀取的數(shù)據(jù)。本實(shí)施例中，內(nèi)存控制電路98中增加的數(shù)據(jù)清除模塊100可輸出一個(gè)預(yù)定邏輯值(例如”1”或”0”)來(lái)覆寫(xiě)內(nèi)存90中的存儲(chǔ)單元106，以清除存儲(chǔ)單元106所紀(jì)錄的任何數(shù)據(jù)，即內(nèi)存控制電路98因?yàn)樵O(shè)置有數(shù)據(jù)清除模塊100而使內(nèi)存控制電路98本身即具有獨(dú)立清除內(nèi)存90的儲(chǔ)存數(shù)據(jù)的功能。數(shù)據(jù)清除模塊100的運(yùn)作敘述如下，當(dāng)計(jì)算機(jī)系統(tǒng)80啟動(dòng)而完成一個(gè)開(kāi)機(jī)程序后會(huì)加載一個(gè)操作系統(tǒng)(operatingsystem，OS)，使用者經(jīng)由輸入裝置92輸入一個(gè)控制指令以觸發(fā)該操作系統(tǒng)執(zhí)行一個(gè)應(yīng)用程序，該應(yīng)用程序會(huì)透過(guò)該操作系統(tǒng)于內(nèi)存90中配置一個(gè)存儲(chǔ)容量，用以儲(chǔ)存運(yùn)算數(shù)據(jù)。當(dāng)存儲(chǔ)單元106用來(lái)儲(chǔ)存運(yùn)算數(shù)據(jù)時(shí)，應(yīng)用程序會(huì)先清除存儲(chǔ)單元106中的儲(chǔ)存數(shù)據(jù)以避免該應(yīng)用程序運(yùn)作時(shí)可能產(chǎn)生錯(cuò)誤的運(yùn)算結(jié)果。因此中央處理器82依據(jù)應(yīng)用程序的程序代碼輸出一個(gè)控制指令至內(nèi)存控制電路98以啟動(dòng)數(shù)據(jù)清除模塊100，此外，中央處理器82將欲清除數(shù)據(jù)的存儲(chǔ)單元106的內(nèi)存地址傳輸至地址緩存器102。然后，數(shù)據(jù)清除模塊100便依據(jù)中央處理器82決定使用邏輯值“1”或邏輯值“0”覆寫(xiě)對(duì)應(yīng)該存儲(chǔ)容量的存儲(chǔ)單元106的儲(chǔ)存數(shù)據(jù)。如上所述，當(dāng)進(jìn)行數(shù)據(jù)清除的運(yùn)作時(shí)，覆寫(xiě)存儲(chǔ)單元106所需的邏輯值由中央處理器82所產(chǎn)生且只需要一次輸出到數(shù)據(jù)清除模塊100，以在啟動(dòng)數(shù)據(jù)清除的操作時(shí)，中央處理器82不需耗費(fèi)時(shí)間來(lái)反復(fù)產(chǎn)生該邏輯值至數(shù)據(jù)緩存器104，因此可更有效率地處理其它程序而產(chǎn)生較佳的效能。此外，中央處理器82不需傳輸數(shù)據(jù)至數(shù)據(jù)緩存器104，而是直接一次輸出邏輯值到數(shù)據(jù)清除模塊100，因此不會(huì)在傳輸該邏輯值時(shí)占用中央處理器82與北橋電路84之間總線的有限帶寬。此外，內(nèi)存90中移動(dòng)的數(shù)據(jù)會(huì)包含有多個(gè)數(shù)據(jù)位，一般內(nèi)存控制電路98是以物理內(nèi)存地址(例如利用內(nèi)存地址表(memoryaddresstable)方式)來(lái)存取內(nèi)存90中的存儲(chǔ)單元106。請(qǐng)參閱圖3，該圖3是圖2所示的內(nèi)部數(shù)據(jù)移動(dòng)控制電路100存取內(nèi)存90所使用的內(nèi)存地址表的數(shù)據(jù)結(jié)構(gòu)示意圖。內(nèi)存地址表107包含有三個(gè)字段，其中字段108a、108b、108n是用來(lái)紀(jì)錄物理內(nèi)存地址，字段110a、110b、110n則紀(jì)錄一個(gè)標(biāo)記(flag)，用來(lái)表示數(shù)據(jù)是否結(jié)束(endoffile，EOF)，以及字段112a、112b、112n是用來(lái)指出自字段108所儲(chǔ)存的物理內(nèi)存地址起需要依序讀取的位長(zhǎng)度。當(dāng)一個(gè)程序欲于內(nèi)存90中進(jìn)行數(shù)據(jù)的移動(dòng)操作，該程序利用計(jì)算機(jī)系統(tǒng)80的操作系統(tǒng)取得數(shù)據(jù)記錄于內(nèi)存90中相對(duì)應(yīng)物理內(nèi)存地址的信息，并產(chǎn)生圖3所示的內(nèi)存地址表107，同時(shí)會(huì)將內(nèi)存地址表107儲(chǔ)存在內(nèi)存90中的一個(gè)預(yù)定存儲(chǔ)塊中。然后，該程序便可輸出一個(gè)指令來(lái)啟動(dòng)內(nèi)部數(shù)據(jù)移動(dòng)控制電路100來(lái)依據(jù)內(nèi)存地址表107以正確地?cái)X取數(shù)據(jù)。因此，內(nèi)部數(shù)據(jù)移動(dòng)控制電路100可讀取字段108a所記錄的內(nèi)存地址ADDRESSa，然后依據(jù)字段112a所記錄的位長(zhǎng)度LENGTHa而自內(nèi)存地址ADDRESSa起連續(xù)讀取多個(gè)位逐一寫(xiě)入地址緩存器102。此外，由于字段110a所紀(jì)錄的標(biāo)記數(shù)值為”0”，亦即該數(shù)據(jù)尚未結(jié)束，因此內(nèi)部數(shù)據(jù)移動(dòng)控制電路100隨即讀取字段108b所記錄的內(nèi)存地址ADDRESSb，并依據(jù)字段112b所記錄的位長(zhǎng)度LENGTHb來(lái)自內(nèi)存地址ADDRESSb起連續(xù)讀取多個(gè)位，該多個(gè)位的個(gè)數(shù)等于位長(zhǎng)度LENGTHb，同樣地，由于字段110b所紀(jì)錄的標(biāo)記數(shù)值為”0”，亦即該數(shù)據(jù)仍尚未結(jié)束，所以內(nèi)部數(shù)據(jù)移動(dòng)控制電路100會(huì)依據(jù)內(nèi)存地址表107來(lái)不斷地讀取內(nèi)存90，直到內(nèi)部數(shù)據(jù)移動(dòng)控制電路100依據(jù)字段108n所紀(jì)錄的內(nèi)存地址ADDRESSn以及字段112n所記錄的位長(zhǎng)度LENGTHn來(lái)讀取多個(gè)位時(shí)，由于字段110n所記錄的標(biāo)記值為”1”，表示當(dāng)內(nèi)部數(shù)據(jù)移動(dòng)控制電路100讀出對(duì)應(yīng)位長(zhǎng)度LENGTHn的數(shù)量的位時(shí)，數(shù)據(jù)已全部由內(nèi)部數(shù)據(jù)移動(dòng)控制電路100所讀取。同樣地，當(dāng)內(nèi)存控制電路98欲將數(shù)據(jù)寫(xiě)入內(nèi)存90時(shí)，操作系統(tǒng)亦會(huì)產(chǎn)生如圖4所示的內(nèi)存地址表107，用來(lái)紀(jì)錄寫(xiě)入數(shù)據(jù)至內(nèi)存90所需的物理內(nèi)存地址的信息，因此內(nèi)部數(shù)據(jù)移動(dòng)控制電路100便可依據(jù)另一內(nèi)存地址表107所提供的內(nèi)存地址信息來(lái)將數(shù)據(jù)緩存器104所記錄的數(shù)據(jù)寫(xiě)入內(nèi)存90中相關(guān)存儲(chǔ)單元106中。若數(shù)據(jù)記錄在內(nèi)存90而對(duì)應(yīng)多個(gè)物理內(nèi)存地址106a且為非連續(xù)時(shí)，則需透過(guò)圖4所示的內(nèi)存地址表107來(lái)讀取數(shù)據(jù)，當(dāng)然若移動(dòng)到物理內(nèi)存地址106b為非連續(xù)時(shí)，亦可透過(guò)內(nèi)存地址表107來(lái)分別作寫(xiě)入儲(chǔ)存的動(dòng)作。然而若數(shù)據(jù)記錄在內(nèi)存90而對(duì)應(yīng)多個(gè)物理內(nèi)存地址為連續(xù)時(shí)，操作系統(tǒng)僅需提供數(shù)據(jù)于內(nèi)存90中的來(lái)源內(nèi)存地址，數(shù)據(jù)的位長(zhǎng)度，以及數(shù)據(jù)移動(dòng)至內(nèi)存90的目標(biāo)內(nèi)存地址，內(nèi)部數(shù)據(jù)移動(dòng)控制電路100便可自來(lái)源內(nèi)存地址起逐一讀取出對(duì)應(yīng)位長(zhǎng)度的數(shù)據(jù)，并依據(jù)目標(biāo)內(nèi)存地址與數(shù)據(jù)的位長(zhǎng)度而自目標(biāo)內(nèi)存地址起逐一寫(xiě)入對(duì)應(yīng)位長(zhǎng)度的數(shù)據(jù)，完成數(shù)據(jù)儲(chǔ)存的操作。當(dāng)然上述目標(biāo)內(nèi)存地址可能不只一個(gè)，在此情況下會(huì)儲(chǔ)存于不同目標(biāo)內(nèi)存地址下，我們亦可利用內(nèi)存地址表107來(lái)做適當(dāng)?shù)目刂?。?qǐng)參閱圖4，該圖4為本發(fā)明第二種計(jì)算機(jī)系統(tǒng)的示意圖。計(jì)算機(jī)系統(tǒng)120包含有中央處理器122，北橋電路124，南橋電路126，屏幕128，內(nèi)存130，輸入裝置132，硬盤(pán)134。北橋電路124設(shè)置有內(nèi)存控制電路136以及顯示控制電路138，其中內(nèi)存控制電路136包含有數(shù)據(jù)清除模塊140，地址緩存器142，數(shù)據(jù)緩存器144。本實(shí)施例中內(nèi)存130的存儲(chǔ)容量被劃分為一系統(tǒng)內(nèi)存146以及一顯示內(nèi)存148，在系統(tǒng)內(nèi)存146與顯示內(nèi)存148中均設(shè)置有以矩陣方式排列的多個(gè)存儲(chǔ)單元150。由于顯示控制電路138是整合于北橋電路124中，所以計(jì)算機(jī)系統(tǒng)120是應(yīng)用公知共享內(nèi)存架構(gòu)(unifiedmemoryarchitecture，UMA)來(lái)提供顯示內(nèi)存138運(yùn)作所需的顯示內(nèi)存，亦即中央處理器122與顯示控制電路138共享內(nèi)存130來(lái)存取數(shù)據(jù)，換句話說(shuō)，中央處理器122是使用內(nèi)存130中的系統(tǒng)內(nèi)存146，而顯示控制電路138則使用內(nèi)存130中的顯示內(nèi)存148。圖4所示的計(jì)算機(jī)系統(tǒng)120與圖2所示的計(jì)算機(jī)系統(tǒng)80中的同名組件具有相同的功能，因此不再重復(fù)贅述。本實(shí)施例中，內(nèi)存控制電路136中的內(nèi)部數(shù)據(jù)移動(dòng)控制電路140與第2圖中的內(nèi)部數(shù)據(jù)移動(dòng)控制電路100功用相同，因此當(dāng)數(shù)據(jù)清除模塊140被啟動(dòng)來(lái)控制數(shù)據(jù)清除的操作時(shí)，中央處理器122便不需耗費(fèi)時(shí)間來(lái)重復(fù)地產(chǎn)生邏輯值至數(shù)據(jù)緩存器144，因此可更有效率地處理其它程序而產(chǎn)生較佳的效能，也不會(huì)在傳輸邏輯值下占用中央處理器122與北橋電路124之間總線的有限帶寬。當(dāng)然本實(shí)施例的內(nèi)部數(shù)據(jù)移動(dòng)控制電路140亦可應(yīng)用，多個(gè)物理內(nèi)存地址系為非連續(xù)時(shí)，內(nèi)部數(shù)據(jù)移動(dòng)控制電路透過(guò)圖3所示的內(nèi)存地址表107來(lái)進(jìn)行數(shù)據(jù)的讀取與寫(xiě)入；若多個(gè)物理內(nèi)存地址為連續(xù)時(shí)，僅需提供數(shù)據(jù)儲(chǔ)存于內(nèi)存130中的來(lái)源內(nèi)存地址，數(shù)據(jù)的位長(zhǎng)度，以及數(shù)據(jù)移動(dòng)至內(nèi)存130的目標(biāo)內(nèi)存地址等信息予內(nèi)部數(shù)據(jù)移動(dòng)控制電路140即可，其運(yùn)作與上述相同在此不再重復(fù)說(shuō)明。本實(shí)施例中，數(shù)據(jù)清除模塊140亦可用來(lái)清除顯示內(nèi)存148中的存儲(chǔ)單元150，其操作敘述如下。已知顯示控制電路138是使用顯示內(nèi)存148來(lái)儲(chǔ)存2D圖形運(yùn)算及3D圖形運(yùn)算的運(yùn)算數(shù)據(jù)，一般而言，顯示內(nèi)存會(huì)配置兩存儲(chǔ)塊，其中一存儲(chǔ)塊被用來(lái)作為圖像緩沖器(imagebuffer)，而另一存儲(chǔ)塊則用來(lái)作為深度緩沖器(Zbuffer)，其中該圖像緩沖器被用來(lái)儲(chǔ)存對(duì)應(yīng)屏幕128上每一像素的顯示數(shù)據(jù)(例如灰度值)，而該深度緩沖器則是用來(lái)紀(jì)錄每一像素的顯示資料的相對(duì)應(yīng)深度值。當(dāng)顯示控制電路138讀取該圖像緩沖器所儲(chǔ)存的顯示數(shù)據(jù)來(lái)驅(qū)動(dòng)屏幕128顯示一輸出圖像后，于顯示控制電路138欲進(jìn)行下一輸出圖像的顯示資料計(jì)算前，顯示控制電路138會(huì)先對(duì)該圖像緩沖器與該深度緩沖器進(jìn)行數(shù)據(jù)清除的操作。當(dāng)中央處理器122并輸入一次的邏輯值”1”覆寫(xiě)或以邏輯值”0”到數(shù)據(jù)清除模塊140，并將對(duì)應(yīng)圖像緩沖器與深度緩沖器的內(nèi)存地址會(huì)傳輸至地址緩存器142，同時(shí)數(shù)據(jù)清除模塊140開(kāi)始重復(fù)輸出一預(yù)定邏輯值(”1”或”0”)至數(shù)據(jù)緩存器144，然后數(shù)據(jù)清除模塊140便可依據(jù)地址緩存器142所記錄的內(nèi)存地址將數(shù)據(jù)緩存器144中所記錄的預(yù)定邏輯值覆寫(xiě)該圖像緩沖器與該深度緩沖器的存儲(chǔ)單元150的儲(chǔ)存數(shù)據(jù)。由于數(shù)據(jù)清除電路140可控制顯示內(nèi)存148的數(shù)據(jù)清除操作，不需中央處理器122干預(yù)顯示內(nèi)存148的數(shù)據(jù)清除操作。因此，中央處理器122便可更有效率地處理其它程序而產(chǎn)生較佳的效能，中央處理器122與北橋電路124之間總線的有限帶寬也不會(huì)過(guò)度被占用，而使計(jì)算機(jī)系統(tǒng)120具有較佳的效能。以上所述僅是本發(fā)明的較佳實(shí)施例，凡依本發(fā)明申請(qǐng)專利范圍所做的均等變化與修飾，皆應(yīng)屬本發(fā)明專利的涵蓋范圍。權(quán)利要求1.一種內(nèi)存的數(shù)據(jù)清除方法，使用于一個(gè)計(jì)算機(jī)系統(tǒng)，該計(jì)算機(jī)系統(tǒng)更包含有一處理器；以及一個(gè)內(nèi)存控制電路，電連接于該處理器與該內(nèi)存之間，用來(lái)控制該內(nèi)存的數(shù)據(jù)存取，該內(nèi)存數(shù)據(jù)清除方法包含有將處理器產(chǎn)生發(fā)一個(gè)預(yù)定邏輯值傳送到該內(nèi)存控制電路；以及由該內(nèi)存控制電路將該預(yù)定邏輯值，反復(fù)寫(xiě)入該內(nèi)存的多個(gè)存儲(chǔ)單元所記錄數(shù)據(jù)。2.如權(quán)利要求1所述的內(nèi)存的數(shù)據(jù)清除方法，其中，這些內(nèi)存單元地址為連續(xù)，則這些對(duì)應(yīng)數(shù)據(jù)送到該內(nèi)存控制電路，是將這些對(duì)應(yīng)數(shù)據(jù)的一來(lái)源內(nèi)存地址與一位長(zhǎng)度送到該內(nèi)存控制電路。3.如權(quán)利要求1所述的內(nèi)存的數(shù)據(jù)清除方法，其中，這些內(nèi)存單元地址為不連續(xù)，則提供一個(gè)第一內(nèi)存地址表給該內(nèi)存控制電路，用以接收這些對(duì)應(yīng)數(shù)據(jù)。4.如權(quán)利要求3所述的內(nèi)存的數(shù)據(jù)清除方法，其中，該第一內(nèi)存地址表包括多個(gè)字段，每一字段具有一個(gè)物理內(nèi)存地址、一位長(zhǎng)度以及一個(gè)標(biāo)記，分別紀(jì)錄這些第一內(nèi)存地址的起始地址、地址的位長(zhǎng)度以及這些對(duì)應(yīng)數(shù)據(jù)是否結(jié)束。5.如權(quán)利要求1所述的內(nèi)存的數(shù)據(jù)清除方法，其中，該預(yù)定邏輯值是邏輯”0”或邏輯”1”二者擇一。6.一種計(jì)算機(jī)系統(tǒng)，包含一個(gè)處理器，用來(lái)控制該計(jì)算機(jī)系統(tǒng)的運(yùn)行；一個(gè)內(nèi)存，具有多個(gè)存儲(chǔ)單元，分別儲(chǔ)存一個(gè)數(shù)據(jù)；以及一個(gè)內(nèi)存控制電路，電連接于該處理器與該內(nèi)存之間，該內(nèi)存控制電路包含有一個(gè)地址緩存器，用來(lái)儲(chǔ)存對(duì)應(yīng)該多個(gè)存儲(chǔ)單元的多個(gè)內(nèi)存地址；一個(gè)數(shù)據(jù)緩存器；以及一個(gè)數(shù)據(jù)清除模塊，將處理器所傳送的一個(gè)預(yù)定邏輯值送至該數(shù)據(jù)緩存器，使該預(yù)定邏輯值逐一覆寫(xiě)這些存儲(chǔ)單元所記錄數(shù)據(jù)。7.如權(quán)利要求6所述的計(jì)算機(jī)系統(tǒng)，其中，這些存儲(chǔ)單元地址是為連續(xù)，該數(shù)據(jù)清除模塊會(huì)依據(jù)對(duì)應(yīng)該數(shù)據(jù)的一個(gè)來(lái)源內(nèi)存地址與該預(yù)定數(shù)據(jù)的位長(zhǎng)度，產(chǎn)生該多個(gè)內(nèi)存地址至該地址緩存器，并依據(jù)這些內(nèi)存地址將該預(yù)定邏輯值寫(xiě)入這些存儲(chǔ)單元。8.如權(quán)利要求6所述的計(jì)算機(jī)系統(tǒng)，其中，這些多個(gè)存儲(chǔ)單元地址是為不連續(xù)，該數(shù)據(jù)清除模塊會(huì)使用一個(gè)內(nèi)存地址表產(chǎn)生該多個(gè)內(nèi)存地址至該地址緩存器，并依據(jù)該些內(nèi)存地址將該預(yù)定邏輯值寫(xiě)入這些存儲(chǔ)單元。9.如權(quán)利要求8所述的計(jì)算機(jī)系統(tǒng)，其中，該內(nèi)存地址表是由該計(jì)算機(jī)系統(tǒng)的操作系統(tǒng)產(chǎn)生。10.如權(quán)利要求6所述的計(jì)算機(jī)系統(tǒng)，其中，該內(nèi)存控制電路是設(shè)置在一個(gè)北橋電路中。11.如權(quán)利要求10所述的計(jì)算機(jī)系統(tǒng)，其中，該北橋電路另包含有一個(gè)顯示控制電路，用來(lái)產(chǎn)生影像信號(hào)驅(qū)動(dòng)該計(jì)算機(jī)系統(tǒng)的顯示裝置。12.如權(quán)利要求11所述的計(jì)算機(jī)系統(tǒng)，其中，該內(nèi)存包含有一個(gè)顯示內(nèi)存，用來(lái)暫存該顯示控制電路的運(yùn)算數(shù)據(jù)，以及一個(gè)系統(tǒng)內(nèi)存，用來(lái)暫存該處理器的運(yùn)算數(shù)據(jù)。13.如權(quán)利要求12所述的計(jì)算機(jī)系統(tǒng)，其中，該多個(gè)存儲(chǔ)單元位于該顯示內(nèi)存或該系統(tǒng)內(nèi)存中。全文摘要本發(fā)明提供一種內(nèi)存的數(shù)據(jù)清除方法，使用于一個(gè)計(jì)算機(jī)系統(tǒng)。計(jì)算機(jī)系統(tǒng)包含有一個(gè)處理器，以及一個(gè)內(nèi)存控制電路，電連接于該處理器與該內(nèi)存之間，用來(lái)控制該內(nèi)存的數(shù)據(jù)存取。該數(shù)據(jù)清除方法包含將處理器產(chǎn)生的一個(gè)預(yù)定邏輯值傳送到該內(nèi)存控制電路；以及由該內(nèi)存控制電路將該預(yù)定邏輯值反復(fù)寫(xiě)入該內(nèi)存的多個(gè)存儲(chǔ)單元所記錄數(shù)據(jù)。文檔編號(hào)G06F9/305GK1490716SQ0315895公開(kāi)日2004年4月21日申請(qǐng)日期2003年9月17日優(yōu)先權(quán)日2003年9月17日發(fā)明者莊榮城,顏清書(shū)申請(qǐng)人:威盛電子股份有限公司