專(zhuān)利名稱：Ic卡和ic卡系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及例如具有閃速存儲(chǔ)器且可對(duì)數(shù)據(jù)處理裝置本體抽取的IC卡和IC卡系統(tǒng)。
背景技術(shù)：
圖1是表示先有的的裝置本體1和IC卡2之間的數(shù)據(jù)通信方法的方框圖。為了在裝置本體1和IC卡2之間進(jìn)行數(shù)據(jù)通信，使用時(shí)鐘信號(hào)和與其同步輸入輸出的數(shù)據(jù)信號(hào)。數(shù)據(jù)信號(hào)是雙向通信，時(shí)鐘信號(hào)則是從裝置本體1向IC卡2的單向通信。
圖2是表示圖1的系統(tǒng)的詳細(xì)構(gòu)成的方框圖。FF1R、FF1S、FF2R、FF2S分別是觸發(fā)器，具有數(shù)據(jù)輸入D和數(shù)據(jù)輸出Q。101R、102R、CLK1分別是輸入緩沖器，101S、102S、101R、102R由3態(tài)緩沖器構(gòu)成。裝置本體1具有用來(lái)產(chǎn)生時(shí)鐘信號(hào)的時(shí)鐘發(fā)生器3。此外，1DE、2DE是控制信號(hào)，DATA、CLK是裝置坌1和IC卡2之間的數(shù)據(jù)傳送路徑和時(shí)鐘傳送路徑。
首先，說(shuō)明從裝置本體1到IC卡2的數(shù)據(jù)通信的情況。3態(tài)緩沖器101S利用控制信號(hào)1DE置成輸出使能狀態(tài)，3態(tài)緩沖器102S利用控制信號(hào)2DE置成輸出高阻狀態(tài)。因此，數(shù)據(jù)從觸發(fā)器FF1S向觸發(fā)器FF2R傳送。時(shí)鐘信號(hào)由裝置本體1的時(shí)鐘發(fā)生器3生成，經(jīng)路徑(輸出緩沖器CLK0→傳送路徑CLK→輸入緩沖器CLK1)輸入到觸發(fā)器FF2R的時(shí)鐘輸入端。
數(shù)據(jù)信號(hào)與輸入到觸發(fā)器FF1S時(shí)鐘輸入端的時(shí)鐘信號(hào)的上升沿同步，從觸發(fā)器FF1S輸出，經(jīng)路徑(輸出緩沖器101S→傳送路徑DATA→輸入緩沖器102R)輸入到觸發(fā)器FF2R的數(shù)據(jù)輸入端，與觸發(fā)器FF2R的時(shí)鐘輸入的上升沿同步取入。
其次，說(shuō)明從IC卡2到裝置本體1的數(shù)據(jù)通信的情況。3態(tài)緩沖器101S利用控制信號(hào)1DE置成輸出高阻狀態(tài)，3態(tài)緩沖器102S利用控制信號(hào)2DE置成輸出使能狀態(tài)。因此，數(shù)據(jù)從觸發(fā)器FF2S向觸發(fā)器FF1R傳送。時(shí)鐘信號(hào)由裝置本體1的時(shí)鐘發(fā)生器3生成，輸入到觸發(fā)器FF1R的時(shí)鐘輸入端。
數(shù)據(jù)信號(hào)經(jīng)路徑(時(shí)鐘發(fā)生器3→輸出緩沖器CLK0→傳送路徑CLK→輸入緩沖器CLK1)，與輸入到觸發(fā)器FF2S時(shí)鐘輸入端的時(shí)鐘信號(hào)的上升沿同步，從觸發(fā)器FF2S輸出，經(jīng)路徑(輸出緩沖器102S→傳送路徑DATA→輸入緩沖器101R)輸入到觸發(fā)器FF1R的數(shù)據(jù)輸入端，與觸發(fā)器FF1R的時(shí)鐘輸入的上升沿同步取入。
圖3是表示從IC卡2到裝置本體1的數(shù)據(jù)通信的系統(tǒng)構(gòu)成圖。圖4是圖3的時(shí)序圖。下面，說(shuō)明圖3和圖4。
從IC卡2到裝置本體1的數(shù)據(jù)通信如圖3所示，變成從觸發(fā)器FF2S到觸發(fā)器FF1R的數(shù)據(jù)通信。觸發(fā)器FF2S的時(shí)鐘信號(hào)相對(duì)觸發(fā)器FF1R的時(shí)鐘信號(hào)有延遲，該延遲量是輸出緩沖器CLK0的延遲、傳送路線CLK的延遲和輸入緩沖器CLK1的延遲的合計(jì)值。
此外，從觸發(fā)器FF2S時(shí)鐘輸入的上升沿到到達(dá)觸發(fā)器FF1R數(shù)據(jù)輸入端的時(shí)刻的延遲是觸發(fā)器FF2S的延遲、輸出緩沖器102S的延遲、傳送路線DATA的延遲和輸入緩沖器101R的延遲的合計(jì)值。將該觸發(fā)器FF2S的延遲記作數(shù)據(jù)延遲TD3，將輸出緩沖器102S的延遲、傳送路線DATA的延遲和輸入緩沖器101R的延遲的合計(jì)值記作數(shù)據(jù)延遲TD2。
與觸發(fā)器FF2S的時(shí)鐘輸入同步輸出的數(shù)據(jù)必須在下一個(gè)觸發(fā)器FF1R的時(shí)鐘輸入的上升沿之前到達(dá)觸發(fā)器FF1R的數(shù)據(jù)輸入端。但是，因有時(shí)鐘延遲TD1和數(shù)據(jù)延遲TD2、TD3，故時(shí)間裕度如圖4所示不是很充足。結(jié)果，存在當(dāng)為了實(shí)現(xiàn)高速通信想要縮短時(shí)鐘周期時(shí)，不能使時(shí)鐘周期縮短到(延遲TD1+延遲TD2+延遲TD3)的延遲值以下的問(wèn)題。
因此，本發(fā)明的目的在于提供一種IC卡和IC卡系統(tǒng)，通過(guò)使時(shí)鐘信號(hào)和數(shù)據(jù)信號(hào)沒(méi)有延遲時(shí)間的差，可以更高速地進(jìn)行從IC卡輸出的數(shù)據(jù)的通信，可以在短時(shí)間內(nèi)傳送大量的數(shù)據(jù)。
發(fā)明的公開(kāi)為了解決上述問(wèn)題，本發(fā)明的第1方面是可對(duì)裝置本體抽取的IC卡，具有數(shù)據(jù)端子和時(shí)鐘端子，經(jīng)時(shí)鐘端子從裝置本體接收時(shí)鐘信號(hào)，可從時(shí)鐘端子對(duì)裝置本體送出時(shí)鐘信號(hào)。
本發(fā)明的第4方面是由裝置本體和可抽取的IC卡構(gòu)成的IC卡系統(tǒng)，具有包含數(shù)據(jù)傳送路徑和時(shí)鐘傳送路徑的接口裝置，接口裝置使第1時(shí)鐘信號(hào)從裝置本體經(jīng)時(shí)鐘傳送路徑向IC卡傳送，同時(shí)，與第1時(shí)鐘信號(hào)同步經(jīng)數(shù)據(jù)傳送路徑發(fā)送數(shù)據(jù)，使第2時(shí)鐘信號(hào)從IC卡經(jīng)時(shí)鐘傳送路徑向裝置本體傳送，同時(shí)，與第2時(shí)鐘信號(hào)同步經(jīng)數(shù)據(jù)傳送路徑發(fā)送數(shù)據(jù)。
在本發(fā)明中，當(dāng)從IC卡向裝置本體發(fā)送數(shù)據(jù)時(shí)，時(shí)鐘信號(hào)是雙向通信，數(shù)據(jù)信號(hào)和時(shí)鐘信號(hào)同時(shí)從IC卡向裝置本體發(fā)送，進(jìn)而，數(shù)據(jù)信號(hào)和時(shí)鐘信號(hào)之間沒(méi)有延遲時(shí)間的差，由此，可以使時(shí)鐘周期更短一些，可以進(jìn)行更高速的通信。
附圖的簡(jiǎn)單說(shuō)明圖1是表示先有的裝置本體和IC卡之間的數(shù)據(jù)通信方法的方框圖。
圖2是示出圖1的詳細(xì)情況的系統(tǒng)構(gòu)成圖。
圖3是表示從IC卡向裝置本體方向的數(shù)據(jù)通信的系統(tǒng)構(gòu)成圖。
圖4是表示圖3的說(shuō)明使用的時(shí)序圖。
圖5是表示一例能適用本發(fā)明的IC卡系統(tǒng)的方框圖。
圖6是用來(lái)說(shuō)明IC卡系統(tǒng)的時(shí)序圖。
圖7是用來(lái)說(shuō)明IC卡系統(tǒng)的時(shí)序圖。
圖8是表示一例能適用本發(fā)明的IC卡的形狀的透視圖。
圖9是從圖8的H方向看IC卡的圖。
圖10是從圖8的I方向看IC卡的圖。
圖11表示本發(fā)明的IC卡系統(tǒng)的概略方框圖。
圖12是本發(fā)明的一實(shí)施形態(tài)的方框圖。
圖13是用來(lái)說(shuō)明本發(fā)明一實(shí)施形態(tài)的從IC卡向裝置本體的數(shù)據(jù)通信的方框圖。
圖14圖13的說(shuō)明使用的時(shí)序圖。
圖15是本發(fā)明另一實(shí)施形態(tài)的方框圖。
圖16是用來(lái)說(shuō)明本發(fā)明另一實(shí)施形態(tài)的從IC卡向裝置本體的數(shù)據(jù)通信的方框圖。
實(shí)施發(fā)明的最佳形態(tài)下面，參照
本發(fā)明的一實(shí)施形態(tài)。首先，說(shuō)明一例能適用本發(fā)明的IC卡(存儲(chǔ)裝置)。
圖5示出由裝置本體21和IC卡26組成的系統(tǒng)的構(gòu)成。裝置本體21具有數(shù)據(jù)處理部22、寄存器23、主機(jī)側(cè)串行接口電路24和主機(jī)側(cè)控制器25。此外，IC卡26是外觀呈卡片狀的存儲(chǔ)媒體，與裝置本體21連接用來(lái)作為外部存儲(chǔ)裝置。IC卡26具有存儲(chǔ)器27、寄存器28、IC卡側(cè)串行接口電路29和IC卡側(cè)控制器30。
裝置本體21的數(shù)據(jù)處理部22讀出存儲(chǔ)在IC卡26中的數(shù)據(jù)，進(jìn)行各種數(shù)據(jù)處理，此外，在各種數(shù)據(jù)處理之后生成寫(xiě)入IC卡26的數(shù)據(jù)。即，該數(shù)據(jù)處理部22是使用IC卡26的例如計(jì)算機(jī)操作，或是數(shù)字聲音信號(hào)的記錄重放裝置和照相機(jī)裝置等聲音圖像裝置中的數(shù)據(jù)處理電路。
寄存器23是數(shù)據(jù)處理部22和主機(jī)側(cè)串行接口電路24的緩沖器。即，當(dāng)從數(shù)據(jù)處理部22向主機(jī)側(cè)串行接口電路24供給數(shù)據(jù)時(shí)，裝置本體21將數(shù)據(jù)暫時(shí)存儲(chǔ)在該寄存器23中再供給主機(jī)側(cè)串行接口電路24。同樣，當(dāng)從主機(jī)側(cè)串行接口電路24向數(shù)據(jù)處理部22供給數(shù)據(jù)時(shí)，裝置本體21將數(shù)據(jù)暫時(shí)存儲(chǔ)在該寄存器23中再供給數(shù)據(jù)處理部22。
主機(jī)側(cè)串行接口電路24將從數(shù)據(jù)處理部22經(jīng)寄存器23供給的數(shù)據(jù)和從主機(jī)側(cè)控制器25供給的命令變換成串行信號(hào)再供給IC卡26。此外，主機(jī)側(cè)串行接口電路24將從IC卡26供給的串行信號(hào)的數(shù)據(jù)和命令變換成并行信號(hào)再供給數(shù)據(jù)處理部22和主機(jī)側(cè)控制器25。
此外，主機(jī)側(cè)串行接口電路24向IC卡26供給各種數(shù)據(jù)和命令的同步信號(hào)(CLK)等。此外，主機(jī)側(cè)串行接口電路24從IC卡26取得表示該IC卡26的工作狀態(tài)的狀態(tài)信號(hào)(STATUS)。
主機(jī)側(cè)控制器25進(jìn)行數(shù)據(jù)處理部22的數(shù)據(jù)處理動(dòng)作和主機(jī)側(cè)串行接口電路24的各數(shù)據(jù)的傳送動(dòng)作的控制。此外，主機(jī)側(cè)控制器25經(jīng)寄存器28向IC卡26供給IC卡26的控制命令。
另一方面，IC卡26的存儲(chǔ)器27例如由閃速存儲(chǔ)器等形成，存儲(chǔ)從數(shù)據(jù)處理部22供給的數(shù)據(jù)。
寄存器28是存儲(chǔ)器27和IC卡側(cè)串行接口電路29的緩沖器。即，當(dāng)存儲(chǔ)器27寫(xiě)入從裝置本體21來(lái)的數(shù)據(jù)時(shí)，將數(shù)據(jù)暫時(shí)存儲(chǔ)在該寄存器23中再向存儲(chǔ)器27供給寫(xiě)入的數(shù)據(jù)。同樣，當(dāng)裝置本體21從存儲(chǔ)器27讀出數(shù)據(jù)時(shí)，將數(shù)據(jù)暫時(shí)存儲(chǔ)在該寄存器23中再向IC卡側(cè)串行接口電路29供給讀出的數(shù)據(jù)。即，該寄存器28是起閃速存儲(chǔ)器的所謂頁(yè)緩沖等功能的電路。
IC卡側(cè)串行接口電路29根據(jù)IC卡側(cè)控制器30的控制，將從存儲(chǔ)器27供給的并行信號(hào)的數(shù)據(jù)和從IC卡側(cè)控制器30供給的命令變換成串行信號(hào)再供給裝置本體21。此外，IC卡側(cè)串行接口電路29將從裝置本體21供給的串行信號(hào)的數(shù)據(jù)和命令變換成并行信號(hào)再供給存儲(chǔ)器27和IC卡側(cè)控制器30。
此外，IC卡側(cè)串行接口電路29向裝置本體21供給各種數(shù)據(jù)和命令的同步信號(hào)(CLK)等。此外，IC卡側(cè)串行接口電路29向裝置本體21供給狀態(tài)信號(hào)。
IC卡側(cè)控制器30根據(jù)從裝置本體21供給的命令等控制存儲(chǔ)器27的數(shù)據(jù)存儲(chǔ)動(dòng)作、讀出動(dòng)作和擦除動(dòng)作等。此外，IC卡側(cè)控制器30進(jìn)行IC卡側(cè)串行接口電路29的各數(shù)據(jù)的傳送動(dòng)作的控制。此外，主機(jī)側(cè)控制器25進(jìn)行向IC卡26供給IC卡26的狀態(tài)信號(hào)的控制。
象以上那樣的裝置本體21和IC卡26之間的數(shù)據(jù)傳送經(jīng)設(shè)在主機(jī)側(cè)串行接口電路24和IC卡側(cè)串行接口電路29之間的傳輸線進(jìn)行。
在裝置本體21的主機(jī)側(cè)串行接口電路24和IC卡26的IC卡側(cè)串行接口電路29之間設(shè)置CLK線31、控制線32、DT線33共3根信號(hào)線。
DT線33傳送主數(shù)據(jù)，即由數(shù)據(jù)處理部22進(jìn)行數(shù)據(jù)處理再寫(xiě)入存儲(chǔ)器27的數(shù)據(jù)和從存儲(chǔ)器27向數(shù)據(jù)處理部22讀出的數(shù)據(jù)。此外，該DT線33還傳送從裝置本體21向IC卡26供給的控制命令和從IC卡26向裝置本體21傳送的命令。即，該DT線33以串行信號(hào)的形式雙向傳送主數(shù)據(jù)和命令。
此外，DT線33接有一端接地的電阻33a。該電阻33a就是所謂的下拉電阻，當(dāng)在主機(jī)側(cè)串行接口電路24和IC卡側(cè)串行接口電路29之間還沒(méi)有進(jìn)行利用DT線33的信號(hào)收發(fā)時(shí)，DT線33的信號(hào)電平為低電平。換言之，當(dāng)沒(méi)有進(jìn)行利用DT線33的信號(hào)收發(fā)時(shí)，DT線33的信號(hào)電平是由上述電阻33的電阻值決定的固定的電平。
再有，這里，作為電阻33a，采用所謂下拉電阻，當(dāng)沒(méi)有進(jìn)行利用DT線33的信號(hào)收發(fā)時(shí)，DT線33的信號(hào)電平是低電平，但電阻33a也可以采用所謂上拉電阻，當(dāng)沒(méi)有進(jìn)行利用DT線33的信號(hào)收發(fā)時(shí)，DT線33的信號(hào)電平是高電平。通過(guò)CLK線31，時(shí)鐘信號(hào)在裝置本體21和IC卡26之間進(jìn)行雙向傳送。
控制線32使控制信號(hào)從裝置本體21向IC卡26傳送。在供給該控制信號(hào)的期間，例如在高電平期間，傳送上述主數(shù)據(jù)和命令。
這里，上述DT線33除了主數(shù)據(jù)和命令之外，還從IC卡26向裝置本體21供給表示IC26的工作狀態(tài)(STATUS)信號(hào)。從該IC卡26來(lái)的狀態(tài)信號(hào)在不傳送主數(shù)據(jù)和命令的期間，即，在沒(méi)有供給控制信號(hào)的期間、例如低電平期間供給DT線33。該狀態(tài)信號(hào)包含表示IC卡26在進(jìn)行處理的忙(BUSY)信號(hào)。例如，當(dāng)IC卡26進(jìn)行寫(xiě)入處理并禁止裝置本體21訪問(wèn)時(shí)，從IC卡26向裝置本體21供給該忙信號(hào)。此外，該忙信號(hào)包含表IC卡26對(duì)裝置本體21的中斷的中斷(INTERRUPT)信號(hào)。例如，當(dāng)IC卡26向裝置本體21發(fā)出中斷請(qǐng)求命令時(shí)，便供給該中斷信號(hào)。再有，該忙信號(hào)或中斷信號(hào)只是一個(gè)例子，作為狀態(tài)信號(hào)，只要是表示IC卡26的工作狀態(tài)的信號(hào)，什么信號(hào)都可以。
圖6示出從IC卡26讀出數(shù)據(jù)時(shí)的時(shí)序。當(dāng)在裝置本體21和IC卡26之間不進(jìn)行任何數(shù)據(jù)收發(fā)的狀態(tài)下，控制線32為低電平。該狀態(tài)為狀態(tài)0(初始狀態(tài))。而且，在時(shí)刻t3，裝置本體21使控制線32變成高電平，成為狀態(tài)1。
IC卡26通過(guò)控制線32已切換到高電平的情況檢測(cè)出從狀態(tài)0到狀態(tài)1的變化。在狀態(tài)1中，從裝置本體21經(jīng)DT線33向IC卡26發(fā)送讀出命令，IC卡26接收讀出命令。該讀出命令是串行接口用的稱之為T(mén)PC的協(xié)議命令。如后所述，通過(guò)協(xié)議命令，可以特定通信內(nèi)容和后述數(shù)據(jù)的數(shù)據(jù)長(zhǎng)度。
在命令的發(fā)送結(jié)束的時(shí)刻t32，控制線32從高電平切換到低電平。因此，從狀態(tài)1遷移到狀態(tài)2。在狀態(tài)2中，IC卡26進(jìn)行由接收的命令指定的處理，具體地說(shuō)，進(jìn)行由讀出命令指定的從存儲(chǔ)器27讀出地址數(shù)據(jù)的讀出處理。在進(jìn)行該處理的期間，經(jīng)DT線向裝置本體21發(fā)送忙信號(hào)(高電平)。
而且，在存儲(chǔ)器27的數(shù)據(jù)讀出結(jié)束的時(shí)刻t33，停止忙信號(hào)的輸出，并開(kāi)始對(duì)裝置本體21輸出表示已準(zhǔn)備從IC卡26送出數(shù)據(jù)的就緒信號(hào)(低電平)。
裝置本體21通過(guò)接收從IC卡26來(lái)的就緒信號(hào)，知道已準(zhǔn)備好與讀出命令對(duì)應(yīng)的處理，在時(shí)刻t34，將控制線32切換成高電平。即從狀態(tài)2遷移到狀態(tài)3。
當(dāng)變到狀態(tài)3時(shí)，IC卡26經(jīng)DT線33向裝置本體21輸出在狀態(tài)2中已讀出到寄存器28中的數(shù)據(jù)。在讀出的數(shù)據(jù)傳送結(jié)束的時(shí)刻t35，裝置本體21停止發(fā)送時(shí)鐘信號(hào)，同時(shí)，將狀態(tài)線從高電平切換到低電平。因此，狀態(tài)從狀態(tài)3遷移到初始狀態(tài)(狀態(tài)0)。
再有，當(dāng)IC卡26的內(nèi)部狀態(tài)發(fā)生變化，要進(jìn)行某種中斷處理時(shí)，IC卡26象在時(shí)刻T26所示那樣，在狀態(tài)0中，經(jīng)DT線33向數(shù)據(jù)處理裝置供給表示中斷的中斷信號(hào)。裝置本體21設(shè)定成當(dāng)在狀態(tài)0中經(jīng)DT線33從IC卡26供給信號(hào)時(shí)能識(shí)別該信號(hào)是中斷信號(hào)。當(dāng)裝置本體21接收到中斷信號(hào)時(shí)，根據(jù)該中斷信號(hào)進(jìn)行必要的處理。
圖7是對(duì)IC卡26的存儲(chǔ)器27寫(xiě)入數(shù)據(jù)時(shí)的時(shí)序圖。在初始狀態(tài)(狀態(tài)0)下，不進(jìn)行時(shí)鐘線31的傳送。在時(shí)刻t41，裝置本體21使控制線32從低電平切換到高電平。因此，遷移到狀態(tài)1，經(jīng)DT線33傳送寫(xiě)入命令。IC卡26在狀態(tài)1中準(zhǔn)備取得命令。從時(shí)刻t41開(kāi)始經(jīng)DT線33將命令傳送給IC卡26，IC卡26取得該寫(xiě)入命令。
在寫(xiě)入命令的發(fā)送結(jié)束的時(shí)刻t42，裝置本體21使控制線32從高電平切換到低電平。因此，從狀態(tài)1遷移到狀態(tài)2。在狀態(tài)2中，裝置本體21經(jīng)DT線33向IC卡26傳送寫(xiě)入數(shù)據(jù)。IC卡26將取得的寫(xiě)入數(shù)據(jù)保存在寄存器28中。
在寫(xiě)入數(shù)據(jù)的傳送結(jié)束的時(shí)刻t43，控制線32從低電平切換成高電平。從狀態(tài)2遷移到狀態(tài)3。在狀態(tài)3中，IC卡26進(jìn)行將寫(xiě)入數(shù)據(jù)寫(xiě)入存儲(chǔ)器27的處理。在狀態(tài)3中，IC卡26經(jīng)DT線33向裝置本體21發(fā)送忙信號(hào)(高電平)。裝置本體21根據(jù)發(fā)送了寫(xiě)入命令且現(xiàn)在的狀態(tài)是狀態(tài)3，判斷從IC卡26發(fā)送的信號(hào)是狀態(tài)信號(hào)。
在IC卡26中，當(dāng)寫(xiě)入數(shù)據(jù)的寫(xiě)入處理結(jié)束時(shí)，在結(jié)束時(shí)刻t44停止忙信號(hào)的輸出，并向裝置本體21發(fā)送就緒信號(hào)(低電平)。當(dāng)裝置本體21接收就緒信號(hào)時(shí)，判斷與寫(xiě)入命令對(duì)應(yīng)的寫(xiě)入處理已結(jié)束，并停止發(fā)送時(shí)鐘信號(hào)，同時(shí)，在時(shí)刻t45使控制線32從高電平切換到低電平，由此，從狀態(tài)3返回狀態(tài)0(初始狀態(tài))。
進(jìn)而，在狀態(tài)0中，當(dāng)裝置本體21從IC卡26經(jīng)DT線33接收高電平信號(hào)時(shí)，裝置本體21將該信號(hào)看作中斷信號(hào)。而且，裝置本體21根據(jù)接收的中斷信號(hào)進(jìn)行必要的處理。例如，當(dāng)從裝置本體21取出IC卡26時(shí)，IC卡26產(chǎn)生中斷信號(hào)。
在上述讀出動(dòng)作和寫(xiě)入動(dòng)作之外，在狀態(tài)1中傳送命令，在其后的狀態(tài)2中傳送與命令對(duì)應(yīng)的數(shù)據(jù)。
圖8示出上述IC卡的外觀。此外，圖9示出從圖8的H方向看IC卡的41的圖，圖10示出從圖8的I方向看IC卡的41的圖。該IC卡41的平面形狀略呈長(zhǎng)方形。此外，IC卡41在長(zhǎng)邊方向的第1側(cè)面42的兩側(cè)端部形成安裝用的缺口部44a、44b。此外，如圖9所示，在與第1側(cè)面平行的第2側(cè)面43的兩側(cè)端部形成安裝用的缺口部44c、44d。
本發(fā)明適用于上述可抽取的IC卡和裝置本體。例如，對(duì)于在途的主機(jī)側(cè)串行接口24和IC卡側(cè)串行接口29之間的數(shù)據(jù)通信，本發(fā)明可以適用。圖11示出本發(fā)明的IC卡系統(tǒng)。為了在裝置本體11和IC卡12之間進(jìn)行數(shù)據(jù)通信，使用時(shí)鐘信號(hào)和與其同步輸出的數(shù)據(jù)信號(hào)。不僅是數(shù)據(jù)信號(hào)，時(shí)鐘信號(hào)也能雙向通信。
圖12示出本發(fā)明的一實(shí)施形態(tài)。FF1R、FF1S、FF2R、FF2S分別是觸發(fā)器，具有數(shù)據(jù)輸入D和數(shù)據(jù)輸出Q。101R、102R、CK1R、CK2R分別是輸入緩沖器，101S、102S、CK1S、CK2S分別是輸出緩沖器。輸出緩沖器101S、102S、CK1S、CK2S分別由3態(tài)緩沖器形成。裝置本體11具有時(shí)鐘發(fā)生器13，IC卡12具有時(shí)鐘發(fā)生器14。此外，1DE、2DE是控制信號(hào)，DATA、CLK是裝置本體11和IC卡12之間的傳送路徑。
首先，說(shuō)明從裝置本體11向IC卡12發(fā)送數(shù)據(jù)的情況。3態(tài)緩沖器101S、CK1S利用控制信號(hào)1DE置成輸出使能狀態(tài)，3態(tài)緩沖器102S、CK2S利用控制信號(hào)2DE置成高阻輸出狀態(tài)，從觸發(fā)器FF1S向觸發(fā)器FF2R傳送數(shù)據(jù)。時(shí)鐘信號(hào)由裝置本體11的時(shí)鐘發(fā)生器13生成，經(jīng)過(guò)路徑(輸出緩沖器CK1S→傳送路徑CLK→輸入緩沖器CK2R)輸入到觸發(fā)器FF2R的時(shí)鐘輸入端。
數(shù)據(jù)信號(hào)與從時(shí)鐘發(fā)生器13輸入到觸發(fā)器FF1S的時(shí)鐘輸入端的時(shí)鐘信號(hào)的上升沿同步，從觸發(fā)器FF1S輸出，經(jīng)過(guò)路徑(輸出緩沖器101S→傳送路徑DATA→輸入緩沖器102R)輸入到觸發(fā)器FF2R的數(shù)據(jù)輸入端，與觸發(fā)器FF2R的時(shí)鐘輸入的上升沿同步取入。
其次，說(shuō)明從IC卡12向裝置本體11發(fā)送數(shù)據(jù)的情況。3態(tài)緩沖器101S、CK1S利用控制信號(hào)1DE置成輸出高阻輸出狀態(tài)，3態(tài)緩沖器102S、CK2S利用控制信號(hào)2DE置成使能狀態(tài)，從觸發(fā)器FF2S向觸發(fā)器FF1R傳送數(shù)據(jù)。時(shí)鐘信號(hào)由IC卡12的時(shí)鐘發(fā)生器14生成，經(jīng)過(guò)路徑(輸出緩沖器CK2S→傳送路徑CLK→輸入緩沖器CK1R)輸入到觸發(fā)器FF1R的時(shí)鐘輸入端。
數(shù)據(jù)信號(hào)與從時(shí)鐘發(fā)生器14輸入到觸發(fā)器FF2S的時(shí)鐘輸入端的時(shí)鐘信號(hào)的上升沿同步，從觸發(fā)器FF2S輸出，經(jīng)過(guò)路徑(輸出緩沖器102S→傳送路徑DATA→輸入緩沖器101R)輸入到觸發(fā)器FF1R的數(shù)據(jù)輸入端，與觸發(fā)器FF1R的時(shí)鐘輸入的上升沿同步取入。
圖13是表示從IC卡21到裝置本體11的數(shù)據(jù)發(fā)送的系統(tǒng)構(gòu)成圖。此外，圖14是圖13的時(shí)序圖。下面，說(shuō)明圖13和圖14。
從IC卡12到裝置本體11方向的數(shù)據(jù)通信如圖13所示，變成從觸發(fā)器FF2S到觸發(fā)器FF1R的數(shù)據(jù)通信。觸發(fā)器FF1R的時(shí)鐘信號(hào)相對(duì)觸發(fā)器FF2S的時(shí)鐘信號(hào)有延遲，其延遲量是輸出緩沖器CK2S的延遲和傳送路徑CLK的延遲以及輸入緩沖器CK1R的延遲的和。該延遲用時(shí)鐘延遲TD11表示。
此外，從觸發(fā)器FF2S時(shí)鐘輸入的上升沿的時(shí)刻到到達(dá)觸發(fā)器FF1R數(shù)據(jù)輸入的延遲量是觸發(fā)器FF2S的延遲、輸出緩沖器102S的延遲、傳送路徑DATA的延遲和輸入緩沖器101R的延遲的和。該觸發(fā)器FF2S的延遲用數(shù)據(jù)延遲TD13表示，輸出緩沖器102S的延遲、傳送路徑DATA的延遲和輸入緩沖器101R的延遲的和用數(shù)據(jù)延遲TD102表示。
這里，假定4個(gè)輸出緩沖器102S、CK2S、101R和CK1R是同一類(lèi)型的輸出緩沖器，傳送路徑DATA和傳送路徑CLK使用的連接器是同一個(gè)，當(dāng)傳送路徑使用電纜線時(shí)，若傳送路徑DATA和傳送路徑CLK的電纜長(zhǎng)度一致，則時(shí)鐘延遲TD11和數(shù)據(jù)延遲TD12大致相等，如圖14所示，只有數(shù)據(jù)延遲TD13才是使時(shí)間裕度減小的原因。因此，如圖14所示，可以抑制時(shí)間裕度的減小，與過(guò)去的方式相比，能進(jìn)行高速通信。
圖15示出由裝置本體51和IC卡52構(gòu)成的本發(fā)明的另一實(shí)施形態(tài)。與上述實(shí)施形態(tài)1(參照?qǐng)D12)，在將時(shí)鐘信號(hào)的傳送路徑分離成CLK_H和CLK_C這一點(diǎn)上不同。在另一實(shí)施形態(tài)中，雖然需要2條時(shí)鐘用傳送路徑，但具有在IC卡側(cè)52沒(méi)有時(shí)鐘發(fā)生器的情況下時(shí)鐘信號(hào)可以雙向通信的優(yōu)點(diǎn)。
在圖15中，F(xiàn)F1R、FF1S、FF2R、FF2S分別是觸發(fā)器，具有數(shù)據(jù)入D和數(shù)據(jù)輸出Q。101R、102R、CK1R、CK2R分別是輸入緩沖器，101S、102S、CK1S、CK2S分別是輸出緩沖器。輸出緩沖器101S、102S由3態(tài)緩沖器形成。1DE、2DE是控制信號(hào)，裝置本體51具有時(shí)鐘發(fā)生器53，時(shí)鐘信號(hào)經(jīng)傳送路徑CLK_H從裝置本體51向IC卡52方向傳送，此外，經(jīng)傳送路徑CLK_C從IC卡52向裝置本體51方向傳送。數(shù)據(jù)信號(hào)經(jīng)傳送路徑DATA在裝置本體51和IC卡52之間雙向傳送。
首先，說(shuō)明從裝置本體51向IC卡52方向進(jìn)行數(shù)據(jù)通信的情況。3態(tài)緩沖器101S利用控制信號(hào)1DE置成輸出使能狀態(tài)，3態(tài)緩沖器102S利用控制信號(hào)2DE置成高阻輸出狀態(tài)，從觸發(fā)器FF1S向觸發(fā)器FF2R傳送數(shù)據(jù)。時(shí)鐘信號(hào)由裝置本體51的時(shí)鐘發(fā)生器53生成，經(jīng)過(guò)路徑(輸出緩沖器CK1S→傳送路徑CLK_H→輸入緩沖器CK2R)輸入到觸發(fā)器FF2R的時(shí)鐘輸入端。
數(shù)據(jù)信號(hào)與從時(shí)鐘發(fā)生器53輸入到觸發(fā)器FF1S的時(shí)鐘輸入端的時(shí)鐘信號(hào)的上升沿同步，從觸發(fā)器FF1S輸出，經(jīng)過(guò)路徑(輸出緩沖器101S→傳送路徑DATA→輸入緩沖器102R)輸入到觸發(fā)器FF2R的數(shù)據(jù)輸入端，與觸發(fā)器FF2R的時(shí)鐘輸入的上升沿同步取入。
其次，說(shuō)明從IC卡52向裝置本體51方向進(jìn)行數(shù)據(jù)通信的情況。3態(tài)緩沖器101S利用控制信號(hào)1DE置成輸出高阻輸出狀態(tài)，3態(tài)緩沖器102S利用控制信號(hào)2DE置成使能狀態(tài)，從觸發(fā)器FF2S向觸發(fā)器FF1R傳送數(shù)據(jù)。時(shí)鐘信號(hào)由裝置本體51的時(shí)鐘發(fā)生器53生成，經(jīng)過(guò)路徑(輸出緩沖器CK1S→傳送路徑CLK_H→輸入緩沖器CK2R→輸出緩沖器CK2S→傳送路徑CLK_C→輸入緩沖器CK1R)輸入到觸發(fā)器FF1R的時(shí)鐘輸入端。
數(shù)據(jù)信號(hào)與從時(shí)鐘發(fā)生器53經(jīng)過(guò)路徑(輸出緩沖器CK1S→傳送路徑CLK_H→輸入緩沖器CK2R)輸入到觸發(fā)器FF2S的時(shí)鐘輸入端的時(shí)鐘信號(hào)的上升沿同步，從觸發(fā)器FF2S輸出，經(jīng)過(guò)路徑(輸出緩沖器102S→傳送路徑DATA→輸入緩沖器101R)輸入到觸發(fā)器FF1R的數(shù)據(jù)輸入端，與觸發(fā)器FF1R的時(shí)鐘輸入的上升沿同步取入。
圖16是表示從IC卡52到裝置本體51的數(shù)據(jù)通信的系統(tǒng)構(gòu)成圖。此外，因時(shí)序圖和圖14一樣，故省略其圖示。
從IC卡52到裝置本體51方向的數(shù)據(jù)通信如圖16所示，變成從觸發(fā)器FF2S到觸發(fā)器FF1R的數(shù)據(jù)通信。從時(shí)鐘發(fā)生器53到觸發(fā)器FF2S的時(shí)鐘輸入的時(shí)鐘延遲量是輸出緩沖器CK1S的延遲和傳送路徑CLK_H的延遲以及輸入緩沖器CK2R的延遲的和。該延遲用時(shí)鐘延遲TD54表示。從輸入緩沖器CK2R到觸發(fā)器FF1R的時(shí)鐘輸入的時(shí)鐘延遲量是輸出緩沖器CK2S的延遲、傳送路徑CLK_C的延遲和輸入緩沖器CK1R的延遲的和。該延遲用時(shí)鐘延遲TD51表示。此外，從觸發(fā)器FF2S時(shí)鐘輸入的上升沿的時(shí)刻到到達(dá)觸發(fā)器FF1R數(shù)據(jù)輸入的延遲量是觸發(fā)器FF2S的延遲、輸出緩沖器102S的延遲、傳送路徑DATA的延遲和輸入緩沖器101R的延遲的和。該觸發(fā)器FF2S的延遲用數(shù)據(jù)延遲TD53表示，102S的延遲、傳送路徑DATA的延遲和101R的延遲的和用數(shù)據(jù)延遲TD52表示。
這里，從時(shí)鐘發(fā)生器到觸發(fā)器FF2S的時(shí)鐘輸入的時(shí)鐘延遲是TD54，從時(shí)鐘發(fā)生器53到觸發(fā)器FF1R的時(shí)鐘輸入的時(shí)鐘延遲是延遲TD54+延遲TD51，結(jié)果，觸發(fā)器FF1R的時(shí)鐘信號(hào)相對(duì)觸發(fā)器FF2S的時(shí)鐘信號(hào)只延遲TD51。只有數(shù)據(jù)延遲TD53才是使時(shí)間裕度減小的原因，所以，與先有的IC卡的例子相比，能夠?qū)崿F(xiàn)更高速的通信。
本發(fā)明不限于上述實(shí)施形態(tài)，只要在不脫離本發(fā)明的宗旨的范圍內(nèi)可以進(jìn)行各種各樣的變形或應(yīng)用。例如，本發(fā)明不限于對(duì)數(shù)據(jù)進(jìn)行串行通信的例子，對(duì)并行通信也同樣適用。
本發(fā)明構(gòu)成的IC卡與時(shí)鐘信號(hào)同步輸入輸出數(shù)據(jù)信號(hào)，能夠從IC卡輸出時(shí)鐘信號(hào)，同時(shí)能夠消除時(shí)鐘信號(hào)和數(shù)據(jù)信號(hào)的延遲時(shí)間差，由此，可以對(duì)從IC卡輸出的數(shù)據(jù)進(jìn)行更高速的通信，能夠在短時(shí)間內(nèi)傳送大量的數(shù)據(jù)。
(按照條約第19條的修改)1.一種可對(duì)裝置本體抽取的IC卡，其特征在于具有數(shù)據(jù)端子和時(shí)鐘端子，經(jīng)上述時(shí)鐘端子從裝置本體接收時(shí)鐘信號(hào)，從上述時(shí)鐘端子對(duì)裝置本體送出時(shí)鐘信號(hào)。
2.權(quán)利要求1記載的IC卡，其特征在于上述時(shí)鐘端子兼用作時(shí)鐘信號(hào)的接收和輸出。
3.權(quán)利要求1記載的IC卡，其特征在于上述時(shí)鐘端子分別設(shè)置以用作時(shí)鐘信號(hào)的接收和輸出。
4.一種由裝置本體和可抽取的IC卡構(gòu)成的IC卡系統(tǒng)，其特征在于具有包含數(shù)據(jù)傳送路徑和時(shí)鐘傳送路徑的接口裝置，上述接口裝置使第1時(shí)鐘信號(hào)從裝置本體經(jīng)時(shí)鐘傳送路徑向IC卡傳送，同時(shí)，與上述第1時(shí)鐘信號(hào)同步經(jīng)數(shù)據(jù)傳送路徑發(fā)送數(shù)據(jù)，使第2時(shí)鐘信號(hào)從IC卡經(jīng)上述時(shí)鐘傳送路徑向裝置本體傳送，同時(shí)，與上述第2時(shí)鐘信號(hào)同步經(jīng)上述數(shù)據(jù)傳送路徑發(fā)送數(shù)據(jù)。
5.權(quán)利要求4記載的IC卡系統(tǒng)，其特征在于上述時(shí)鐘傳送路徑由上述第1和第2時(shí)鐘信號(hào)兼用。
6.權(quán)利要求4記載的IC卡系統(tǒng)，其特征在于上述時(shí)鐘傳送路徑分別設(shè)置用于上述第1和第2時(shí)鐘信號(hào)。
7.權(quán)利要求6記載的IC卡系統(tǒng)，其特征在于上述第1和第2時(shí)鐘信號(hào)由裝置本體內(nèi)的時(shí)鐘發(fā)生裝置形成。
8(追加).權(quán)利要求1記載的IC卡，其特征在于上述數(shù)據(jù)端子的輸出使用的緩沖器和上述時(shí)鐘端子的輸出使用的緩沖器是同一種類(lèi)的緩沖器，上述數(shù)據(jù)端子的輸入使用的緩沖器和上述時(shí)鐘端子的輸入使用的緩沖器是同一種類(lèi)的緩沖器。
9(追加).權(quán)利要求1記載的IC卡，其特征在于具有記錄從上述裝置本體供給的數(shù)據(jù)的閃速存儲(chǔ)器。
10(追加).權(quán)利要求4記載的IC卡系統(tǒng)，其特征在于在上述裝置本體和上述IC卡中，向上述數(shù)據(jù)傳送路徑輸出數(shù)據(jù)的緩沖器和向上述時(shí)鐘傳送路徑輸出數(shù)據(jù)的緩沖器由同一種類(lèi)的緩沖器構(gòu)成，從上述數(shù)據(jù)傳送路徑輸入數(shù)據(jù)的緩沖器和從上述時(shí)鐘傳送路徑輸入數(shù)據(jù)的緩沖器由同一種類(lèi)的緩沖器構(gòu)成，上述數(shù)據(jù)傳送路徑的長(zhǎng)度和上述時(shí)鐘傳送路徑的長(zhǎng)度相等。
11(追加).權(quán)利要求4記載的IC卡系統(tǒng)，其特征在于從上述裝置本體向上述IC卡供給的數(shù)據(jù)記錄在閃速存儲(chǔ)器中。
權(quán)利要求
1.一種可對(duì)裝置本體抽取的IC卡，其特征在于具有數(shù)據(jù)端子和時(shí)鐘端子，經(jīng)上述時(shí)鐘端子從裝置本體接收時(shí)鐘信號(hào)，從上述時(shí)鐘端子對(duì)裝置本體送出時(shí)鐘信號(hào)。
2.權(quán)利要求1記載的IC卡，其特征在于上述時(shí)鐘端子兼用作時(shí)鐘信號(hào)的接收和輸出。
3.權(quán)利要求1記載的IC卡，其特征在于上述時(shí)鐘端子分別設(shè)置以用作時(shí)鐘信號(hào)的接收和輸出。
4.一種由裝置本體和可抽取的IC卡構(gòu)成的IC卡系統(tǒng)，其特征在于具有包含數(shù)據(jù)傳送路徑和時(shí)鐘傳送路徑的接口裝置，上述接口裝置使第1時(shí)鐘信號(hào)從裝置本體經(jīng)時(shí)鐘傳送路徑向IC卡傳送，同時(shí)，與上述第1時(shí)鐘信號(hào)同步經(jīng)數(shù)據(jù)傳送路徑發(fā)送數(shù)據(jù)，使第2時(shí)鐘信號(hào)從IC卡經(jīng)上述時(shí)鐘傳送路徑向裝置本體傳送，同時(shí)，與上述第2時(shí)鐘信號(hào)同步經(jīng)上述數(shù)據(jù)傳送路徑發(fā)送數(shù)據(jù)。
5.權(quán)利要求4記載的IC卡系統(tǒng)，其特征在于上述時(shí)鐘傳送路徑由上述第1和第2時(shí)鐘信號(hào)兼用。
6.權(quán)利要求4記載的IC卡系統(tǒng)，其特征在于上述時(shí)鐘傳送路徑分別設(shè)置用于上述第1和第2時(shí)鐘信號(hào)。
7.權(quán)利要求6記載的IC卡系統(tǒng)，其特征在于上述第1和第2時(shí)鐘信號(hào)由裝置本體內(nèi)的時(shí)鐘發(fā)生裝置形成。
全文摘要
當(dāng)從裝置本體11向IC卡12發(fā)送數(shù)據(jù)時(shí),時(shí)鐘信號(hào)經(jīng)過(guò)路徑(輸出緩沖器CK1S→傳送路徑CLK→輸入緩沖器CK2R)輸入到FF2R的時(shí)鐘輸入端。數(shù)據(jù)信號(hào)與時(shí)鐘信號(hào)的上升沿同步,從FF1S輸出,經(jīng)過(guò)路徑(輸出緩沖器101S→傳送路徑DATA→輸入緩沖器102R)輸入到FF2R的數(shù)據(jù)輸入端,并被取入。當(dāng)從IC卡12向裝置本體11發(fā)送數(shù)據(jù)時(shí),時(shí)鐘信號(hào)經(jīng)過(guò)路徑(緩沖器CK2S→傳送路徑CLK→緩沖器CK1R)輸入到FF1R的時(shí)鐘輸入端。數(shù)據(jù)信號(hào)與時(shí)鐘信號(hào)的上升沿同步,從FF2S輸出,經(jīng)過(guò)路徑(緩沖器102S－傳送路徑DATA→緩沖器101R)輸入到FF1R的數(shù)據(jù)輸入端,并被取入。
文檔編號(hào)G06K17/00GK1423767SQ01808050
公開(kāi)日2003年6月11日 申請(qǐng)日期2001年12月13日 優(yōu)先權(quán)日2000年12月14日
發(fā)明者坂東秀明 申請(qǐng)人:索尼公司