專利名稱：實時時鐘的cmos低泄漏操作的制作方法
背景本發(fā)明涉及用于減小計算機(jī)系統(tǒng)中實時時鐘功耗的電路。
當(dāng)個人計算機(jī)關(guān)閉時，板上電池，如3伏的鋰電池，仍然驅(qū)動計算機(jī)中的某些電路。例如，當(dāng)基本計算機(jī)電源脫線時，實時時鐘通常仍然使用電池功率保持時間。
當(dāng)前使用較小的晶體管制造這種電路，使得襯底上能安裝更多的晶體管，該晶體管通常具有較高的漏電流。這些晶體管偏置到“關(guān)”狀態(tài)時消耗非理想的電流。當(dāng)計算機(jī)電源關(guān)閉時，由于關(guān)狀態(tài)電流增加了電池的DC負(fù)載，使得電池更快地耗盡。

發(fā)明內(nèi)容
本發(fā)明揭示了在實時時鐘的電池驅(qū)動工作期間減小功耗的裝置。
本申請揭示了用于實時時鐘系統(tǒng)的泄漏減小裝置，它具有實時時鐘電路，含分離的第一和第二電源連接器，并維持表示實時的計數(shù)；以及關(guān)聯(lián)的電路，存在電源電壓時它以第一模式工作，存在電池功率時它以第二模式工作，所述第二模式提供電池工作期間使關(guān)狀態(tài)漏電流最小的偏置條件。


以下將參考附圖詳細(xì)描述這些和其它方面，附圖中圖1顯示了包括實時時鐘阱的電路框圖。
圖2顯示了功率監(jiān)控實施例的框圖。
實施例的描述本申請描述了減小時鐘電路中流過晶體管的非理想電流。在一個實施例中，晶體管是MOS器件。通過對與柵電壓、源電壓和漏電壓相關(guān)的襯底施加電壓偏置，減小這些MOS器件的次閾值關(guān)電流。然后，根據(jù)以下關(guān)系增加相關(guān)器件閾值電壓ΔVt=[(2ϵ0ϵaxqNa)1/2Cax]·[(2φ∫-Vbias)1/2-(2φ∫)1/2]]]>還根據(jù)以下關(guān)系減小次閾值關(guān)電流Ioff=Io·eqKT((vgs-(vt+ΔVt))/n)(1-eqKTvns)]]>Io=μvCaxWeffLeff·(KTq)2e1.8]]>圖1顯示了具體電路的框圖，如計算機(jī)芯片組。該電路包括實時時鐘電路部分100，它具有與電池和有線電源的分離電源連接器。始終被驅(qū)動的該部分與芯片中的其它電路分離。實時時鐘100稱為“RTC阱”，因為它具有分離的電源連接器。分離的連接器使諸如3.0伏鋰電池的電池110可用于在電路的其它部分關(guān)閉時驅(qū)動實時時鐘。
芯片外的二極管網(wǎng)絡(luò)可用于在計算機(jī)實際開啟時隔離電池與計算機(jī)電源。
本申請揭示了形成襯底偏置的電路，該偏置在電池工作期間減小實時時鐘電路的關(guān)電流(Ioff)。這通過在主電源關(guān)閉時改變實時時鐘阱的源電壓電平得以實現(xiàn)。
這里將詳細(xì)描述的切換器件連接在阱100中N-溝道和P-溝道實時時鐘裝置的源極和襯底連接器之間。這樣在電池工作期間較佳的隔離了襯底和N溝道源極連接器，并隔離了N阱和P溝道源極連接器。當(dāng)基本芯片功率或“核心功率”可用時這些開關(guān)處于一個狀態(tài)。當(dāng)基本芯片功率關(guān)閉且實時時鐘電路100由電池110驅(qū)動時，這些開關(guān)處于另一狀態(tài)。在后一種狀態(tài)中，實時時鐘的偏置電壓提高到減小泄漏的電平。在低泄漏電池工作期間，實時時鐘邏輯以升高的源電壓條件連續(xù)工作。
圖1說明了電路及其控制。RTC阱100具有三個功率連接節(jié)點。實時時鐘模塊100的Vnsource功率節(jié)點112受N-溝道開關(guān)晶體管(Ns)116控制。激勵Ns116有選擇地將Vnsource節(jié)點112切換到Vss接地干線。當(dāng)去激勵晶體管116時，節(jié)點112浮置。
實時時鐘的P-溝道器件阱節(jié)點包括Vpsub120和Vpsource122。多路復(fù)用器124和132控制施加給這些節(jié)點的功率。這些多路復(fù)用器可用是厚柵極的P-溝道MOS器件。Vpsub節(jié)點受多路復(fù)用器124的控制。多路復(fù)用器124的一個輸入126是來自電壓132的核心1.3伏電源線130。多路復(fù)用器124的另一輸入128是功耗減小偏置電平Nbias1。通過橫跨電池110配置的電阻器140、142、144形成該偏置電平。
類似地，多路復(fù)用器132的一個輸入接收核心電源1.3伏130，它的另一輸入接收第二偏置電平Nbias2。
選擇這些偏置電平，使泄漏最小。Vpsub(120)可以是2.0伏，Vpsource(122)可以是1.6伏。
包括NVD1(152)、NVD2(148)、PTG1(154)和PTG2(156)的電平偏移邏輯控制多路復(fù)用器124和132的切換。當(dāng)存在核心功率130時，啟動反相器146控制N溝道器件Ns116和NVD2148的柵電壓。
在常規(guī)工作中，當(dāng)電源132開啟時，在線路130上產(chǎn)生輸出電壓。啟動反相器146，產(chǎn)生拉升器件Ns116和NVD2148的柵電壓的高輸出。偏置NVD2148開啟Ns116，并將N-溝道源節(jié)點Vnsource連接到地114。
NVD1152的偏置使PTG1和PTG2升高多路控制線125，并切換多路復(fù)用器單元124、132。這樣將節(jié)點Vpsub和Vpsource連接到核心1.3伏功率130。
當(dāng)核心功率130不可用時，實時時鐘100在電池功率下工作。VTG3158的輸出拉升反相器146的輸入，因此降低了反相器146的輸出，并關(guān)閉了NVD2148和Ns116的柵極。Ns116隔離Vnsource與接地114。使多路復(fù)用器單元124、132切換，因此分別將實時時鐘節(jié)點Vpsub120和Vpsource122連接到偏置電壓Nbias1和Nbias2。這還使器件PTG4162開啟，以建立橫跨使用電池功率的電阻器階梯140、142、144的偏置電平bias1和bias2。偏置電阻器應(yīng)該大于10M歐姆，以減小流過電池的電流。
該電路還保存電池功率，因為在無電池工作期間偏置電阻器與電池隔離。
如上所述，選擇這些偏置值，使得阱100中的RTC邏輯和振蕩器電路以較低的漏電流電平工作。所選的偏置值包括Vnsource為0.4伏，Vpsub為2.0伏，Vpsource為1.6伏。
實時時鐘阱中的電路在所有時刻都連續(xù)工作。電容器C1、C2、C3可用于在兩種工作模式轉(zhuǎn)換期間對任何切換噪聲去耦合，以防止正常工作到低泄漏電池驅(qū)動工作的轉(zhuǎn)換期間寄存器被破壞。這些電容器的值例如為10pF。總之，以下的表1列出了兩種工作模式期間電路的開和關(guān)條件。
表1

圖2的框圖顯示了第二實施例。硬件監(jiān)控裝置200監(jiān)控計算機(jī)的特征，包括溫度、電源電平和其它信息。當(dāng)電源開啟并運行時，裝置200產(chǎn)生“功率OK信號”。該“功率OK”信號通過延遲單元202(如電容器)被延遲，并驅(qū)動NVD2和Ns的柵極，代替第一實施例所示的反相器146。
使用功率OK信號有助于在開啟順序期間隔離實時時鐘阱100與干線噪聲。例如，硬件監(jiān)控器可使用如圖所示的延遲機(jī)構(gòu)，例如，功率OK信號只在電源穩(wěn)定之后產(chǎn)生。這確保實時阱100被隔離，直到電源實質(zhì)穩(wěn)定。
雖然這里沒有詳細(xì)描述，但是以下的權(quán)利要求書給出了落入所揭示本發(fā)明精神和范圍內(nèi)的其它實施例。
權(quán)利要求
1.一種實時時鐘系統(tǒng)的泄漏防止裝置，其特征在于，它包括實時時鐘電路，具有分離的第一和第二電源連接器，并保持表示實時的計數(shù)；和關(guān)聯(lián)的電路，當(dāng)存在電源電壓時它以第一模式工作，當(dāng)存在電池功率時它以第二模式工作，所述第二模式提供電池工作期間使漏電流最小的偏置條件。
2.如權(quán)利要求1所述的裝置，其特征在于，還包括檢測電源電壓的存在，并切換所述偏置電平作為響應(yīng)的裝置。
3.如權(quán)利要求2所述的裝置，其特征在于，所述偏置條件包括升高的偏置電平，它在所述實時時鐘電路中增加至少一個晶體管的相關(guān)閾值電壓。
4.如權(quán)利要求1所述的裝置，其特征在于，還包括由所述電池驅(qū)動的偏置產(chǎn)生部分。
5.如權(quán)利要求3所述的裝置，其特征在于，還包括電源待命信號和延遲單元，延遲單元延遲所述第一和所述第二模式之間的切換。
6.如權(quán)利要求4所述的裝置，其特征在于，還包括所述電池和所述偏置產(chǎn)生部分之間的偏置晶體管，它只在電源電壓不存在時才開啟。
7.如權(quán)利要求1所述的裝置，其特征在于，還包括與所述第一和第二電源連接器連接的第一和第二開關(guān)，它們在第一電源電平和使電池泄漏最小的最佳化的偏置電平之間切換。
8.如權(quán)利要求1所述的裝置，其特征在于，還包括第一開關(guān)，它在第一電源電平和使電池泄漏最小的最佳化的偏置電平之間切換。
9.如權(quán)利要求8所述的裝置，其特征在于，還包括第二開關(guān)，它連接在所述第二電源連接器和接地之間。
10.如權(quán)利要求1所述的裝置，其特征在于，還包括至少一個去耦合電容器，它具有充分的大小以防止電源切換期間的差錯。
11.一種操作個人計算機(jī)中實時時鐘的方法，其特征在于，包括以下步驟在第一工作模式期間，以電源操作實時時鐘；和在第二工作模式期間，以電池操作所述實時時鐘，所述操作包括設(shè)置偏置電平，該偏置電平在所述操作期間使漏電流最小。
12.如權(quán)利要求11所述的方法，其特征在于，還包括自動檢測電源電壓，并根據(jù)電源電壓的存在情況，命令開關(guān)改變電源連接器與實時時鐘的連接。
13.如權(quán)利要求12所述的方法，其特征在于，還包括只有在電池工作模式中，使用偏置電阻器形成所述實時時鐘的偏置電平，其中所述開關(guān)的一個位置提供所述偏置電平。
14.如權(quán)利要求12所述的方法，其特征在于，還包括在切換期間對電源去耦合。
15.如權(quán)利要求13所述的方法，其特征在于，還包括檢測電源電壓，在檢測到所述電源電壓后等待預(yù)定時間，以確保所述電源電壓穩(wěn)定，然后產(chǎn)生電源運行信號。
16.如權(quán)利要求12所述的方法，其特征在于，所述命令步驟響應(yīng)電源運行信號。
17.一種實時時鐘系統(tǒng)，其特征在于，它包括實時時鐘電路，具有第一電源連接器；用于所述實時時鐘電路的控制電路，所述控制電路包括與電源的連接器和與電池的連接器，且包括當(dāng)所述電源電壓可用時它將所述實時時鐘與所述電源連接器連接，而當(dāng)所述電源不可用時它將所述實時時鐘與低泄漏偏置源連接的控制電路。
18.一種實時時鐘系統(tǒng)，其特征在于，它包括實時時鐘電路，具有第一電源連接器和第二電源連接器；用于所述實時時鐘電路的控制電路，所述控制電路連接在電源和所述第一電源連接器之間，并連接在電池和所述第二電源連接器之間，它包括檢測所述電源是否可用的控制電路，當(dāng)所述電源電壓可用時它將所述實時時鐘與所述電源連接器連接，而當(dāng)所述電源電壓不可用時它將所述電池與偏置網(wǎng)絡(luò)連接，以產(chǎn)生能減小漏電流多個偏置電平，并將所述實時時鐘與所述偏置電平連接。
全文摘要
用于低泄漏電池操作的CMOS電路在電源可用時將實時時鐘與電源連接，或者在電源不可用時將實時時鐘與低泄漏源連接。
文檔編號G06F1/32GK1413321SQ00817542
公開日2003年4月23日 申請日期2000年12月5日 優(yōu)先權(quán)日1999年12月21日
發(fā)明者L·S·于澤拉克 申請人:英特爾公司