一種高精度過溫保護(hù)電路的制作方法
【專利摘要】本實(shí)用新型提供一種高精度過溫保護(hù)電路，其特征在于：包括PTAT基準(zhǔn)電流產(chǎn)生電路、過溫比較電壓產(chǎn)生電路、參考電壓產(chǎn)生電路、過溫比較器，過溫比較電壓產(chǎn)生電路與PTAT基準(zhǔn)電流產(chǎn)生電路互為電流鏡像，過溫比較電壓產(chǎn)生電路的輸出端、參考電壓產(chǎn)生電路的輸出端分別連接過溫比較器的負(fù)相輸入端和正相輸入端，過溫比較器的輸出端構(gòu)成過溫保護(hù)電路的輸出。通過比較過溫比較電壓與恒定的參考電壓來判斷溫度是否超過溫度保護(hù)的閾值，以實(shí)現(xiàn)當(dāng)產(chǎn)品溫度過高時(shí)，輸出過溫保護(hù)信號(hào)，控制產(chǎn)品進(jìn)入溫度保護(hù)狀態(tài)，電路結(jié)構(gòu)簡(jiǎn)單，過溫保護(hù)觸發(fā)點(diǎn)不受制作工藝的影響，精確、批量一致性好、精度高，可作為過溫保護(hù)模塊用于各種集成電路芯片、MCU模塊、開關(guān)電源等產(chǎn)品中，具有很好的市場(chǎng)開發(fā)價(jià)值。
【專利說明】
_種局精度過溫保護(hù)電路
技術(shù)領(lǐng)域
[0001]本實(shí)用新型屬于半導(dǎo)體集成電路技術(shù)領(lǐng)域，具體涉及一種高精度過溫保護(hù)電路。
【背景技術(shù)】
[0002]某些集成電路產(chǎn)品，如電源、驅(qū)動(dòng)器件等經(jīng)常要面臨工作溫度過高，發(fā)熱量過大，導(dǎo)致電路不能正常工作甚至永久性燒毀的問題，這就需要將過溫保護(hù)電路集成在電路里。過溫保護(hù)電路的作用在于:對(duì)電路工作溫度進(jìn)行監(jiān)測(cè)，在集成電路工作溫度達(dá)到設(shè)定值以后發(fā)生動(dòng)作，完成關(guān)斷電路、關(guān)閉電源等功能，起到保護(hù)電路的目的。
[0003]傳統(tǒng)的過溫保護(hù)電路如圖1所示，采用閾值為負(fù)溫度系數(shù)的三極管，其工作原理是:比較器的正端電壓取決于三極管的閾值電壓，其負(fù)端電壓為定值，隨著溫度升高，比較器正端輸入電壓降低，當(dāng)溫度不斷上升至比較器正端電壓低于負(fù)端電壓時(shí)，比較器翻轉(zhuǎn)，out信號(hào)跳變從而可以去控制關(guān)斷芯片的驅(qū)動(dòng)等模塊。由于生產(chǎn)工藝的偏差，導(dǎo)致三極管的閾值會(huì)波動(dòng)(如圖2所示的仿真波形圖所示)，從而導(dǎo)致過溫點(diǎn)的閾值很難控制:過溫保護(hù)觸發(fā)的溫度偏低會(huì)導(dǎo)致誤觸發(fā)，影響正常工作的范圍；過溫保護(hù)觸發(fā)的溫度偏高會(huì)引起過溫保護(hù)功能不起作用，最終造成過溫保護(hù)的溫度觸發(fā)點(diǎn)精度低，使用這一過溫保護(hù)電路的產(chǎn)品良率低。

【發(fā)明內(nèi)容】

[0004]為解決上述技術(shù)問題，本實(shí)用新型提供了一種不受生產(chǎn)工藝影響、過溫保護(hù)觸發(fā)點(diǎn)精確高、一致性好的過溫保護(hù)電路，用作集成電路產(chǎn)品的過溫保護(hù)能夠提高產(chǎn)品的良率。
[0005]為達(dá)到上述目的，本實(shí)用新型的技術(shù)方案如下:一種高精度過溫保護(hù)電路，其特征在于:包括PTAT基準(zhǔn)電流產(chǎn)生電路、過溫比較電壓產(chǎn)生電路、參考電壓產(chǎn)生電路、過溫比較器，所述過溫比較電壓產(chǎn)生電路與PTAT基準(zhǔn)電流產(chǎn)生電路互為電流鏡像，所述過溫比較電壓產(chǎn)生電路的輸出端、參考電壓產(chǎn)生電路的輸出端分別連接過溫比較器的負(fù)相輸入端和正相輸入端，所述過溫比較器的輸出端構(gòu)成過溫保護(hù)電路的輸出(Out)。
[0006]本實(shí)用新型的一個(gè)較佳實(shí)施例中，進(jìn)一步包括所述過溫比較電壓產(chǎn)生電路包括第一PMOS管、第二PMOS管、第一電阻，所述第一PMOS管的源極連接電源端VDD，其漏極連接第二PMOS管的源極，所述第二 PMOS管的漏極連接第一電阻后接地。
[0007]本實(shí)用新型的一個(gè)較佳實(shí)施例中，進(jìn)一步包括所述PTAT基準(zhǔn)電流產(chǎn)生電路包括第三PMOS管、第四PMOS管、第一雙極型晶體管、第二雙極型晶體管、運(yùn)算放大器、第二電阻，所述第三PMOS管、第四PMOS管兩者的源極均與電源端VDD連接，兩者的柵極均與第一 PMOS管的柵極連接，所述第三PMOS管的漏極連接第二電阻、且兩者的連接點(diǎn)形成節(jié)點(diǎn)A，所述第二電阻的另一端連接第一雙極型晶體管后接地，所述第四PMOS管的漏極連接第二雙極型晶體管后接地，第四PMOS管與第二雙極型晶體管的連接點(diǎn)形成節(jié)點(diǎn)B，節(jié)點(diǎn)A、節(jié)點(diǎn)B分別連接運(yùn)算放大器的正相輸入端和負(fù)相輸入端，所述運(yùn)算放大器的輸出端連接第三PMOS管的柵極。
[0008]本實(shí)用新型的一個(gè)較佳實(shí)施例中，進(jìn)一步包括所述PTAT基準(zhǔn)電流產(chǎn)生電路還包括第五PMOS管、第六PMOS管，所述第五PMOS管、第六PMOS管兩者的柵極均與第二 PMOS管的柵極連接，所述第五PMOS管連接在第三PMOS管與第二電阻之間，其源極連接第三PMOS管的漏極，其漏極連接第二電阻，所述第六PMOS管連接在第四PMOS管與第二雙極型晶體管之間，其源極連接第四PMOS管的漏極，其漏極連接第二雙極型晶體管。
[0009]本實(shí)用新型的一個(gè)較佳實(shí)施例中，進(jìn)一步包括所述第一雙極型晶體管和第二雙極型晶體管均為NPN型雙極型晶體管，所述第一雙極型晶體管的基極與其集電極連接、連接后與第二電阻連接，其發(fā)射極接地，所述第二雙極型晶體管的基極與其集電極連接、連接后與第六PMOS管的漏極連接，其發(fā)射極接地。
[0010]本實(shí)用新型的一個(gè)較佳實(shí)施例中，進(jìn)一步包括所述第一雙極型晶體管和第二雙極型晶體管均為PNP型雙極型晶體管，所述第一雙極型晶體管的基極與其集電極連接后接地，其發(fā)射極連接第二電阻，所述第二雙極型晶體管的基極與其集電極連接后接地，其發(fā)射極連接第六PMOS管的漏極。
[0011]本實(shí)用新型的一個(gè)較佳實(shí)施例中，進(jìn)一步包括所述PTAT基準(zhǔn)電流產(chǎn)生電路包括第七PMOS管、第八PMOS管、第一匪OS管、第二 NMOS管、第三雙極型晶體管、第四雙極型晶體管、第三電阻，所述第七PMOS管、第八PMOS管兩者的源極均連接電源端VDD，兩者的柵極均連接第一 PMOS管的柵極，所述第一 NMOS管、第二 NMOS管兩者的柵極連接，第一 NMOS管的柵極與其漏極連接，所述第七PMOS管的漏極連接第一 NMOS管的漏極，所述第一 NMOS管的源極連接第三電阻，所述第三電阻的另一端連接第三雙極型晶體管后接地，所述第八PMOS管的漏極連接第二 NMOS管的漏極，所述第二 NMOS管的源極連接第四雙極型晶體管后接地。
[0012]本實(shí)用新型的一個(gè)較佳實(shí)施例中，進(jìn)一步包括所述PTAT基準(zhǔn)電流產(chǎn)生電路還包括第九PMOS管、第十PMOS管，兩者的柵極均連接第二 PMOS管的柵極，所述第九PMOS管連接在第七PMOS管和第一匪OS管之間，第九PMOS的源極和漏極分別連接第七PMOS管的漏極和第一WOS管的漏極，第十PMOS管連接在第八PMOS管與第二NMOS管之間，第十PMOS管的源極和漏極分別連接第八PMOS管的漏極和第二 NMOS管的漏極。
[0013]本實(shí)用新型的一個(gè)較佳實(shí)施例中，進(jìn)一步包括所述第三雙極型晶體管和第四雙極型晶體管均為NPN型雙極型晶體管，所述第三雙極型晶體管的基極和其集電極連接、連接后與第三電阻連接，其發(fā)射極接地，所述第四雙極型晶體管的基極和其集電極連接、連接后與第二 NMOS管的源極連接，其發(fā)射極接地。
[0014]本實(shí)用新型的一個(gè)較佳實(shí)施例中，進(jìn)一步包括所述第三雙極型晶體管和第四雙極型晶體管均為PNP型雙極型晶體管，所述第三雙極型晶體管的基極和其集電極連接、連接后接地，其發(fā)射極連接第三電阻，所述第四雙極型晶體管的基極和其集電極連接、連接后接地，其發(fā)射極連接第二 NMOS管的源極。
[0015]本實(shí)用新型的有益效果是:與現(xiàn)有技術(shù)相比，本實(shí)用新型的過溫保護(hù)電路通過PTAT基準(zhǔn)電流產(chǎn)生電路獲得隨溫度升高而升高的基準(zhǔn)電流，與PTAT基準(zhǔn)電流產(chǎn)生電路互為電流鏡像的過溫比較電壓產(chǎn)生電路將基準(zhǔn)電流變?yōu)椴皇芄に囉绊懬译妷弘S溫度升高而升高的過溫比較電壓電壓，通過過溫比較電壓與恒定的參考電壓來判斷溫度是否超過溫度保護(hù)的閾值，以實(shí)現(xiàn)當(dāng)產(chǎn)品溫度過高時(shí)，輸出過溫保護(hù)信號(hào)，控制產(chǎn)品進(jìn)入溫度保護(hù)狀態(tài)。本實(shí)用新型的電路結(jié)構(gòu)簡(jiǎn)單，過溫保護(hù)觸發(fā)點(diǎn)不受制作工藝的影響，精確、批量一致性好、精度高，可作為過溫保護(hù)模塊用于各種集成電路芯片、MCM模塊、開關(guān)電源等產(chǎn)品中，具有很好的市場(chǎng)開發(fā)價(jià)值。
【附圖說明】
[0016]為了更清楚地說明本實(shí)用新型實(shí)施例技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見地，下面描述中的附圖僅僅是本實(shí)用新型的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0017]圖1是現(xiàn)有技術(shù)的過溫保護(hù)電路的原理圖；
[0018]圖2是現(xiàn)有技術(shù)的過溫保護(hù)電路的仿真波形圖；
[0019]圖3是本實(shí)用新型優(yōu)選實(shí)施例的電路原理圖；
[0020]圖4是本實(shí)用新型第二實(shí)施例的電路原理圖；
[0021]圖5是本實(shí)用新型第三實(shí)施例的電路原理圖；
[0022]圖6是本實(shí)用新型第四實(shí)施例的電路原理圖；
[0023]圖7是本實(shí)用新型優(yōu)選實(shí)施例的仿真波形圖。
[0024]其中，10-PTAT基準(zhǔn)電流產(chǎn)生電路，20-過溫比較電壓產(chǎn)生電路，30-參考電壓產(chǎn)生電路。
【具體實(shí)施方式】
[0025]下面將結(jié)合本實(shí)用新型實(shí)施例中的附圖，對(duì)本實(shí)用新型實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本實(shí)用新型一部分實(shí)施例，而不是全部的實(shí)施例?；诒緦?shí)用新型中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有作出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本實(shí)用新型保護(hù)的范圍。
[0026]實(shí)施例一
[0027]如圖3所示，本實(shí)施例中公開了一種高精度過溫保護(hù)電路，包括PTAT基準(zhǔn)電流產(chǎn)生電路10、過溫比較電壓產(chǎn)生電路20、參考電壓產(chǎn)生電路30、過溫比較器Ul，所述過溫比較電壓產(chǎn)生電路20與PTAT基準(zhǔn)電流產(chǎn)生電路10互為電流鏡像，所述過溫比較電壓產(chǎn)生電路20的輸出端、參考電壓產(chǎn)生電路30的輸出端分別連接過溫比較器Ul的負(fù)相輸入端(-)和正相輸入端( + )，所述過溫比較器Ul的輸出端構(gòu)成過溫保護(hù)電路的輸出Out。本實(shí)用新型的PTAT基準(zhǔn)電流產(chǎn)生電路10用于獲得不受制作工藝影響、隨溫度升高而升高的基準(zhǔn)電流，過溫比較電壓產(chǎn)生電路20用于將獲得的基準(zhǔn)電流轉(zhuǎn)化成過溫比較電壓，參考電壓產(chǎn)生電路30用于獲得準(zhǔn)確的參考電壓Vref，過溫比較器Ul通過比較過溫比較電壓與參考電壓Vref的大小來判斷溫度是否超過溫度保護(hù)的閾值，當(dāng)超出溫度保護(hù)閾值時(shí)過溫比較器Ul的輸出端Out輸出過溫保護(hù)信號(hào)，控制產(chǎn)品進(jìn)入溫度保護(hù)狀態(tài)。
[0028]具體的，所述過溫比較電壓產(chǎn)生電路20包括第一PMOS管PMl、第二PMOS管PM2、第一電阻Rl，所述第一PMOS管PMl的源極連接電源端VDD，其漏極連接第二PMOS管PM2的源極，所述第二 PMOS管PM2的漏極連接第一電阻Rl后接地。
[0029]作為本實(shí)用新型的優(yōu)選實(shí)施例，所述PTAT基準(zhǔn)電流產(chǎn)生電路10包括第三PMOS管PM3、第四PMOS管PM4、第五PMOS管PM5、第六PMOS管PM6、第一雙極型晶體管Ql、第二雙極型晶體管Q2、運(yùn)算放大器U2、第二電阻R2，所述第三PMOS管PM3、第四PMOS管PM4兩者的源極均與電源端VDD連接，兩者的柵極均與第一 PMOS管PMl的柵極連接，所述第五PMOS管PM5、第六PMOS管PM6兩者的柵極均與第二PMOS管PM2的柵極連接，所述第三PMOS管PM3的漏極連接第五PMOS管PM5的源極，第五PMOS管PM5的漏極連接第二電阻R2，連接點(diǎn)形成節(jié)點(diǎn)A，第二電阻R2的另一端連接第一雙極型晶體管Ql后接地，第四PMOS管PM4的漏極連接第六PMOS管PM6的源極，連接點(diǎn)形成節(jié)點(diǎn)B第六PMOS管PM6的漏極連接第二雙極型晶體管Q2后接地，節(jié)點(diǎn)A、節(jié)點(diǎn)B分別連接運(yùn)算放大器U2的正相輸入端和負(fù)相輸入端，所述運(yùn)算放大器U2的輸出端連接第三PMOS管PM3的柵極。
[0030]具體的，所述第一雙極型晶體管Ql和第二雙極型晶體管Q2均為NPN型雙極型晶體管，所述第一雙極型晶體管Ql的基極與其集電極連接、連接后與第二電阻R2連接，其發(fā)射極接地，所述第二雙極型晶體管Q2的基極與其集電極連接、連接后與第六PMOS管PM6的漏極連接，其發(fā)射極接地。
[0031]為了匹配，獲得更好的性能，第一雙極型晶體管Ql采用M個(gè)相同尺寸的晶體管并聯(lián)，并且Q2采用一個(gè)相同尺寸的晶體管。
[0032]為了匹配，電阻Rl和電阻R2采用相同的電阻類型，并且版圖上采用匹配畫法。
[0033]基于上述電路結(jié)構(gòu)，其電路原理如下:基于PTAT基準(zhǔn)電流產(chǎn)生電路10為電流鏡，節(jié)點(diǎn)A、和節(jié)點(diǎn)B兩點(diǎn)上的電壓相同，第二電阻R2上的壓降等于第二雙極型晶體管Q2和第一雙極型晶體管Ql兩個(gè)晶體管上的BE結(jié)的差，即Vr2 = Vbe2-Vbei，
[0034]根據(jù)PN結(jié)的伏安特性公式Id= Is.(eVVT_l)推出VBE1 = VT*ln(Il/M.Is),Vbe2 =VT*ln(I2/Is)，其中M為第一雙極型晶體管Ql并聯(lián)晶體管的個(gè)數(shù)，
[0035]Vr2 = Vbe2_Vbei
[0036]=VT*ln(I2/Is)_VT*ln(Il/M.Is)
[0037]=ντ*1ηΜ，
[0038]第二電阻R2上的電流
[0039]Ir2 = Vr2/R2
[0040]=(VT*lnM)/R2，VT = KT/q，T是絕對(duì)溫度，q是電子電量，k是玻爾茲曼常數(shù)，q、k、M均為不受晶體管制作工藝波動(dòng)影響的常數(shù)，因此，Ir2為不受晶體管制作工藝波動(dòng)影響、且隨著溫度的升高而增大的變量。
[0041 ] 基于過溫比較電壓產(chǎn)生電路20與PTAT基準(zhǔn)電流產(chǎn)生電路10互為電流鏡像，因此第一電阻Rl上的電流Iri與第二電阻R2上的電流IR2，即IR1 = IR2=(VT*lnM)/R2，第一電阻Rl上的電壓
[0042]Vri = Iri^RI
[0043]= [Rl*(VT*lnM) ]/R2，第一電阻Rl和第二電阻R2同類型，且匹配性好，所以Vr1為不受晶體管制作工藝波動(dòng)影響、且隨溫度的升高而增大的變量，第一電阻Rl上的電壓Vr1即為過溫比較器Ul負(fù)相端的電壓；同時(shí)過溫比較器Ul正相端的電壓為參考電壓產(chǎn)生電路30輸出的參考電壓Vref，參考電壓Vref為芯片中常見的電壓基準(zhǔn)信號(hào)，零溫漂，非常準(zhǔn)確，精度在± I %以內(nèi)，不受溫度和工藝波動(dòng)的影響，當(dāng)溫度升高使得VR1>Vref時(shí)，過溫比較器Ul輸出翻轉(zhuǎn)，觸發(fā)過溫保護(hù)。由于構(gòu)成過溫比較器Ul兩個(gè)比較輸入端的電壓都不受晶體管制作工藝波動(dòng)的影響，使得過溫比較器Ul輸出的控制信號(hào)不受晶體管制作工藝波動(dòng)的影響，過溫觸發(fā)點(diǎn)的精度高，批量一致性好，如圖7所示為本實(shí)用新型優(yōu)選實(shí)施例的仿真波形圖。
[0044]另，構(gòu)成過溫比較電壓產(chǎn)生電路20電流鏡的第一 PMOS管PMl和第二 PMOS管PM2，在不考慮電源抑制比的情況下，僅第一PMOS管PMl就可以實(shí)現(xiàn)本實(shí)用新型的工作原理，第二PMOS管PM2的增加能夠提高電源抑制比，減少電源端Vdd的波動(dòng)給電路帶來影響。
[0045]另，構(gòu)成PTAT基準(zhǔn)電流產(chǎn)生電路10的兩個(gè)電流鏡回路，即由第三PMOS管PM3、第五PMOS管PM5構(gòu)成的第一電流鏡回路，由第四PMOS管PM4、第六PMOS管PM6構(gòu)成的第二電流鏡回路，在不考慮電源抑制比的情況下，第一電流鏡回路中僅第三PMOS管PM3就可以實(shí)現(xiàn)本實(shí)用新型的工作原理，第五PMOS管PM5的增加能夠提高電源抑制比，減少電源端Vdd的波動(dòng)給電路帶來影響;在不考慮電源抑制比的情況下，第二電流鏡回路中僅第四PMOS管PM4就可以實(shí)現(xiàn)本實(shí)用新型的工作原理，第六PMOS管PM6的增加能夠提高電源抑制比，減少電源端Vdd的波動(dòng)給電路帶來影響。
[0046]實(shí)施例二
[0047]如圖4所示的實(shí)施例二與實(shí)施例一的區(qū)別僅在于:兩個(gè)雙極型晶體管(Q1、Q2)的選型不同，均為PNP型雙極型晶體管，其中，所述第一雙極型晶體管Ql的基極與其集電極連接后接地，其發(fā)射極連接第二電阻R2，所述第二雙極型晶體管Q2的基極與其集電極連接后接地，其發(fā)射極連接第六PMOS管PM6的漏極。工作原理同實(shí)施例一，同樣實(shí)現(xiàn)了過溫保護(hù)的過溫觸電點(diǎn)不受晶體管制作工藝波動(dòng)的影響，過溫觸發(fā)點(diǎn)精度高、批量一致性好。
[0048]實(shí)施例三
[0049]如圖5所示的實(shí)施例三與實(shí)施例一的區(qū)別在于:PTAT基準(zhǔn)電流產(chǎn)生電路10的結(jié)構(gòu)不同:所述PTAT基準(zhǔn)電流產(chǎn)生電路1包括第七PMOS管PM7、第八PMOS管PM8、第九PMOS管PM9、第十PMOS管PMlO、第一匪OS管匪1、第二匪OS管匪2、第三雙極型晶體管Q3、第四雙極型晶體管Q4、第三電阻R3，所述第七PMOS管PM7、第八PMOS管PM8兩者的源極均連接電源端VDD，兩者的柵極均連接第一 PMOS管PMl的柵極，所述第九PMOS管PM9、第十PMOS管PMlO兩者的柵極均連接第二PMOS管PM2的柵極，所述第一匪OS管匪1、第二匪OS管匪2兩者的柵極連接，第一NMOS管匪I的柵極與其漏極連接，第七PMOS管PM7、第八PMOS管PM8兩者的漏極分別連接第九PMOS管PM9、第十PMOS管PMlO的源極，所述第九PMOS管PM9、第十PMOS管PMlO的漏極分別連接第一 NMOS管匪1、第二匪OS管匪2的漏極，所述第一 NMOS管匪I的源極連接第三電阻R3，所述第三電阻R3的另一端連接第三雙極型晶體管Q3后接地，所述第二 NMOS管NM2的源極連接第四雙極型晶體管Q4后接地。其中，第一NMOS管匪I的源極與第三電阻R3的連接點(diǎn)形成節(jié)點(diǎn)A，第二 NMOS管NM2的源極與第四雙極型晶體管Q4的連接點(diǎn)形成節(jié)點(diǎn)B。
[0050]具體的，所述第三雙極型晶體管Q3和第四雙極型晶體管Q4均為NPN型雙極型晶體管，所述第三雙極型晶體管Q3的基極和其集電極連接、連接后與第三電阻R3連接，其發(fā)射極接地，所述第四雙極型晶體管Q4的基極和其集電極連接、連接后與第二 NMOS管匪2的源極連接，其發(fā)射極接地。
[0051]為了匹配，獲得更好的性能，第三雙極型晶體管Q3可以采用M個(gè)相同型號(hào)的晶體管并聯(lián)。
[0052]基于上述電路結(jié)構(gòu)，其電路原理如下:基于PTAT基準(zhǔn)電流產(chǎn)生電路10為電流鏡，節(jié)點(diǎn)A、和節(jié)點(diǎn)B兩點(diǎn)上的電壓相同，第三電阻R3上的壓降等于第四雙極型晶體管Q4和第三雙極型晶體管Q3兩個(gè)晶體管上的BE結(jié)的差，即Vr3 = Vbe4-Vbe3，
[0053]根據(jù)PN結(jié)的伏安特性公式Id= Is.(eVVT_l)推出VBE3 = VT*ln(I3/M.Is),Vbe4 =VT*ln(I4/Is)，其中M為第一雙極型晶體管Ql并聯(lián)晶體管的個(gè)數(shù)，
[0054]Vr3 = Vbe4_Vbe3
[0055]=VT*ln(I4/Is)_VT*ln(I3/M.Is)
[0056]=ντ*1ηΜ，
[0057]第三電阻R3上的電流
[0058]Ir3 = Vr3/R3
[0059]=(VT*lnM)/R3，VT = KT/q，T是絕對(duì)溫度，q是電子電量，k是玻爾茲曼常數(shù)，q、k、M均為不受晶體管制作工藝波動(dòng)影響的常數(shù)，因此，Ir2為不受晶體管制作工藝波動(dòng)影響、且隨著溫度的升高而增大的變量。
[0060]基于過溫比較電壓產(chǎn)生電路20與PTAT基準(zhǔn)電流產(chǎn)生電路10互為電流鏡像，第一電阻Rl和第三電阻R3同類型，且匹配性好，因此第一電阻Rl上的電流Ir1與第三電阻R3上的電流Ir3,即lRi = lR3 = (VT*lnM)/R3，第一電阻Rl上的電壓
[0061]Vri = Iri^RI
[0062]=[Rl*(VT*lnM)]/R3，為不受晶體管制作工藝波動(dòng)影響、且隨溫度的升高而增大的變量，第一電阻Rl上的電壓Vr1W為過溫比較器Ul負(fù)相端的電壓；同時(shí)過溫比較器Ul正相端的電壓為參考電壓產(chǎn)生電路30輸出的參考電壓Vref，參考電壓Vref為芯片中常見的電壓基準(zhǔn)信號(hào)，零溫漂，非常準(zhǔn)確，精度在+-1 %以內(nèi)，不受溫度和工藝波動(dòng)的影響，當(dāng)溫度升高使得VR1>Vref時(shí)，過溫比較器Ul輸出翻轉(zhuǎn)，觸發(fā)過溫保護(hù)。由于構(gòu)成過溫比較器Ul兩個(gè)比較輸入端的電壓都不受晶體管制作工藝波動(dòng)的影響，使得過溫比較器Ul輸出的控制信號(hào)不受晶體管制作工藝波動(dòng)的影響，過溫觸發(fā)點(diǎn)的精度高，批量一致性好。
[0063 ] 另，構(gòu)成PTAT基準(zhǔn)電流產(chǎn)生電路1的兩個(gè)電流鏡回路，即由第七PMOS管PM7、第九PMOS管PM9構(gòu)成的第一電流鏡回路，由第八PMOS管PM8、第十PMOS管PMlO構(gòu)成的第二電流鏡回路，在不考慮電源抑制比的情況下，第一電流鏡回路中僅第七PMOS管PM7就可以實(shí)現(xiàn)本實(shí)用新型的工作原理，第九PMOS管PM9的增加能夠提高電源抑制比，減少電源端Vdd的波動(dòng)給電路帶來影響;在不考慮電源抑制比的情況下，第二電流鏡回路中僅第八PMOS管PM8就可以實(shí)現(xiàn)本實(shí)用新型的工作原理，第十PMOS管PMlO的增加能夠提高電源抑制比，減少電源端Vdd的波動(dòng)給電路帶來影響。
[0064]實(shí)施例四
[0065]如圖6所示的實(shí)施例四與實(shí)施例三的區(qū)別僅在于:兩個(gè)雙極型晶體管(Q3、Q4)的選型不同，均為PNP型雙極型晶體管，其中，所述第三雙極型晶體管Q3和第四雙極型晶體管Q4均為PNP型雙極型晶體管，所述第三雙極型晶體管Q3的基極和其集電極連接、連接后接地，其發(fā)射極連接第三電阻R3，所述第四雙極型晶體管Q4的基極和其集電極連接、連接后接地，其發(fā)射極連接第二 NMOS管NM2的源極。工作原理同實(shí)施例一，同樣實(shí)現(xiàn)了過溫保護(hù)的過溫觸電點(diǎn)不受晶體管制作工藝波動(dòng)的影響，過溫觸發(fā)點(diǎn)精度高、批量一致性好。
[0066]對(duì)所公開的實(shí)施例的上述說明，使本領(lǐng)域?qū)I(yè)技術(shù)人員能夠?qū)崿F(xiàn)或使用本實(shí)用新型。對(duì)這些實(shí)施例的多種修改對(duì)本領(lǐng)域的專業(yè)技術(shù)人員來說將是顯而易見的，本文中所定義的一般原理可以在不脫離本實(shí)用新型的精神或范圍的情況下，在其它實(shí)施例中實(shí)現(xiàn)。因此，本實(shí)用新型將不會(huì)被限制于本文所示的這些實(shí)施例，而是要符合與本文所公開的原理和新穎特點(diǎn)相一致的最寬的范圍。
【主權(quán)項(xiàng)】
1.一種高精度過溫保護(hù)電路，其特征在于:包括PTAT基準(zhǔn)電流產(chǎn)生電路、過溫比較電壓產(chǎn)生電路、參考電壓產(chǎn)生電路、過溫比較器，所述過溫比較電壓產(chǎn)生電路與PTAT基準(zhǔn)電流產(chǎn)生電路互為電流鏡像，所述過溫比較電壓產(chǎn)生電路的輸出端、參考電壓產(chǎn)生電路的輸出端分別連接過溫比較器的負(fù)相輸入端和正相輸入端，所述過溫比較器的輸出端構(gòu)成過溫保護(hù)電路的輸出(Out)。2.根據(jù)權(quán)利要求1所述的一種高精度過溫保護(hù)電路，其特征在于:所述過溫比較電壓產(chǎn)生電路包括第一PMOS管、第二PMOS管、第一電阻，所述第一PMOS管的源極連接電源端VDD，其漏極連接第二 PMOS管的源極，所述第二 PMOS管的漏極連接第一電阻后接地。3.根據(jù)權(quán)利要求2所述的一種高精度過溫保護(hù)電路，其特征在于:所述PTAT基準(zhǔn)電流產(chǎn)生電路包括第三PMOS管、第四PMOS管、第一雙極型晶體管、第二雙極型晶體管、運(yùn)算放大器、第二電阻，所述第三PMOS管、第四PMOS管兩者的源極均與電源端VDD連接，兩者的柵極均與第一 PMOS管的柵極連接，所述第三PMOS管的漏極連接第二電阻、且兩者的連接點(diǎn)形成節(jié)點(diǎn)A，所述第二電阻的另一端連接第一雙極型晶體管后接地，所述第四PMOS管的漏極連接第二雙極型晶體管后接地，第四PMOS管與第二雙極型晶體管的連接點(diǎn)形成節(jié)點(diǎn)B，節(jié)點(diǎn)A、節(jié)點(diǎn)B分別連接運(yùn)算放大器的正相輸入端和負(fù)相輸入端，所述運(yùn)算放大器的輸出端連接第三PMOS管的柵極。4.根據(jù)權(quán)利要求3所述的一種高精度過溫保護(hù)電路，其特征在于:所述PTAT基準(zhǔn)電流產(chǎn)生電路還包括第五PMOS管、第六PMOS管，所述第五PMOS管、第六PMOS管兩者的柵極均與第二PMOS管的柵極連接，所述第五PMOS管連接在第三PMOS管與第二電阻之間，其源極連接第三PMOS管的漏極，其漏極連接第二電阻，所述第六PMOS管連接在第四PMOS管與第二雙極型晶體管之間，其源極連接第四PMOS管的漏極，其漏極連接第二雙極型晶體管。5.根據(jù)權(quán)利要求4所述的一種高精度過溫保護(hù)電路，其特征在于:所述第一雙極型晶體管和第二雙極型晶體管均為NPN型雙極型晶體管，所述第一雙極型晶體管的基極與其集電極連接、連接后與第二電阻連接，其發(fā)射極接地，所述第二雙極型晶體管的基極與其集電極連接、連接后與第六PMOS管的漏極連接，其發(fā)射極接地。6.根據(jù)權(quán)利要求4所述的一種高精度過溫保護(hù)電路，其特征在于:所述第一雙極型晶體管和第二雙極型晶體管均為PNP型雙極型晶體管，所述第一雙極型晶體管的基極與其集電極連接后接地，其發(fā)射極連接第二電阻，所述第二雙極型晶體管的基極與其集電極連接后接地，其發(fā)射極連接第六PMOS管的漏極。7.根據(jù)權(quán)利要求2所述的一種高精度過溫保護(hù)電路，其特征在于:所述PTAT基準(zhǔn)電流產(chǎn)生電路包括第七PMOS管、第八PMOS管、第一 NMOS管、第二 NMOS管、第三雙極型晶體管、第四雙極型晶體管、第三電阻，所述第七PMOS管、第八PMOS管兩者的源極均連接電源端VDD，兩者的柵極均連接第一 PMOS管的柵極，所述第一 NMOS管、第二 NMOS管兩者的柵極連接，第一 NMOS管的柵極與其漏極連接，所述第七PMOS管的漏極連接第一匪OS管的漏極，所述第一匪OS管的源極連接第三電阻，所述第三電阻的另一端連接第三雙極型晶體管后接地，所述第八PMOS管的漏極連接第二 NMOS管的漏極，所述第二 NMOS管的源極連接第四雙極型晶體管后接地。8.根據(jù)權(quán)利要求7所述的一種高精度過溫保護(hù)電路，其特征在于:所述PTAT基準(zhǔn)電流產(chǎn)生電路還包括第九PMOS管、第十PMOS管，兩者的柵極均連接第二 PMOS管的柵極，所述第九PMOS管連接在第七PMOS管和第一NMOS管之間，第九PMOS的源極和漏極分別連接第七PMOS管的漏極和第一匪OS管的漏極，第十PMOS管連接在第八PMOS管與第二匪OS管之間，第十PMOS管的源極和漏極分別連接第八PMOS管的漏極和第二 NMOS管的漏極。9.根據(jù)權(quán)利要求8所述的一種高精度過溫保護(hù)電路，其特征在于:所述第三雙極型晶體管和第四雙極型晶體管均為NPN型雙極型晶體管，所述第三雙極型晶體管的基極和其集電極連接、連接后與第三電阻連接，其發(fā)射極接地，所述第四雙極型晶體管的基極和其集電極連接、連接后與第二 NMOS管的源極連接，其發(fā)射極接地。10.根據(jù)權(quán)利要求8所述的一種高精度過溫保護(hù)電路，其特征在于:所述第三雙極型晶體管和第四雙極型晶體管均為PNP型雙極型晶體管，所述第三雙極型晶體管的基極和其集電極連接、連接后接地，其發(fā)射極連接第三電阻，所述第四雙極型晶體管的基極和其集電極連接、連接后接地，其發(fā)射極連接第二 NMOS管的源極。
【文檔編號(hào)】G05F1/569GK205427686SQ201521014885
【公開日】2016年8月3日
【申請(qǐng)日】2015年12月9日
【發(fā)明人】杭金華
【申請(qǐng)人】蘇州美思迪賽半導(dǎo)體技術(shù)有限公司