波束控制系統(tǒng)的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及天線領(lǐng)域，具體而言，涉及一種波束控制系統(tǒng)。
【背景技術(shù)】
[0002]目前，為了實(shí)現(xiàn)天基測(cè)控，要求天線波束掃描具有快速、靈活和高增益等特性，相控陣天線能夠及其靈活、迅速地改變波束的指向，這一特性是通過(guò)相控陣天線的波束控制系統(tǒng)來(lái)實(shí)現(xiàn)的。
[0003]波束控制系統(tǒng)是相控陣天線所特有的部分，它取代了機(jī)械掃描天線中的伺服驅(qū)動(dòng)系統(tǒng)，是相控陣天線搜索與跟蹤的一個(gè)關(guān)鍵環(huán)節(jié)，直接影響天線系統(tǒng)功能和效能的發(fā)揮。
[0004]隨著技術(shù)的發(fā)展，對(duì)波束控制系統(tǒng)的體積要求越來(lái)越嚴(yán)苛，要求波束控制系統(tǒng)體積小，能較小的占用空間跟射頻組件裝在一起。
[0005]針對(duì)相關(guān)技術(shù)中如何使得波束控制系統(tǒng)小型化的問(wèn)題，目前尚未提出有效的解決方案。

【發(fā)明內(nèi)容】

[0006]針對(duì)相關(guān)技術(shù)中如何使得波束控制系統(tǒng)小型化的問(wèn)題，本發(fā)明提供了一種波束控制系統(tǒng)，以至少解決上述問(wèn)題。
[0007]本發(fā)明提供了一種波束控制系統(tǒng)，包括:第一通信接口、組件控制接口和現(xiàn)場(chǎng)可編程門陣列(Field — Programmable Gate Array，簡(jiǎn)稱為FPGA)處理器，其中，所述第一通信接口，與所述FPGA處理器相連，用于與基帶分機(jī)通信；所述組件控制接口，與所述FPGA處理器相連，用于與射頻組件通信；所述FPGA處理器，用于根據(jù)所述基帶分機(jī)的輸出信號(hào)進(jìn)行波束控制處理，并將所述波束控制處理得到的信號(hào)輸出到所述射頻組件。
[0008]可選地，所述基帶分機(jī)的輸出信號(hào)為天線波束指向；所述波束控制系統(tǒng)還包括:校準(zhǔn)數(shù)據(jù)存儲(chǔ)器，與所述FPGA處理器相連，用于存儲(chǔ)所述射頻組件的各個(gè)射頻通道的校準(zhǔn)數(shù)據(jù)；所述FPGA處理器，用于根據(jù)所述天線波束指向解析得到所述射頻組件的各個(gè)射頻通道的波束控制碼，從所述校準(zhǔn)數(shù)據(jù)存儲(chǔ)器讀取所述校準(zhǔn)數(shù)據(jù)對(duì)所述波束控制碼進(jìn)行補(bǔ)償，并將補(bǔ)償后的波束控制碼下發(fā)到所述射頻組件的所述各個(gè)射頻通道。
[0009]可選地，所述基帶分機(jī)的輸出信號(hào)為慣導(dǎo)信息；所述波束控制系統(tǒng)還包括:ARM (Advanced RISC Machines)處理器，位于所述FPGA處理器和所述第一通信接口之間，與所述FPGA處理器和所述第一通信接口相連，用于根據(jù)所述慣導(dǎo)信息解析得到所述天線波束指向。
[0010]可選地，所第一通信接口為高速串化器/解串器(SERializer/DESerializer，簡(jiǎn)稱為SERDES)接口。
[0011 ] 可選地，所述第一通信接口，還用于與調(diào)試測(cè)試工控機(jī)通信。
[0012]可選地，所述波束控制系統(tǒng)還包括:第二通信接口，與所述FPGA處理器相連，用于與調(diào)試測(cè)試工控機(jī)通信。
[0013]可選地，所述的波束控制系統(tǒng)還包括:外部程序下載模塊，與所述FPGA處理器相連，用于下載或更新所述FPGA處理器的加載程序，將所述加載程序存儲(chǔ)至所述FPGA處理器的閃存FLASH中。
[0014]通過(guò)本發(fā)明，選用FPGA處理器作為波束控制的處理芯片，能實(shí)現(xiàn)波束控制的高速處理，且FPGA處理器具有豐富的I/O資源，避免了因射頻組件接口過(guò)多使得波束控制系統(tǒng)連接線過(guò)多的問(wèn)題，實(shí)現(xiàn)波束控制系統(tǒng)的小型化。
【附圖說(shuō)明】
[0015]此處所說(shuō)明的附圖用來(lái)提供對(duì)本發(fā)明的進(jìn)一步理解，構(gòu)成本申請(qǐng)的一部分，本發(fā)明的示意性實(shí)施例及其說(shuō)明用于解釋本發(fā)明，并不構(gòu)成對(duì)本發(fā)明的不當(dāng)限定。在附圖中:
[0016]圖1是根據(jù)本發(fā)明實(shí)施例的波束控制系統(tǒng)的示意圖；
[0017]圖2是根據(jù)本發(fā)明實(shí)施例的一種可選波束控制系統(tǒng)的示意圖；以及
[0018]圖3是根據(jù)本發(fā)明實(shí)施例的另一可選波束控制系統(tǒng)的示意圖。
【具體實(shí)施方式】
[0019]下文中將參考附圖并結(jié)合實(shí)施例來(lái)詳細(xì)說(shuō)明本發(fā)明。需要說(shuō)明的是，在不沖突的情況下，本申請(qǐng)中的實(shí)施例及實(shí)施例中的特征可以相互組合。
[0020]圖1是根據(jù)本發(fā)明實(shí)施例的波束控制系統(tǒng)的示意圖，如圖1所示，該系統(tǒng)主要包括:第一通信接口 1、組件控制接口 2和FPGA處理器3，其中，第一通信接口 1，與FPGA處理器3相連，用于與基帶分機(jī)通信；組件控制接口 2，與FPGA處理器3相連，用于與射頻組件通信；FPGA處理器3，用于根據(jù)基帶分機(jī)的輸出信號(hào)進(jìn)行波束控制處理，并將波束控制處理得到的信號(hào)輸出到射頻組件。
[0021 ] 通過(guò)本發(fā)明，選用FPGA處理器作為波束控制的處理芯片，能實(shí)現(xiàn)波束控制的高速處理，且FPGA處理器具有豐富的I/O資源，避免了因射頻組件接口過(guò)多使得波束控制系統(tǒng)連接線過(guò)多的問(wèn)題，實(shí)現(xiàn)波束控制系統(tǒng)的小型化。
[0022]在本發(fā)明實(shí)施例的一個(gè)實(shí)施方式中，基帶分機(jī)的輸出信號(hào)為天線波束指向。波束控制系統(tǒng)還可以包括:校準(zhǔn)數(shù)據(jù)存儲(chǔ)器，與FPGA處理器3相連，用于存儲(chǔ)射頻組件的各個(gè)射頻通道的校準(zhǔn)數(shù)據(jù)；FPGA處理器3，用于根據(jù)天線波束指向解析得到所述射頻組件的各個(gè)射頻通道的波束控制碼，從校準(zhǔn)數(shù)據(jù)存儲(chǔ)器讀取所述校準(zhǔn)數(shù)據(jù)對(duì)所述波束控制碼進(jìn)行補(bǔ)償，并將補(bǔ)償后的波束控制碼下發(fā)到射頻組件的各個(gè)射頻通道。
[0023]在本發(fā)明實(shí)施例的另一個(gè)實(shí)施方式中，基帶分機(jī)的輸出信號(hào)為慣導(dǎo)信息。此時(shí)，還需要對(duì)慣導(dǎo)信息進(jìn)行處理，以得到天線波束指向。為了避免FPGA處理器3做過(guò)多處理，從而增加FPGA處理器的體積和成本。在本發(fā)明實(shí)施例的一個(gè)可選實(shí)施方式中，如圖2所示，波束控制系統(tǒng)還可以包括:ARM處理器4，位于FPGA處理器3和第一通信接口 I之間，與FPGA處理器3和第一通信接口 I相連，用于根據(jù)上述慣導(dǎo)信息解析得到天線波束指向。
[0024]在本發(fā)明實(shí)施例的一個(gè)可選實(shí)施方式中，第一通信接口 I為高速SERDES接口。通過(guò)該可選實(shí)施方式，使用了 SEDES高速傳輸技術(shù)實(shí)現(xiàn)與基帶分機(jī)的高速數(shù)據(jù)交互，縮短了基帶分機(jī)給波束控制系統(tǒng)下發(fā)波束切換指令的時(shí)間。
[0025]在本發(fā)明實(shí)施例的一個(gè)可選實(shí)施方式中，第一通信接口 1，還用于與調(diào)試測(cè)試工控機(jī)通信。此時(shí)，調(diào)試測(cè)試工控機(jī)與基帶分機(jī)復(fù)用第一通信接口 I。
[0026]在本發(fā)明實(shí)施例的另一個(gè)可選實(shí)施方式中，波束控制系統(tǒng)還可以包括:第二通信接口，與FPGA處理器3相連，用于與調(diào)試測(cè)試工控機(jī)通信。此時(shí)，調(diào)試測(cè)試工控機(jī)與基帶分機(jī)通過(guò)不同的通信接口與FPGA處理器或ARM處理通信。
[0027]為了便于FPGA處理器的更新，在本發(fā)明實(shí)施例的一個(gè)可選實(shí)施方式中，波束控制系統(tǒng)還可以包括:外部程序下載模塊，與FPGA處理器3相連，用于下載或更新FPGA處理器3的加載程序，將該加載程序存儲(chǔ)至FPGA處理器3的閃存FLASH中。通過(guò)該實(shí)施方式，實(shí)現(xiàn)了不拆機(jī)，在機(jī)箱外對(duì)波束控制系統(tǒng)的程序更新。