相連?？刂菩酒目刂七壿嬍?當(dāng)微控制單元13輸入預(yù)定的控制信號時，控制芯片原樣輸出，而當(dāng)微控制單元13輸入的信號處于不定狀態(tài)時，控制芯片忽略掉輸入的信號。
[0085]具體地，在本實施例中，上述的控制芯片可包括一個鎖存器(如D鎖存器)。D鎖存器的特性為:當(dāng)控制輸入(C)為電高平時，輸出端的狀態(tài)隨輸入端的狀態(tài)而改變，Qn+Ι =D ;而當(dāng)控制輸入為低高平時，無D如何變化，輸出端的狀態(tài)保持不變，Q n+1 = Qn。因此，可在微控制單元13與鎖存器控制輸入(C)相連的I/O端口接下拉電阻。如此，當(dāng)微控制單元13處于復(fù)位狀態(tài)時，其I/O端口會由于下拉電阻的存在處于確定的低電平狀態(tài)，因此，鎖存器的輸入會保持之前的狀態(tài)。相應(yīng)地，繼電器的輸出不變，受控電路模塊11也保持之前的狀態(tài)。
[0086]以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上的限制，雖然本發(fā)明已以較佳實施例揭示如上，然而并非用以限定本發(fā)明，任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，當(dāng)可利用上述揭示的技術(shù)內(nèi)容做出些許更動或修飾為等同變化的等效實施例，但凡是未脫離本發(fā)明技術(shù)方案內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所作的任何簡介修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)。
【主權(quán)項】
1.一種智能設(shè)備控制電路，其特征在于，包括:受控電路模塊、核心控制器件、狀態(tài)保持電路模塊、以及微控制單元； 所述核心控制器件連接于所述受控電路模塊與所述狀態(tài)保持電路模塊之間，用于控制所述受控電路模塊的電路通斷； 所述狀態(tài)保持電路模塊連接于所述核心控制器件與所述微控制單元之間； 當(dāng)接收到所述微控制單元輸入的預(yù)定控制信號后，所述狀態(tài)保持電路模塊向所述核心控制器件輸出對應(yīng)的開啟/關(guān)閉信號，從而使所述核心控制器件相應(yīng)開啟或者關(guān)閉所述受控電路模塊； 當(dāng)接收到所述微控制單元輸入的不同于所述預(yù)定控制信號的信號后，所述狀態(tài)保持電路模塊的輸出信號保持輸入信號改變前的狀態(tài)，從而使所述受控電路模塊維持其電路狀態(tài)不變。2.如權(quán)利要求1所述的智能設(shè)備控制電路，其特征在于，所述核心控制器件為繼電器、晶閘管、絕緣柵雙極型晶體管或者絕緣柵極場效應(yīng)管。3.如權(quán)利要求2所述的智能設(shè)備控制電路，其特征在于，所述核心控制器件為直流繼電器，所述智能設(shè)備控制電路還包括與所述直流繼電器反向并聯(lián)的二極管、以及連接于第一電壓源與所述直流繼電器陽極以及所述二極管的陰極之間的第一電阻器。4.如權(quán)利要求3所述的智能設(shè)備控制電路，其特征在于，所述狀態(tài)保持電路模塊包括一個晶閘管、第一三極管以及第二三極管； 所述晶閘管的陽極與所述直流繼電器的輸出端以及所述二極管的陽極電性相連，所述晶閘管的陰極與所述第一三極管的集電極電性相連，所述晶閘管的門極與所述第二三極管的集電極電性相連，所述晶閘管的門極還經(jīng)由第二電阻器與所述第一電壓源電性相連； 所述第一三極管的基極分別與所述微控制單元的第一 I/O端口以及第二電壓源電性相連，所述第一三極管的發(fā)射極接地； 所述第二三極管的基極分別與所述微控制單元的第二 I/o端口以及所述第二電壓源電性相連，所述第二三極管的發(fā)射極接地。5.如權(quán)利要求4所述的智能設(shè)備控制電路，其特征在于，所述第一三極管的基極與所述第二電壓源之間連接有第三電阻器，與所述第一 I/o端口之間連接有第四電阻器；所述第二三極管的基極與所述第二電壓源之間連接有第五電阻器，與所述第二 I/O端口之間連接有第六電阻器。6.如權(quán)利要求4或5所述的智能設(shè)備控制電路，其特征在于，所述第一三極管的基極與發(fā)射極間并聯(lián)有第一電容器，所述第二三極管的基極與發(fā)射極間并聯(lián)有第二電容器。7.如權(quán)利要求3所述的智能設(shè)備控制電路，其特征在于，所述狀態(tài)保持電路模塊包括一個晶閘管、第一三極管、第二三極管以及第三三極管； 所述晶閘管的陽極與所述直流繼電器的輸出端、所述二極管的陽極以及所述第一三極管的集電極電性相連，所述晶閘管的陰極接地，所述晶閘管的門極與所述第二三極管的集電極電性相連； 所述第一三極管的基極分別與第二電壓源以及所述第三三極管的集電極電性相連，所述第一三極管的發(fā)射極接地； 所述第二三極管的基極分別與所述微控制單元的第二 I/O端口以及所述第二電壓源電性相連，所述第二三極管的發(fā)射極接地； 所述第三三極管的基極分別與所述微控制單元的第一 I/o端口以及所述第二電壓源電性相連，所述第三三極管的發(fā)射極接地。8.如權(quán)利要求7所述的智能設(shè)備控制電路，其特征在于，所述第一三極管的基極以及所述第三三極管的集電極經(jīng)由第八電阻器與所述第二電壓源電性相連，所述第三三極管的基極分別經(jīng)由第十三電阻器與第十四電阻器與所述第二電壓源及所述第一 I/O端口電性相連。9.如權(quán)利要求7或8所述的智能設(shè)備控制電路，其特征在于，所述第二三極管的集電極與發(fā)射極之間并聯(lián)有第十電阻器，所述第二三極管的基極分別經(jīng)由第十一電阻器、第十二電阻器與所述第二電壓源、所述第二 I/O端口電性相連。10.如權(quán)利要求3所述的智能設(shè)備控制電路，其特征在于，所述狀態(tài)保持電路模塊包括一個晶閘管、絕緣柵型場效應(yīng)管、第二三極管以及第三三極管； 所述晶閘管的陽極與所述直流繼電器的輸出端、所述二極管的陽極以及所述絕緣柵型場效應(yīng)管的漏極電性相連，所述晶閘管的陰極接地，所述晶閘管的門極與所述第二三極管的集電極電性相連； 所述絕緣柵型場效應(yīng)管的柵極分別與第二電壓源以及所述第三三極管的集電極電性相連，所述絕緣柵型場效應(yīng)管的源極接地； 所述第二三極管的基極分別與所述微控制單元的第二 I/o端口以及所述第二電壓源電性相連，所述第二三極管的發(fā)射極接地； 所述第三三極管的基極分別與所述微控制單元的第一 I/o端口以及所述第二電壓源電性相連，所述第三三極管的發(fā)射極接地。11.如權(quán)利要求10所述的智能設(shè)備控制電路，其特征在于，所述絕緣柵型場效應(yīng)管的柵極以及所述第三三極管的集電極經(jīng)由第八電阻器與所述第二電壓源電性相連，所述第三三極管的基極分別經(jīng)由第十三電阻器與第十四電阻器與所述第二電壓源及所述第一 I/o端口電性相連；所述第二三極管的集電極與發(fā)射極之間并聯(lián)有第十電阻器，所述第二三極管的基極分別經(jīng)由第十一電阻器、第十二電阻器與所述第二電壓源、所述第二 I/o端口電性相連。12.如權(quán)利要求1所述的智能設(shè)備控制電路，其特征在于，所述狀態(tài)保持電路模塊包括一個控制芯片，所述控制芯片的I/o端口與所述核心控制器件及所述微控制單元電性相連。13.如權(quán)利要求12所述的智能設(shè)備控制電路，其特征在于，所述控制芯片包括一個鎖存器，所述鎖存器的控制輸入端口還經(jīng)由下拉電阻接地。14.如權(quán)利要求1所述的智能設(shè)備控制電路，其特征在于，所述核心控制器件為磁保持繼電器，所述狀態(tài)保持電路模塊包括用于驅(qū)動所述磁保持繼電器的驅(qū)動電路，所述磁保持繼電器的驅(qū)動電路包括第一輸入端與第二輸入端，所述第一輸入端與第二輸入端分別與所述微控制單元的第一 I/O端口與第二 I/O端口電性相連，所述微控制單元的第一 I/O端口與第二 I/O端口還上拉電阻與第二電壓源電性相連；或者經(jīng)由下拉電阻接地。
【專利摘要】本發(fā)明涉及一種智能設(shè)備控制電路，包括：受控電路模塊、核心控制器件、狀態(tài)保持電路模塊、以及微控制單元。核心控制器件連接于受控電路模塊與狀態(tài)保持電路模塊之間。狀態(tài)保持電路模塊連接于核心控制器件與微控制單元之間；當(dāng)接收到微控制單元輸入的不同于所述預(yù)定控制信號的信號后，所述狀態(tài)保持電路模塊的輸出信號保持輸入信號改變前的狀態(tài)，從而使所述受控電路模塊維持其電路狀態(tài)不變。上述的智能設(shè)備控制電路可以避免微控制單元I/O端口處于不定狀態(tài)時造成的受控電路模塊發(fā)生不可預(yù)知的工作狀態(tài)切換。
【IPC分類】G05B19/04
【公開號】CN105259813
【申請?zhí)枴緾N201510727821
【發(fā)明人】田明強, 袁宇彬, 劉文揚, 王雄輝
【申請人】深圳市歐瑞博電子有限公司
【公開日】2016年1月20日
【申請日】2015年10月30日