本實(shí)用新型涉及金融交易設(shè)備領(lǐng)域，具體是一種基于FPGA的對沖基金實(shí)時(shí)風(fēng)險(xiǎn)控制系統(tǒng)。

背景技術(shù)：

在國際金融行業(yè)中，對沖基金因?yàn)槠涞惋L(fēng)險(xiǎn)高回報(bào)受到投資市場的熱捧。隨著國內(nèi)金融行業(yè)越來越成熟，對沖基金取代單一投資品種基金也將成為必然的趨勢。從市場反饋來看，國內(nèi)基金公司在對沖基金風(fēng)險(xiǎn)控制方面的需求越來越多。

對沖基金的風(fēng)險(xiǎn)控制難點(diǎn)在于實(shí)時(shí)風(fēng)控。對沖基金涉及跨合約、跨品種、跨市場的多種不同類型的交易，相比單一投資品種基金，交易風(fēng)險(xiǎn)的變量大大增加，交易風(fēng)險(xiǎn)的波動(dòng)更為復(fù)雜，所需要的計(jì)算量也是大幅增長。對沖基金的風(fēng)控系統(tǒng)既需要對大量的交易信息和市場行情信息進(jìn)行監(jiān)控，又需要及時(shí)的匯總，計(jì)算和報(bào)警。對于純軟件實(shí)現(xiàn)的風(fēng)控系統(tǒng)，用CPU處理需要將算法分為按順序執(zhí)行的一系列操作，雖然CPU主頻很高，面對大幅增長的計(jì)算量和更高的實(shí)時(shí)性要求，純粹依靠純軟件實(shí)現(xiàn)的風(fēng)控系統(tǒng)，即便優(yōu)化后也很難達(dá)到客戶需要的效果。

技術(shù)實(shí)現(xiàn)要素：

本實(shí)用新型的目的是提供一種基于FPGA的對沖基金實(shí)時(shí)風(fēng)險(xiǎn)控制系統(tǒng)，以解決現(xiàn)有PC端的CPU計(jì)算對沖基金交易風(fēng)險(xiǎn)時(shí)計(jì)算量大的問題。

為了達(dá)到上述目的，本實(shí)用新型所采用的技術(shù)方案為：

一種基于FPGA的對沖基金實(shí)時(shí)風(fēng)險(xiǎn)控制系統(tǒng)，其特征在于：包括風(fēng)控邏輯模塊、計(jì)算模塊、輸入輸出接口、存儲(chǔ)模塊，其中風(fēng)控邏輯模塊是基于FPGA構(gòu)建的，風(fēng)控邏輯模塊與計(jì)算模塊連接，計(jì)算模塊通過輸入輸出接口與用戶PC端連接，存儲(chǔ)模塊接入計(jì)算模塊。

所述的一種基于FPGA的對沖基金實(shí)時(shí)風(fēng)險(xiǎn)控制系統(tǒng)，其特征在于：構(gòu)建風(fēng)控邏輯模塊的FPGA中，各可配置邏輯模塊CLB通過查找表實(shí)現(xiàn)組合邏輯，每個(gè)查找表連接到一個(gè)D觸發(fā)器的輸入端，D觸發(fā)器再來驅(qū)動(dòng)其他邏輯電路或驅(qū)動(dòng)I/O，由此構(gòu)成了既可實(shí)現(xiàn)組合邏輯功能又可實(shí)現(xiàn)時(shí)序邏輯功能的基本邏輯單元模塊。

所述的一種基于FPGA的對沖基金實(shí)時(shí)風(fēng)險(xiǎn)控制系統(tǒng)，其特征在于：FPGA的邏輯是通過向其內(nèi)部靜態(tài)存儲(chǔ)單元加載編程數(shù)據(jù)來實(shí)現(xiàn)的。

所述的一種基于FPGA的對沖基金實(shí)時(shí)風(fēng)險(xiǎn)控制系統(tǒng)，其特征在于：所述輸入輸出接口為高速網(wǎng)卡。

本實(shí)用新型中，基于FPGA的對沖基金實(shí)時(shí)風(fēng)險(xiǎn)控制系統(tǒng)充分利用了硬件算法運(yùn)算的性能，結(jié)合針對硬件特別設(shè)計(jì)的風(fēng)控策略框架，實(shí)用證明能達(dá)到金融客戶風(fēng)控大量運(yùn)算和實(shí)時(shí)性要求。

本實(shí)用新型優(yōu)點(diǎn)為：

改進(jìn)了傳統(tǒng)的轉(zhuǎn)軟件的的風(fēng)險(xiǎn)控制系統(tǒng)，應(yīng)用FPGA硬件電路完成了純軟件實(shí)現(xiàn)的風(fēng)控系統(tǒng)無法滿足的金融客戶風(fēng)控運(yùn)算量大和實(shí)時(shí)性的要求?；贔PGA的風(fēng)險(xiǎn)控制系統(tǒng)采用了硬件一體機(jī)的形式，通過高速網(wǎng)卡實(shí)現(xiàn)低延遲的接口，方便快捷接入客戶PC端的原有風(fēng)控體系。

附圖說明

圖1一種基于FPGA的對沖基金實(shí)時(shí)風(fēng)險(xiǎn)控制系統(tǒng)原理圖。

圖2風(fēng)控機(jī)系統(tǒng)組成圖。

圖3基于FPGA的風(fēng)控系統(tǒng)工作流程圖。

圖4 FPGA芯片基本結(jié)構(gòu)。

具體實(shí)施方式

一種基于FPGA的對沖基金實(shí)時(shí)風(fēng)險(xiǎn)控制系統(tǒng)，包括風(fēng)控邏輯模塊、計(jì)算模塊、輸入輸出接口、存儲(chǔ)模塊，其中風(fēng)控邏輯模塊是基于FPGA構(gòu)建的，風(fēng)控邏輯模塊與計(jì)算模塊連接，計(jì)算模塊通過輸入輸出接口與用戶PC端連接，存儲(chǔ)模塊接入計(jì)算模塊。

如圖1所示，本實(shí)用新型系統(tǒng)輸入為：各交易接口的實(shí)時(shí)成交信號，各市場的實(shí)時(shí)行情信息，交易賬戶的實(shí)時(shí)資金信息，對沖基金的各項(xiàng)風(fēng)控指標(biāo)等，通過該對沖基金實(shí)時(shí)風(fēng)險(xiǎn)控制系統(tǒng)后，系統(tǒng)輸出實(shí)時(shí)風(fēng)控預(yù)警觸發(fā)信號。

如圖2所示，基于FPGA的對沖基金實(shí)時(shí)風(fēng)險(xiǎn)控制系統(tǒng)以風(fēng)控機(jī)形式提供給客戶。風(fēng)控機(jī)由四部分組成：硬件實(shí)現(xiàn)的風(fēng)控邏輯模塊（FPGA），計(jì)算模塊，存儲(chǔ)模塊，輸入和輸出接口模塊。

本實(shí)用新型的工作流程是：

1.需要跟客戶溝通確定風(fēng)控邏輯，選擇事前、實(shí)時(shí)、事后風(fēng)控等邏輯。

2.運(yùn)用FPGA編程語言根據(jù)已確定的風(fēng)控邏輯編寫相關(guān)程序。

3.將專門編寫的風(fēng)控邏輯燒錄至FPGA硬件。

4.加載FPGA硬件版至風(fēng)控機(jī)。信息輸入風(fēng)控機(jī)的FPGA中，根據(jù)風(fēng)控邏輯經(jīng)計(jì)算模塊計(jì)算，結(jié)果存儲(chǔ)在存儲(chǔ)模塊中，不斷輸入信息計(jì)算存儲(chǔ)。

5.最終結(jié)果通過輸入輸出接口模塊輸出。最后通過接口模塊接入客戶的交易系統(tǒng)。

如圖3所示，與客戶溝通確定風(fēng)控邏輯，然后使用FPGA編程語言編寫風(fēng)控邏輯。接下來將風(fēng)控邏輯燒錄至FPGA硬件，并加載FPGA硬件版至風(fēng)控機(jī)。最后通過接口將風(fēng)控機(jī)接入客戶的交易系統(tǒng)。

如圖4所示，F(xiàn)PGA采用了邏輯單元陣列LCA這樣一個(gè)概念，內(nèi)部包括可配置邏輯模塊CLB、輸入輸出模塊IOB和內(nèi)部連線三個(gè)部分。FPGA利用小型查找表來實(shí)現(xiàn)組合邏輯，每個(gè)查找表連接到一個(gè)D觸發(fā)器的輸入端，觸發(fā)器再來驅(qū)動(dòng)其他邏輯電路或驅(qū)動(dòng)I/O，由此構(gòu)成了既可實(shí)現(xiàn)組合邏輯功能又可實(shí)現(xiàn)時(shí)序邏輯功能的基本邏輯單元模塊。FPGA的邏輯是通過向內(nèi)部靜態(tài)存儲(chǔ)單元加載編程數(shù)據(jù)來實(shí)現(xiàn)的，存儲(chǔ)在存儲(chǔ)器單元中的值決定了邏輯單元的邏輯功能以及各模塊之間或模塊與I/O間的聯(lián)接方式，并最終決定了FPGA所能實(shí)現(xiàn)的功能。

FPGA是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物，作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路，既能解決定制電路的不足，又能克服原有可編程器件門電路數(shù)有限的缺點(diǎn)。

FPGA是一種設(shè)計(jì)周期短、開發(fā)費(fèi)用低、風(fēng)險(xiǎn)小的ASIC電路器件。由于FPGA的可編程特性，可以被用于實(shí)現(xiàn)任意的邏輯功能。在跟客戶溝通確定風(fēng)控邏輯后，使用FPGA編程語言編寫風(fēng)控邏輯，將風(fēng)控邏輯燒錄至FPGA硬件板中，加載至風(fēng)投機(jī)就可接入客戶交易系統(tǒng)。

FPGA的每一個(gè)時(shí)鐘周期可以并行處理多個(gè)指令。FPGA可以被設(shè)計(jì)為專門處理某個(gè)（或某些）算法，即使其支持的時(shí)鐘頻率低于CPU，但單個(gè)時(shí)鐘周期可以完成的運(yùn)算可以遠(yuǎn)大于一個(gè)CPU指令可以完成的運(yùn)算量，甚至整個(gè)算法都可能在幾個(gè)時(shí)鐘周期之內(nèi)完成，所以完成整個(gè)算法FPGA所需的時(shí)鐘周期數(shù)可以遠(yuǎn)低于CPU。用硬件FPGA替代軟件實(shí)現(xiàn)風(fēng)控系統(tǒng)，可以滿足對沖基金風(fēng)控的大量運(yùn)算和實(shí)時(shí)性的要求。