本發(fā)明屬于集成電路技術(shù)領(lǐng)域，具體的說是涉及一種低壓差線性穩(wěn)壓電路。

背景技術(shù)：

隨著科學(xué)的進(jìn)步和人類社會(huì)的發(fā)展，能源問題變得日益突出。如何更好的進(jìn)行能源管理逐漸成為社會(huì)的討論熱點(diǎn)。在集成電路電源管理領(lǐng)域中，LDO(即低壓差線性穩(wěn)壓器)因其較高的轉(zhuǎn)換效率，較低的成本以及較簡(jiǎn)單的電路結(jié)構(gòu)等優(yōu)勢(shì)而被廣泛應(yīng)用。傳統(tǒng)的LDO(如圖1所示)結(jié)構(gòu)包含運(yùn)放結(jié)構(gòu)，使得電路在結(jié)構(gòu)上較為復(fù)雜。所以，結(jié)構(gòu)更加簡(jiǎn)單、更易集成的LDO電路逐漸引起的關(guān)注。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的是為了解決現(xiàn)有的LDO結(jié)構(gòu)較為復(fù)雜的問題，提出了一種片內(nèi)易集成的低壓差線性穩(wěn)壓電路。

本發(fā)明的技術(shù)方案是：如圖2所示，一種低壓差線性穩(wěn)壓電路，其特征在于，所述低壓差線性穩(wěn)壓電路由第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8、第九NMOS管MN9、第十NMOS管MN10、第十一NMOS管MN11和第一電容C1構(gòu)成；其中，

第一PMOS管MP1的源極接電源，第一PMOS管MP1的柵極為使能控制端；

第二PMOS管MP2的源極接電源，其柵極接第一PMOS管MP1的漏極；

第三PMOS管MP3的源極接電源，其柵極接第四PMOS管MP4的漏極，第三PMOS管MP3的漏極接第二PMOS管MP2柵極與第一PMOS管MP1漏極的連接點(diǎn)；

第四PMOS管MP4的漏極接電源，其柵極和漏極互連；

第一NMOS管MN1的漏極和柵極接第一基準(zhǔn)電壓源，第二NMOS管MN2的柵極和漏極接第一NMOS管MN1的源極，第三NMOS管MN3的柵極和漏極接第二NMOS管MN2的源極，第三NMOS管MN3的源極接地；

第四NMOS管MN4的柵極和漏極接第二PMOS管MP2的漏極，第五NMOS管MN5的柵極和漏極接第四NMOS管MN4的源極，第六NMOS管MN6的柵極接第二NMOS管MN2的源極，第六NMOS管MN6的漏極接第五NMOS管MN5的源極，第六NMOS管MN6的源極接地；

第七NMOS管MN7的漏極接第三PMOS管MP3的漏極，第七NMOS管MN7的柵極接第一基準(zhǔn)電壓源；

第八NMOS管MN8的漏接接第七NMOS管MN7的源極，第八NMOS管MN8的柵極接第二基準(zhǔn)電壓源，其源極接第五NMOS管MN5的源極；

第九NMOS管MN9的漏極接第四PMOS管MP4的漏極，第九NMOS管MN9的柵極接第一基準(zhǔn)電壓源；

第十NMOS管MN10的漏接接第九NMOS管MN9的源極，第十NMOS管MN10的柵極接第二基準(zhǔn)電壓源；

第十一NMOS管MN11的漏接接第十NMOS管MN10的源極，第十一NMOS管MN11的柵極接第二NMOS管MN2的源極，第十一NMOS管MN11的源極接地；

第一電容C1的一端接第二PMOS管MP2漏極、第四NMOS管MN4漏極和柵極的連接點(diǎn)，另一端接第五NMOS管MN5源極、第六NMOS管MN6漏極、第八NMOS管MN8源極的連接點(diǎn)；

第二PMOS管MP2漏極、第四NMOS管MN4漏極和柵極與第一電容C1的連接點(diǎn)為低壓差線性穩(wěn)壓電路輸出端。

本發(fā)明的有益效果是：相對(duì)于常見的LDO，本發(fā)明的方案中采用了以第二PMOS管MP2、第四NMOS管MN4、第五NMOS管MN5、第七NMOS管MN7、第八NMOS管MN8所構(gòu)成的負(fù)反饋環(huán)路，使得反饋結(jié)構(gòu)簡(jiǎn)單，易集成。

附圖說明

圖1為傳統(tǒng)LDO示意圖；

圖2為本發(fā)明的LDO結(jié)構(gòu)示意圖。

具體實(shí)施方式

下面結(jié)合附圖對(duì)本發(fā)明進(jìn)行詳細(xì)的描述。

圖2所示為本發(fā)明的LDO結(jié)構(gòu)示意圖。

本發(fā)明的工作原理是：

當(dāng)使能端EN異常時(shí)(即使能端為低電平)，第一PMOS管MP1開啟，使得第二PMOS管MP2關(guān)斷，輸出低電平信號(hào)。

當(dāng)使能端EN正常時(shí)(即使能端為高電平)，流過第一NMOS管MN1、第二NMOS管MN2和第三NMOS管MN3的電流I1，這個(gè)電流會(huì)被鏡像到第六NMOS管MN6產(chǎn)生電流I4和第十一NMOS管MN11產(chǎn)生電流I2，由于第六NMOS管MN6寬長(zhǎng)比是第三NMOS管MN3寬長(zhǎng)比的兩倍，所以

電流I4等于I1。由于第十一NMOS管MN11寬長(zhǎng)比等于第三NMOS管MN3寬長(zhǎng)比，所以

電流I2等于I1。電流I2通過第四PMOS管MP4再鏡像到第三PMOS管MP3產(chǎn)生電流I3，因?yàn)榈谌齈MOS管MP3和第四PMOS管MP4的寬長(zhǎng)比之比為1:1，所以

電流I3等于I2。電流I3流經(jīng)第七NMOS管MN7和第八NMOS管MN8再流過第六NMOS管MN6。所以

I4＝2·I1＝2·I2＝2·I3

I4＝I5+I3

I1＝I2＝I3＝I5

由于流過第四NMOS管MN4和第五NMOS管MN5的電流I5等于電流I1，使得輸出端電位等于基準(zhǔn)1電位。第一電容C1為補(bǔ)償電容，起到前饋電容和米勒補(bǔ)償電容的作用。

若輸出端電位略有上升，則V_DS減小，使得I5減小。由于

I4＝I5+I3＝2·I1

所以I3增大，反饋使得第二PMOS管MP2的柵極電位減小，從而增大電流I5，最終輸出端電位下降到與基準(zhǔn)1電源電位相等。

若輸出端電位略有下降，則則V_DS增大，使得I5增大。同理可得，I3減小，反饋使得第二PMOS管MP2的柵極電位增大，從而減小電流I5，最終輸出端電位下降到與基準(zhǔn)1電源電位相等。

綜上可以看出，本發(fā)明所提出的低壓差線性穩(wěn)壓電路的技術(shù)優(yōu)點(diǎn)：相對(duì)于傳統(tǒng)的LDO，本發(fā)明的結(jié)構(gòu)更加簡(jiǎn)單，易集成，不需要分壓電阻、誤差放大器等器件及結(jié)構(gòu)。